KR20030058225A - 액정표시소자 제조를 위한 플라즈마 식각 방법 - Google Patents

액정표시소자 제조를 위한 플라즈마 식각 방법 Download PDF

Info

Publication number
KR20030058225A
KR20030058225A KR1020010088620A KR20010088620A KR20030058225A KR 20030058225 A KR20030058225 A KR 20030058225A KR 1020010088620 A KR1020010088620 A KR 1020010088620A KR 20010088620 A KR20010088620 A KR 20010088620A KR 20030058225 A KR20030058225 A KR 20030058225A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
film transistor
pattern
plasma
Prior art date
Application number
KR1020010088620A
Other languages
English (en)
Inventor
박재원
신종훈
김대홍
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010088620A priority Critical patent/KR20030058225A/ko
Publication of KR20030058225A publication Critical patent/KR20030058225A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

본 발명은 액정표시소자의 균일한 식각율을 얻기 위한 플라즈마 식각 방법에 관한 것으로, 기판 상에 박막트랜지스터의 패턴이 형성되어 있는 패널 사이 또는 그 외곽에 패널 내부에 있는 박막트랜지스터 패턴과 동일한 더미 박막트랜지스터 패턴을 두어 패턴 영역에만 국부적으로 반응하는 플라즈마를 더미 박막트랜지스터 패턴영역으로 분산시켜 기판 전체에 걸쳐 플라즈마가 균일하게 반응하도록 유도함으로써, 기판에 형성된 패널의 수에 상관없이 균일한 식각율을 얻을 수가 있다.

Description

액정표시소자 제조를 위한 플라즈마 식각 방법{METHOD OF PLASMA ETCHING FOR FABRICATING OF LIQUID CRYSTAL DISPLAY}
본 발명은 액정 표시 소자를 제조하기 위한 식각 방법에 관한 것으로, 특히 기판에 대한 활용영역의 효율에 따라 발생하는 식각율의 차이를 없애고, 모든 기판에 대하여 균일한 식각율을 얻기 위한 플라즈마 식각 방법에 관한 것이다.
최근, CRT 이외에 대화면, 고화질의 다양한 디스플레이 장치가 개발되고 있으며, 대표적으로 PDP, LCD, 프로젝션디스플레이 등이 있다. 그 중에서 LCD는 제조 가격이 비교적 낮고, 두께가 얇으며, 발열량이 적기 때문에 LED와 함께 널리 사용되고 있으며 전자 손목 시계를 비롯하여 TV의 화면 표시는 물론, 노트북 컴퓨터와 데스크탑 모니터용으로도 널리 이용되고 있다.
박막트랜지스터-LCD 패널의 단면은 도 1에 나타낸 바와 같이 박막트랜지스터 어레이(Thin Film Transistor) 기판(12)과 C/F (color filter) 기판 사이(11)에 액정층(13)이 형성된 형태로 제작된다. 박막트랜지스터 기판(12)은 각 픽셀마다 설치되어 액정에 신호 전압을 인가하고 차단하는 스위칭(switching) 역할을 담당하는 박막트랜지스터(15)와, 박막트랜지스터(15)를 통하여 인가된 신호 전압을 액정셀에 가해주는 화소 전극(14)과, 픽셀의 화소 전극(14)에 인가된 신호 전압을 일정 시간 유지시켜주는 스토리지 캐패시터(storage capacitor)(15b)로 이루어진다. C/F 기판(11)은 컬러필터 픽셀 사이에 형성되는 광차단막(7)과, 픽셀과 픽셀 사이에 광차단막(7)이 형성된 여러 개의 적(R), 녹(G), 청(B)의 C/F 층(18)위에 ITO(indiumtin oxide)로 형성된 공통 전극(19)으로 이루어져 있다.
그리고, C/F 기판(11)과 박막트랜지스터 기판(12)의 상부면에는 폴리이미드(polymide)로 구성된 얇은 유기 막으로 액정을 배향하기 위하여 배향막(21)이 형성되어 있다.
상기 C/F 기판(11)과 박막트랜지스터 기판(12) 사이에는 액정을 주입시킬 수 있도록 스페이서를(spacer)(20)두어 일정한 높이의 공간이 형성되도록 한다. 패널의 가장자리에 위치한 실런트(sealant)(16)는 엑티브 셀(active cell) 영역을 구성하고 C/F 기판(11)과 박막트랜지스터 기판(12)을 고정시켜주는 접착제의 역할을 한다.
상기 C/F 기판은 유리기판위에 적색, 녹색, 청색의 세가지 기본색깔의 염료나 혹은 안료를 포함하는 수지막의 컬러 필터(18)와, 상기 컬러 필터(18)의 픽셀 사이에 형성된 광 차단막의 B/M(17)과, 상기의 컬러 필터(18)의 평탄화를 위하여 또는 ITO 와의 접착력을 향상시키기 위한 오버 코우트(over coat)막(22)과, 액정셀에 전압을 인가하기 위해 형성된 투명한 전도체인 ITO로 만들어진 공통전극(19)과, 액정 분자들의 배향을 위해 형성된 배향막(21)으로 구성되어 있다.
상기 박막트랜지스터 기판은 유리 기판 상부에 형성되어 주사신호가 인가되는 게이트 전극(23)과, 주사신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(25)과, 액티브층(25)과 게이트 전극(23),을 전기적으로 격리시켜주는 게이트 절연막(24)과, 액티브층(25)의 상부에 형성되어 데이터 신호를 인가하는 소오스 전극(26)과, 데이터 신호를 화소 전극에 인가하는 드레인 전극(27)과, 소오스전극(26) 및 드레인 전극(27)을 보호하는 보호막(28)으로 이루어져 있다. 그리고 드레인 전극(27)은 컨택홀(29)을 통하여 화소 전극(14)과 연결되어 있으며, 화소 전극(14)은 광빔이 투과 되도록 ITO로 이루어진 투명 전극으로 형성되어 있다. 액티브층(25)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(25b)과, 반도체층(25b)의 양측 상부에 n+ 도핑된 오믹 접촉층(ohmic contact layer)(25a)으로 구성되어 있다.
상기 게이트 전극(23)에 하이 레벨(high level)을 갖는 주사신호가 인가되면 반도체층(25b)에는 전자가 이동할 수 있는 채널(channel)이 형성되므로 소오스 전극(26)의 데이터 신호가 반도체층(25b)을 경유하여 드레인 전극(27)으로 전달된다. 반면에, 게이트 전극(23)에 로우 레벨(low level)을 갖는 주사 신호가 인가되면 반도체층(25b)에 형성된 채널이 차단되므로 드레인 전극(27)으로 데이터신호의 전송이 중단된다.
스토리지 캐패시터(15b)는 게이트 절연막(24)과 보호막(28)을 사이에 두고 박막트랜지스터의 게이트 전극(23) 형성시 함께 만들어지는 스토리지 하부 전극(23a)과 중첩되는 화소전극(14)의 부분으로 이루어진다. 이 스토리지 캐패시터는 주사신호가 인가되는 동안 주사 전압을 충전한 후 다음 주사 라인의 구동시 화소전극에 데이터 전압이 공급되는 기간동안 충전된 전압을 유지시켜 화소전극의 전압 변동을 방지하는 역할을 한다.
상기 기판에 배치되는 박막트랜지스터(15)는 각 구성요소(게이트 전극, 게이트 라인, 절연층, 액티브층 등등)마다 증착(deposition), 포토리소그라피(photo-lithography), 식각(etching)공정을 여러 번 반복한 결과로 형성되고, 이러한 다수의 구성요소 중 상기 절연층과 액티브층은 일반적으로 건식식각 방식에 의해 식각된다.
도 2는 일반적인 건식 식각을 위한 장치의 개략적인 단면도로서, 이 장치는 도면에 도시한 바와 같이, 진공상태가 될 수 있는 챔버(chamber)(31)와, 상기 챔버내에 위치하고 수백 볼트의 전압이 인가되는 캐소드 전극(cathode electrode)(33)과, 상기 캐소드 전극과 대향하여 위치하고 상기 챔버내의 하부에 고정되고 건식 식각될 부재가 올려지는 애노드 전극(anode electrode)(35)을 포함한다.
여기서 편의상 상기 캐소드 전극을 상부전극(33)이라 하고 상기 애노드 전극을 하부 전극(35)이라 한다.
도 2의 구성을 참조하여 건식 식각의 원리에 대하여 상세히 설명하면 다음과 같다.
건식 식각 방식은 화학적인 반응을 이용한 식각 방식, 반응성 이온 건식 식각 방식과 물리적인 충돌을 이용한 식각 방식 등이 있다. 상기 화학적 반응을 이용한 식각 방식은 기판을 상기 챔버내(31)의 하부전극(35)상에 올려놓고 식각할 특정한 층에 따른 에천트(etchant)를 함유한 식각 가스를 용기에 흘려준다.
상기 에천트가 기판(39) 상에 형성된 층과 반응하는데 필요한 에너지는 플라즈마(37)로부터 공급된다.
상기 챔버 내에서의 플라즈마 상태는 높은 에너지의 RF(Radio Frequency)장으로부터 생긴다. 플라즈마 장(37)의 에너지는 상기 챔버내(31)의 가스분자를 높은에너지 준위로 여기시켜 상기 하부전극 상에 놓여진 기판(39) 상의 구성층과 반응하게 한다. 만약, 상기 기판(39) 상에 형성된 층이 질화막(SiNx)인 경우, 이 물질을 식각하는 가스로 일반적으로 CF4, CF3, CF2 등을 주로 사용한다.
이 가스에 주어진 에너지는 불소가 상기 SiNx와 반응하게 해서 불소, 실리콘, 질소를 포함한 가스가 생기게 함으로써, 상기 기판(39) 상에 형성된 질화막(SiNx)을 식각한다. 이 가스는 진공(vacuum)에 의해 상기 챔버(31) 내에서 제거된다.
상기 물리적인 충돌을 이용한 식각 방식은 예를 들면 상기 식각 가스를 이용한 화학반응 대신 이온빔을 사용하여, 구성층을 식각하는 이온빔 밀링(Ion beam milling)방법이 있다. 상기 이온빔 밀링 방법은 스퍼터링(sputtering)과 비슷한 방법으로서, 상기 챔버내에 존재하는 아르곤(Ar)가스가 이온화되어 전기적으로 접지되어 있는 하부기판(39)으로 향한다. 양전하를 띤 아르곤은 기판(39)으로 이동하면서 가속된다. 상기 아르곤 이온이 기판(39)에 부딪히게 되면 충돌힘에 의해 상기 기판(39) 구성층을 제거하게 된다.
또 다른 건식 식각 방식은 반응성 이온식각(reactive ion etching)이다. 반응성 이온 식각은 플라즈마 식각과 이온빔 식각을 결합한 것이다. 에칭가스는 상기 챔버(31)내에 들어가 이온화된다. 각 분자는 기판(39)의 표면으로 가속된다. 표면에서 최상층의 제거는 물리적으로, 화학적으로 제거한다. 이 방법은 조절이 매우 쉽고 생산성이 높은 장점이 있다. 이외에 여러 건식 식각 방식들을 사용할 수 있다.
그러나, 플라즈마 반응을 이용하여 패턴 식각을 하는 경우, 패턴의 밀도가 높게 형성된 기판과, 상대적으로 패턴의 밀도가 낮은 기판에 대하여 식각율의 차이가 크게 나타난다.
도 3은 기판의 효율에 따라 패턴과 반응하는 플라즈마를 비교하여 도시한 도면이다.
도면에 도시한 바와 같이, 4개의 패널(32)이 형성된 기판(a)과, 6개의 패널(34)이 형성된 기판(b)에 대하여 각각의 패널의 내부에 형성된 패턴과 반응하는 플라즈마(37)의 수는 서로 다르다.
예를 들어, 플라즈마 식각 장비의 챔버 내부에 120개의 플라즈마가 발생되었다고 가정했을 때, a 기판에 형성된 패널(32) 내부의 패턴과 반응하는 플라즈마(37)의 수는 30개이고, b 기판에 형성된 패널(34) 내부의 패턴과 반응하는 플라즈마의 수는 20개이다. 따라서, 패턴의 밀도가 높은 기판(b)보다 패턴의 밀도가 낮은 기판(a)의 패턴에 플라즈마의 분포가 커지기 때문에 패턴 밀도가 낮은 기판(a)의 식각율이 더 커져 원하는 패턴의 식각율을 얻을 수가 없을 뿐만 아니라, 심한 경우에는 하부기판까지 식각이 이루어져 수율을 저하시키는 문제점이 있었다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 활용영역이 적은 저효율 기판에 대하여 기판의 더미 영역에 더미 박막트랜지스터 패턴을 형성하여, 상대적으로 활용영역이 높은 고효율의 가판과 플라즈마 반응 분포도를 균일하게 해줌으로써, 식각 공정의 불량을 줄이는데 목적이 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
도 1은 일반적인 액정 표시 소자의 구성을 나타내는 개략도.
도 2는 일반적인 건식 식각을 위한 장치의 개략적인 단면도.
도 3은 기판의 효율에 따라 패턴과 반응하는 플라즈마를 비교하여 도시한 도면.
도 4는 본 발명의 플라즈마 식각을 위해 준비한 기판을 나타내는 도면.
도 5는 저효율 기판에 대하여 패널 사이의 더미 영역에 더미 박막 트랜지스터가 형성되어 플라즈마 반응이 균일하게 일어나는 것을 보여주는 도면.
도 6은 플라즈마 식각 반응을 나타내는 도면.
*** 도면의 주요부분에 대한 부호의 설명 ***
11: C/F 기판12: 박막트랜지스터 기판
13: 액정층14: 화소 전극
15: 박막트랜지스터16: 실런트
18: C/F층19: ITO
20: 스페이서21: 배향막
23: 게이트 전극26: 소오스 전극
27: 드레인 전극31: 챔버
32, 34: 패널33: 상부 전극
35: 하부 전극37: 플라즈마
38: 더미 패턴 39: 기판
상기한 목적을 달성하기 위하여 본 발명은 기판 상에 박막트랜지스터 패턴이 형성된 액티브 영역의 바깥 영역에 더미 박막트랜지스터의 패턴을 두어 기판 전체에 걸쳐 플라즈마 반응이 균일하게 일어나도록 한다.
박막트랜지스터 패턴의 밀도가 낮은 경우 즉, 액정표시소자 기판의 효율이 낮은 모델(model)에 대하여 패턴이 형성되지 않은 영역이 많아서, 플라즈마의 반응이 패턴 주위로 집중되면서 회복하기 힘든 식각 공정의 불량을 초래하게 된다.
다시 말해서, 기판에 형성된 패턴 형성 영역(이하, 액티브 영역이라 함)의 밀도가 높은 고효율의 모델과, 액티브 영역이 좁은 저효율의 모델에 대하여 같은 식각 조건에 대하여 서로 다른 식각율을 가진다.
따라서, 상기와 같이 액티브 영역이 다른 고효율 및 저효율의 액정표시소자 모델의 균일한 식각율을 얻기 위하여 기판의 효율이 낮은 모델에 대하여 기판의 패널 사이 및 그 외곽 영역에 패널 내의 액티브 영역에 형성된 박막트랜지스터의 패턴과 동일한 패턴을 형성하여 플라즈마의 반응을 균일하게 분산시키는 것이다.
이하, 첨부한 도면을 통하여 상기와 같은 특징을 가지는 본 발명의 플라즈마 식각 방법에 관하여 상세히 설명하면 다음과 같다.
도 4에 도시한 것은 본 발명의 플라즈마 식각을 위한 기판이다.
도면에 도시한 바와 같이, 식각의 균일도를 향상시키기 위한 플라즈마 식각방법은 기판 상에 박막트랜지스터의 패턴이 형성되어 있는 패널(32) 사이 또는 그 외곽에 패널 내부에 있는 박막트랜지스터 패턴과 동일한 더미 박막트랜지스터 패턴(38)을 두어 패널 영역(32)에만 국부적으로 반응하는 플라즈마를 더미 박막트랜지스터 패턴 영역(38)으로 분산시켜 기판 전체에 걸쳐 플라즈마가 균일하게 반응하도록 유도한다.
이와 같이, 기판 전체에 걸친 플라즈마의 반응을 균일하게 유도함으로써, 실질적으로 패널 내부에 형성된 패턴에 대하여 원하는 식각율을 쉽게 제어할 수 있을 뿐만 아니라, 패널 내부에 형성된 박막트랜지스터 패턴에서만 국부적으로 일어나는 플라즈마 반응 때문에 발생하는 과식각으로 인한 식각 불량을 막을 수 있다.
도 5에 도시한 것은 패널 사이의 더미 영역에 더미 박막트랜지스터가 형성되어 플라즈마 반응이 균일하게 일어나는 것을 보여주는 도면이다.
도면에 도시한 바와 같이, 박막트랜지스터 패턴이 형성된 패널(32)과 패널 사이이의 빈 영역에 패널 내부에 형성된 박막트랜지스터 패턴과 똑같은 패턴이 형성되어 패널에만 국부적으로 존재하는 플라즈마(37)를 상기 더미 박막트랜지스터 패턴 영역(38)으로 균일하게 분포시켜 식각율을 조절한다.
도 5와 같이 패턴이 형성된 기판이 플라즈마 식각 장비의 챔버 내부에서 일어나는 식각 반응은 도 6과 같다.
도 6에 도시한 것은 박막트랜지스터의 소오스/드레인 전극 패턴 형성을 위한 몰리부덴(Mo)이나 텅스텐(W) 물질이 실질적으로 플라즈마 식각 장비의 챔버 내부에서 일어나는 식각 반응을 도시한 것이다.
도면에 도시한 바와 같이, 소오스/ 드레인 전극의 패턴 형성을 위하여 식각을 원하지 않는 영역에 PR 패턴을 형성한 다음, CF4 가스를 주입하면, CF4는 전자(e)와 반응하여 F 플라즈마를 형성하고 이때 형성된 플라즈마는 PR이 형성되어 있지 않은 영역의 Mo 또는 W와 반응하여 생성된 MoF3와 WF3를 밖으로 배출하면서 Mo와 W를 식각하게 된다. 또는 에천트 가스로 Cl2를 사용하는 경우 Cl 플라즈마를 형성하여 MoCl3또는 WCl3를 생성하면서 Mo 또는 W를 식각한다. 이외에서, 식각하고자 하는 물질에 따라 여러 가지 에천트 가스들이 사용된다.
상기와 같은 반응을 통하여 각각에 박막트랜지스터 패턴이 형성된 4개의 패널(32)과 패널 사이에 존재하는 더미 박막트랜지스터 패턴 영역(38)에서 이루어지는 식각율은 도 3의 각각에 박막트랜지스터 패턴이 형성된 6개의 패널(34)만이 존재하는 기판에서 이루어지는 박막트랜지스터 패턴의 식각율과 동일하다.
기판의 효율이 서로 다른 모델에 대하여 동일한 플라즈마 식각율을 얻기 위한 방법으로 상술한 바와 같이 저효율 모델의 패널 사이에 더미 패턴을 형성하는 방법이외에도 기판에 형성된 패널의 수에 따라 플라즈마 식각 장비의 챔버 내부에 플라즈마 가스 양을 다르게 주입시키는 방법이 있다. 패널이 적게 형성되는 저효율의 기판에 대해서는 패널이 많이 형성된 고효율의 기판에 비하여 상대적으로 적은 양의 에천트 가스를 주입시켜, 단위 패턴당 반응하는 플라즈마의 수를 동일하게 하는 것이다.
그러나, 에천트 가스의 주입량을 조절하는 것은 적용되는 모델에 따라 계속해서 조건을 바꿔 줘야하는 번거로움으로 인한 한계가 있다.
따라서, 모든 기판에 대하여 일정한 에천트 가스가 주입되는 경우, 기판의 효율이 낮은 기판의 더미 영역에 더미 패턴을 형성하여 고효율의 기판에 형성된 단위 패턴당 반응하는 플라즈마양과 저효율 기판의 단위 패턴당 반응하는 플라즈마양을 동일하게 해줌으로써, 기판의 모델에 따라 플라즈마의 주입량을 바꿔줘야 하는 번거로움 없이도 모든 기판에 대하여 균일한 식각율을 얻을 수 있다.
상술한 바와 같이, 본 발명의 플라즈마 식각 방법은 기판 상에 박막트랜지스터의 패턴이 형성되어 있는 패널 사이 또는 그 외곽에 패널 내부에 있는 박막트랜지스터 패턴과 동일한 더미 박막트랜지스터 패턴을 두어 패턴 영역에만 국부적으로 반응하는 플라즈마를 더미 박막트랜지스터 패턴영역으로 분산시켜 기판 전체에 걸쳐 플라즈마가 균일하게 반응하도록 유도함으로써, 기판에 형성된 패널의 수에 상관없이 균일한 식각율을 얻을 수가 있다.

Claims (4)

  1. 패널의 수가 서로 다른 액정표시소자 기판에 있어서, 상대적으로 패널이 적게 형성된 기판에 대하여 패널이 형성된 액티브 영역이외에 패널과 패널사이 또는 패널의 외곽부에 있는 더미 영역에 더미 패턴을 형성하여 플라즈마 식각을 진행하는 것을 특징으로 하는 액정표시소자의 플라즈마 식각 방법.
  2. 제 1 항에 있어서, 상기 액정표시소자 기판에 형성된 패널의 수에 상관없이 플라즈마 챔버내에 주입되는 플라즈마의 양은 동일한 것을 특징으로 하는 액정표시소자의 플라즈마 식각 방법.
  3. 제 1 항에 있어서, 상기 더미 패턴은 박막트랜지스터 패턴인 것을 특징으로 하는 액정표시소자의 플라즈마 식각방법.
  4. 제 1 항에 있어서, 모든 액정표시소자 모델에 대하여 패턴의 식각율이 동일한 것을 특징으로 하는 액정표시소자의 플라즈마 식각방법.
KR1020010088620A 2001-12-29 2001-12-29 액정표시소자 제조를 위한 플라즈마 식각 방법 KR20030058225A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088620A KR20030058225A (ko) 2001-12-29 2001-12-29 액정표시소자 제조를 위한 플라즈마 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088620A KR20030058225A (ko) 2001-12-29 2001-12-29 액정표시소자 제조를 위한 플라즈마 식각 방법

Publications (1)

Publication Number Publication Date
KR20030058225A true KR20030058225A (ko) 2003-07-07

Family

ID=32216135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088620A KR20030058225A (ko) 2001-12-29 2001-12-29 액정표시소자 제조를 위한 플라즈마 식각 방법

Country Status (1)

Country Link
KR (1) KR20030058225A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482343B1 (ko) * 2002-10-07 2005-04-14 엘지.필립스 엘시디 주식회사 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482343B1 (ko) * 2002-10-07 2005-04-14 엘지.필립스 엘시디 주식회사 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법

Similar Documents

Publication Publication Date Title
US5852481A (en) Liquid crystal display with two gate electrodes each having a non-anodizing and one anodizing metallic layer and method of fabricating
US6882394B2 (en) Reflective liquid crystal display including a step of applying charged particles on the organic resin and film method of manufacturing
US20060146220A1 (en) Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating
US5874326A (en) Method for fabricating thin film transistor
US6552769B2 (en) Method for fabricating liquid crystal display panel with sealant on both sides of a peripheral groove
US8394686B2 (en) Dry etching method of silicon compound film
US7118945B2 (en) Method of forming insulating layer and method of fabricating thin film transistor using the same
KR100763169B1 (ko) 기판 흡착용 진공 척 구조
US5668617A (en) Thin film-liquid crystal display panel and manufacturing method thereof
KR20030058225A (ko) 액정표시소자 제조를 위한 플라즈마 식각 방법
US20180364529A1 (en) Ips array substrate and liquid crystal display panel
KR101096703B1 (ko) 플라즈마 애슁 방법 및 이를 이용한 액정 표시 장치의 제조방법
KR100289649B1 (ko) 박막트랜지스터액정표시소자의제조방법
JP2002521717A (ja) 高密度反射型液晶ディスプレイの逆チルトの除去
JP2004165289A (ja) アクティブマトリクス基板、その製造方法および表示装置
KR101002470B1 (ko) 액정표시장치 제조방법
KR100780716B1 (ko) 플라즈마 증착 장비
KR101060609B1 (ko) 액정표시장치용 제조장치
KR100418087B1 (ko) 액정표시장치의 보호막 증착방법
JPH0926584A (ja) 透明導電膜のドライエッチング方法
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR20000003740A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100914199B1 (ko) 액정표시소자를 형성하기 위한 플라즈마 증착장비
KR20020054869A (ko) 액정표시장치 및 그 제조방법
KR100971396B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination