KR100417853B1 - Method for manufacturing device having a shallow trench isolation and deep trench isolation - Google Patents
Method for manufacturing device having a shallow trench isolation and deep trench isolation Download PDFInfo
- Publication number
- KR100417853B1 KR100417853B1 KR10-2001-0037931A KR20010037931A KR100417853B1 KR 100417853 B1 KR100417853 B1 KR 100417853B1 KR 20010037931 A KR20010037931 A KR 20010037931A KR 100417853 B1 KR100417853 B1 KR 100417853B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- region
- depth
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Abstract
본 발명은 STI 및 DTI를 갖는 반도체 장치의 제조방법에 관한 것으로, 특히 반도체 기판의 제 1영역 및 제 2영역에 질화막 및 패드 산화막을 패터닝하고 기판을 식각하여 기판 전체에 제 1깊이를 갖는 STI구조의 트렌치를 형성하며, 제 1깊이의 트렌치가 형성된 제 1 및 제 2영역의 구조물 상부에 절연막을 형성하고 트렌치가 매립되도록 갭필막을 형성하며, 제 2영역에서 갭필막을 제거하고 제 2영역의 절연막을 식각하여 해당 영역의 제 1트렌치 측벽에 스페이서를 형성하며, 스페이서에 의해 드러난 제 2영역의 트렌치 기판을 식각하여 제 2깊이를 갖는 DTI구조의 트렌치를 형성한 후에, 제 2영역의 트렌치 측벽에 있는 스페이서를 제거하고 제 1영역의 갭필막 및 절연막을 제거한다. 그러므로, 본 발명은 서로 다른 트렌치 깊이를 갖는 STI구조 및 DTI구조의 소자분리막을 동일한 기판에 제조할 수 있으며 그 제조 공정을 단순화한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having STIs and DTIs. In particular, an STI structure having a first depth in the entire substrate by patterning a nitride film and a pad oxide film in a first region and a second region of a semiconductor substrate and etching the substrate. A trench is formed, an insulating film is formed over the structures of the first and second regions where the trench of the first depth is formed, a gap fill film is formed to fill the trench, the gap fill film is removed in the second region, and the insulating film of the second region is removed. Etching to form a spacer on the first trench sidewall of the region, and etching the trench substrate of the second region exposed by the spacer to form a trench of the DTI structure having a second depth, and then on the trench sidewall of the second region. The spacers are removed and the gap fill film and the insulating film in the first region are removed. Therefore, the present invention can manufacture the device isolation film of the STI structure and the DTI structure having different trench depths on the same substrate and simplifies the manufacturing process.
Description
본 발명은 반도체장치의 소자분리막 제조 방법에 관한 것으로서, 특히 트렌치 구조의 소자분리 공정시 얕은 트렌치(shallow trench)와 깊은 트렌치(deep trench isolation)를 동일한 기판 상에 구현할 수 있는 STI 및 DTI를 갖는 반도체 장치의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a device isolation film of a semiconductor device, and more particularly, to a semiconductor having an STI and a DTI capable of implementing shallow trenches and deep trench isolation on the same substrate during a device isolation process of a trench structure. A method of manufacturing a device.
반도체 장치의 집적도의 증가가 증가함에 따라서 디자인 룰은 감소한다. 이에 따라 반도체 소자 사이를 분리하는 소자분리막의 크기도 같은 스케일 만큼 축소된다. 일반적인 LOCOS(LOCal Oxidation Silicon) 소자 분리막은 버즈 비크(bird's beak)가 활성영역(active region)을 잠식하여 원하는 활성 영역을 확보하기 어렵다는 문제점이 있었다.As the increase in the degree of integration of semiconductor devices increases, the design rules decrease. Accordingly, the size of the device isolation film separating the semiconductor devices is also reduced by the same scale. In general, LOCOS (LOCal Oxidation Silicon) isolation layer has a problem that the bird's beak is difficult to secure the desired active region by encroaching the active region.
이러한 문제점을 개선한 트렌치 구조의 소자분리 기술이 등장하게 되었다. 이 트렌치 소자분리방법은 반도체 기판에 적당한 깊이의 트렌치를 형성하고 이 트렌치의 내부에 절연막을 갭필(gap-fill)시키는 것이다.The trench isolation device isolation technology has been improved. This trench isolation method is to form a trench of a suitable depth in a semiconductor substrate and to gap-fill an insulating film in the trench.
그런데, 종래 기술에 의한 트렌치 소자분리방법은 트렌치의 깊이에 따라 얕은 트렌치 소자분리(Shallow Trench Isolation: 이하 STI라 함)과 깊은 트렌치 소자분리(Deep Trench Isolation: 이하 DTI라 함)으로 구분된다. 즉, STI는 소자분리막의 두께를 결정하는 트렌치 깊이가 기판의 수직방향으로부터 비교적 얕다. 반면에, DTI는 트렌치의 깊이가 기판의 수직방향으로부터 깊다.However, the trench isolation method according to the prior art is divided into shallow trench isolation (STI) and deep trench isolation (DTI) according to the depth of the trench. That is, STI has a relatively shallow trench depth that determines the thickness of the device isolation film from the vertical direction of the substrate. DTI, on the other hand, has a deep trench depth from the vertical direction of the substrate.
이와 같은 STI 및 DTI 구조의 소자분리막은 LOCOS에 비해 버즈 비크를 생성시키지 않으므로 기판의 활성영역을 침식하지 않고 그대로 보존할 수 있다. 더욱이, 차세대 소자와 플래시 메모리 및 SRAM 등과 같은 반도체 메모리소자에서는 DTI구조의 소자분리막의 역할이 매우 중요해진다.Since the device isolation film having the STI and DTI structures does not generate a buzz beak as compared to the LOCOS, the active region of the substrate may be preserved without being eroded. Moreover, the role of the device isolation film of the DTI structure becomes very important in the next generation devices and semiconductor memory devices such as flash memory and SRAM.
하지만, DTI 구조의 소자분리막의 제조 공정시 동일한 기판 상에 STI 구조의 소자분리막도 형성하게 되는데, 2개의 서로 다른 깊이의 트렌치를 구현하는 것이 그리 단순하지 않다.However, during the manufacturing process of the device isolation film having the DTI structure, the device isolation film having the STI structure is also formed on the same substrate, and it is not very simple to implement two different depth trenches.
본 발명의 목적은 상와 같은 종래 기술의 문제점을 해결하기 위하여 기판 전체에 제 1깊이의 트렌치를 형성하고 STI 영역의 트렌치에는 절연막과 갭필막을 형성하고, DTI 영역에는 갭필막을 제거하고 트렌치 측벽에 스페이서를 형성한 후에 제 2깊이의 트렌치를 형성함으로써 서로 다른 트렌치 깊이를 갖는 소자분리막을 동일한 기판에 제조할 수 있으며 그 제조 공정을 단순화하는 STI 및 DTI를 갖는 반도체 장치의 제조방법을 제공하는데 있다.An object of the present invention is to form a trench of the first depth in the entire substrate, to form an insulating film and a gap fill film in the trench of the STI region, to remove the gap fill film in the DTI region and to remove the spacers in the trench The present invention provides a method for manufacturing a semiconductor device having an STI and a DTI, in which device isolation films having different trench depths can be manufactured on the same substrate by forming trenches of a second depth after formation.
도 1 내지 도 6은 본 발명에 따른 STI 및 DTI를 갖는 반도체 장치의 제조방법을 설명하기 위한 공정 순서도.1 to 6 are process flowcharts illustrating a method for manufacturing a semiconductor device having STIs and DTIs according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 반도체 기판 12 : 패드 산화막10 semiconductor substrate 12 pad oxide film
14 : 질화막 16 : 포토레지스트 패턴14 nitride film 16 photoresist pattern
17 : 제 1깊이의 트렌치 18 : 절연막17: trench of first depth 18: insulating film
20 : 갭필막 22 : 스페이서20: gap film 22: spacer
24 : 제 2깊이의 트렌치 A : 제 1영역24: trench of second depth A: first region
B : 제 2영역B: second area
상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 제 1깊이와 제 2깊이를 갖는 트렌치형 소자분리막을 형성하는 방법에 있어서, 반도체 기판의 제 1영역 및 제 2영역에 패드 산화막과, 질화막 및 포토레지스트 패턴을 형성하고 포토레지스트 패턴에 맞추어 질화막 및 패드 산화막을 패터닝하고 기판을 식각하여 제 1깊이를 갖는 트렌치를 형성하는 단계와, 제 1깊이의 트렌치가 형성된 제 1 및 제 2영역의 구조물 상부에 절연막을 형성하고 트렌치가 매립되도록 갭필막을 형성하는 단계와, 제 2영역에서 갭필막을 제거하고 제 2영역의 절연막을 식각하여 해당 영역의제 1트렌치 측벽에 스페이서를 형성하는 단계와, 스페이서에 의해 드러난 제 2영역의 트렌치 기판을 식각하여 제 2깊이를 갖는 트렌치를 형성하는 단계와, 제 2영역의 트렌치 측벽에 있는 스페이서를 제거하고 제 1영역의 갭필막 및 절연막을 제거하는 단계를 포함한다.SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a method for forming a trench type isolation layer having a first depth and a second depth in a semiconductor substrate, wherein the pad oxide film, the nitride film and the photoresist are formed in the first and second regions of the semiconductor substrate. Forming a resist pattern, patterning a nitride film and a pad oxide film according to the photoresist pattern, etching the substrate to form a trench having a first depth, and forming a trench having a first depth trench on the structure of the first and second regions. Forming an insulating film and forming a gap fill film to fill the trench; removing the gap fill film in the second region and etching the insulating film in the second region to form a spacer on the first trench sidewall of the region; Etching the trench substrate in the second region to form a trench having a second depth, and forming a trench in the trench sidewalls of the second region. Remove phaser and removing the gap pilmak and the insulating film of the first region.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
도 1 내지 도 6은 본 발명에 따른 STI 및 DTI를 갖는 반도체 장치의 제조방법을 설명하기 위한 공정 순서도이다. 도면 부호 A는 STI구조의 소자분리막이 형성될 제 1영역이며 B는 DTI구조의 소자분리막이 형성될 제 2영역이다.1 to 6 are process flowcharts illustrating a method of manufacturing a semiconductor device having STIs and DTIs according to the present invention. A is a first region in which the device isolation film of the STI structure is to be formed and B is a second region in which the device isolation film of the DTI structure is to be formed.
도 1에 도시된 바와 같이, 반도체 기판(10)으로서 실리콘 기판의 제 1영역(A) 및 제 2영역(B) 모두에 패드 산화막(12)과 질화막(14) 및 포토레지스트 패턴(16)을 순차적으로 형성한다. 그리고, 포토레지스트 패턴(16)에 맞추어 질화막(14) 및 패드 산화막(12)을 패터닝하고 기판을 식각하여 제 1깊이를 갖는 트렌치(17)를 형성한다. 이때, 제 1영역(A)의 트렌치(17)는 STI구조의 소자분리막이 형성될 부분이다. 그리고, 제 2영역(B)의 트렌치(17)는 이후 식각 공정 및 다른 공정들을 거쳐 DTI구조의 소자분리막이 형성될 부분이다.As shown in FIG. 1, the pad oxide film 12, the nitride film 14, and the photoresist pattern 16 are formed in both the first region A and the second region B of the silicon substrate as the semiconductor substrate 10. Form sequentially. The nitride film 14 and the pad oxide film 12 are patterned according to the photoresist pattern 16 and the substrate is etched to form a trench 17 having a first depth. At this time, the trench 17 in the first region A is a portion where the device isolation film of the STI structure is to be formed. The trench 17 of the second region B is a portion where a device isolation film having a DTI structure is to be formed through an etching process and other processes.
그 다음 도 2에 도시된 바와 같이 제 1깊이의 트렌치(17)가 형성된 제 1 및 제 2영역(A, B)의 구조물 상부에 절연막(18)을 형성하고 트렌치(17)가 매립되도록 갭필막(20)을 형성한다. 여기서, 절연막(18)은 질화막(14)과 식각 선택성이 있는물질로서 산화물질을 사용한다. 그런 다음 제 1영역(A)을 제외한 제 2영역(B)의 갭필막(20)을 선택적으로 제거한다. 이때, 갭필막(20)은 포토레지스트이다.Next, as shown in FIG. 2, an insulating film 18 is formed on the structures of the first and second regions A and B in which the trenches 17 of the first depth are formed, and the gap fill layer is formed to fill the trench 17. 20 is formed. Here, the insulating film 18 uses an oxide material as the material having an etching selectivity with the nitride film 14. Thereafter, the gap fill film 20 of the second region B except for the first region A is selectively removed. At this time, the gap fill film 20 is a photoresist.
이어서 도 3에 도시된 바와 같이, 제 2영역(B)의 절연막(18)을 식각하여 제 2영역(B)의 제 1트렌치(17) 측벽에 스페이서(22)를 형성한다. 이 스페이서(22)는 DTI 트렌치를 식각할 때 식각 마스크로 사용된다.Subsequently, as shown in FIG. 3, the insulating layer 18 of the second region B is etched to form spacers 22 on the sidewalls of the first trench 17 of the second region B. This spacer 22 is used as an etch mask when etching the DTI trench.
계속해서 도 4에 도시된 바와 같이, 스페이서(22)가 형성되어 트렌치 바닥이 드러난 제 2영역(B)의 기판을 식각하여 제 2깊이를 갖는 트렌치(24)를 형성한다. 여기서, 제 2깊이의 트렌치(24)는 이후 DTI구조의 소자분리막이 형성될 영역이다. 이러한 제 2깊이의 트렌치(24)를 위한 식각 공정시 제 1영역(A)과 제 2영역(B)의 갭필막(20') 및 절연막(18')이 모두 일정 두께가 식각된다.Subsequently, as shown in FIG. 4, a spacer 22 is formed to etch the substrate of the second region B where the bottom of the trench is exposed to form a trench 24 having a second depth. Here, the trench 24 of the second depth is a region where the device isolation film of the DTI structure will be formed later. In the etching process for the trench 24 of the second depth, both the gap fill layer 20 'and the insulating layer 18' of the first region A, the second region B are etched to a predetermined thickness.
그리고 도 5에 도시된 바와 같이, 제 2영역(B)의 트렌치(17) 측벽에 남아 있는 스페이서(22)를 제거하면서 제 1영역(A)의 갭필막(20') 및 절연막(18')을 제거한다.As shown in FIG. 5, the gap fill layer 20 ′ and the insulating layer 18 ′ of the first region A are removed while the spacer 22 remaining on the sidewalls of the trench 17 of the second region B is removed. Remove it.
도 6에 도시된 바와 같이, 제 1영역(A) 및 제 2영역(B)에 남아 있는 포토레지스트 패턴(16)을 제거한다. 이로 인해, 본 발명은 반도체 기판에 깊이가 다른 STI구조의 트렌치(17)와 DTI구조의 트렌치(24)를 간단하게 제조할 수 있다.As shown in FIG. 6, the photoresist pattern 16 remaining in the first region A and the second region B is removed. For this reason, this invention can manufacture easily the trench 17 of STI structure and the trench 24 of DTI structure which differ in depth in a semiconductor substrate.
도면에 도시하지는 않았지만, 본 발명은 포토레지스트 패턴(16)을 제거한 후에, STI 및 DTI구조의 트렌치(17, 24)에 갭필 공정 및 CMP를 진행하고 기판에 남아 있는 질화막(14) 및 패드 산화막(12)을 제거하면 동일한 기판에 STI 소자분리막과 DTI 소자분리막을 형성할 수 있다.Although not shown in the drawings, after the photoresist pattern 16 is removed, the nitride film 14 and the pad oxide film (remaining on the substrate) which are subjected to the gap fill process and CMP in the trenches 17 and 24 of the STI and DTI structures, 12), the STI device isolation film and the DTI device isolation film can be formed on the same substrate.
이상 설명한 바와 같이, 본 발명은 기판 전체에 제 1깊이의 트렌치를 형성하고 STI 영역의 트렌치에는 절연막과 갭필막을 형성하고, DTI 영역에는 갭필막을 제거하고 트렌치 측벽에 스페이서를 형성한 후에 제 2깊이의 트렌치를 형성함으로써 서로 다른 트렌치 깊이를 갖는 STI 및 DTI 소자분리막을 동일한 기판에 제조할 수 있다.As described above, the present invention forms a trench of the first depth in the entire substrate, an insulating film and a gap fill film in the trench of the STI region, removes the gap fill film in the DTI region, and forms a spacer in the trench sidewalls, By forming trenches, STI and DTI device isolation films having different trench depths may be manufactured on the same substrate.
그러므로, 본 발명은 STI 트렌치 및 소자분리막을 형성하고나서 DTI 트렌치 및 소자분리막을 형성하거나, 그 반대로 DTI 트렌치 및 소자분리막을 형성하고나서 STI 트렌치 및 소자분리막을 형성하지 않기 때문에 제조 공정이 매우 단축된다.Therefore, the present invention does not shortly form the STI trench and the device isolation film after forming the STI trench and the device isolation film, or vice versa. .
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0037931A KR100417853B1 (en) | 2001-06-29 | 2001-06-29 | Method for manufacturing device having a shallow trench isolation and deep trench isolation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0037931A KR100417853B1 (en) | 2001-06-29 | 2001-06-29 | Method for manufacturing device having a shallow trench isolation and deep trench isolation |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030002363A KR20030002363A (en) | 2003-01-09 |
KR100417853B1 true KR100417853B1 (en) | 2004-02-05 |
Family
ID=27712104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0037931A KR100417853B1 (en) | 2001-06-29 | 2001-06-29 | Method for manufacturing device having a shallow trench isolation and deep trench isolation |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100417853B1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100515057B1 (en) * | 2003-01-10 | 2005-09-14 | 삼성전자주식회사 | Methods for trench device isolation layers of semiconductor devices |
DE102016105255B4 (en) | 2016-03-21 | 2020-06-18 | X-Fab Semiconductor Foundries Ag | Method for producing isolation trenches of different depths in a semiconductor substrate |
KR102633398B1 (en) * | 2021-05-27 | 2024-02-06 | 에스케이키파운드리 주식회사 | Deep Trench Isolation Mask Layout Method for Semiconductor Device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63144540A (en) * | 1986-12-09 | 1988-06-16 | Toshiba Corp | Manufacture of semiconductor device |
JPH01217412A (en) * | 1988-02-26 | 1989-08-31 | Olympus Optical Co Ltd | Automatic dimming control device for endoscope |
JPH07161806A (en) * | 1993-12-02 | 1995-06-23 | Nec Corp | Manufacture of semiconductor device |
KR970053454A (en) * | 1995-12-28 | 1997-07-31 | 김광호 | Deep trench and shallow trench combination device isolation structure and manufacturing method |
-
2001
- 2001-06-29 KR KR10-2001-0037931A patent/KR100417853B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63144540A (en) * | 1986-12-09 | 1988-06-16 | Toshiba Corp | Manufacture of semiconductor device |
JPH01217412A (en) * | 1988-02-26 | 1989-08-31 | Olympus Optical Co Ltd | Automatic dimming control device for endoscope |
JPH07161806A (en) * | 1993-12-02 | 1995-06-23 | Nec Corp | Manufacture of semiconductor device |
KR970053454A (en) * | 1995-12-28 | 1997-07-31 | 김광호 | Deep trench and shallow trench combination device isolation structure and manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20030002363A (en) | 2003-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6191000B1 (en) | Shallow trench isolation method used in a semiconductor wafer | |
KR100417853B1 (en) | Method for manufacturing device having a shallow trench isolation and deep trench isolation | |
KR100979233B1 (en) | Method for forming element isolation layer of semiconductor device | |
US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
KR100289663B1 (en) | Device Separator Formation Method of Semiconductor Device | |
KR20050011488A (en) | Method for forming element isolation layer of semiconductor device | |
KR20060002138A (en) | Method of manufacturing semiconductor device | |
KR100758494B1 (en) | Sallow trench isolation in semiconductor and manufacturing method of thereof | |
KR20010073704A (en) | Method for trench isolation in semiconductor device without void | |
KR101006510B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
KR100587607B1 (en) | Method for manufacturing semiconductor device | |
KR100451519B1 (en) | Method for manufacturing STI of semiconductor device | |
KR20050012584A (en) | Method for forming isolation layer of semiconductor device | |
KR20030052663A (en) | method for isolating semiconductor device | |
KR100871375B1 (en) | Method for forming isolation layer of semiconductor device | |
KR100984854B1 (en) | Method for forming element isolation layer of semiconductor device | |
KR20040105980A (en) | The method for forming shallow trench isolation in semiconductor device | |
KR20020003031A (en) | Method for forming isolation in semiconductor device | |
JP2002050682A (en) | Method for manufacturing semiconductor device and reticle mask | |
KR20050003046A (en) | Method of manufacturing isolation using liner nitride | |
KR20030059413A (en) | Method of forming device isolation film of semiconductor device | |
KR20040057615A (en) | Method for forming isolation layer of semiconductor device | |
KR20060127353A (en) | Shallow trench isolation of semiconductor device and method for thereof | |
KR20040001228A (en) | Method for manufacturing isolation layer in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |