KR100412213B1 - 박막 트랜지스터 액정표시장치 - Google Patents

Abstract

본 발명은 화소에 잔류 이온 형성을 방지하여 화면 품위를 개선한 박막 트랜지스터 액정표시자치를 개시한다. 개시된 본 발명은 기판; 상기 기판 상의 소정 방향으로 배치되며, 구동 신호를 인가하는 게이트 패드부를 갖는 다수개의 게이트 버스 라인들과; 상기 게이트 버스 라인들과 수직으로 교차되어, 단위화소를 한정하고, 그래픽 신호를 인가하는 데이타 패드부를 갖는 다수개의 데이타 버스 라인들과; 상기 게이트 버스 라인들과 데이타 버스 라인들이 수직으로 교차하는 영역에 배치된 박막 트랜지스터와; 상기 박막 트랜지스터와 콘택되고, 단위화소 영역에 배치된 화소 전극과; 상기 게이트 버스 라인들과 평행하고, 주기적으로 화소에 커먼 신호를 인가하는 커먼 패드부를 갖는 다수개의 커먼 버스 라인들을 포함하며, 상기 커먼 패드부와 게이트 패드부와 인접하는 화소의 외곽에 상기 커먼 버스 라인과 콘택되며, 상기 데이타 버스 라인과 평행한 쉴딩 라인을 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터 액정표시장치{THIN FILM TRANSISTOR LCD}

본 발명은 액정표시장치에 관한 것으로서, 보다 구체적으로는 게이트 패드 부와 인접한 화소에서의 잔류 이온 흡착에의한 휘선 발생을 방지할 수 있는 박막 트랜지스터 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 다수개의 게이트 버스 라인들과 데이타 버스 라인들이 수직으로 교차되어 단위 화소들을 한정하고, 수직으로 교차되는 영역에는 스위칭 역할을하는 박막 트랜지스터가 배치된다. 각각의 단위 화소들 상에는 화소 전극이 상기 박막 트랜지스터 드레인 전극과 콘택되어 배치된다. 상기 다수개의 데이타 버스 라인은 상기 박막 트랜지스터의 소오스 전극과 콘택되어 그래픽 신호가 인가된다. 상기 화소 전극과 소정 부분 콘택되어 주기적으로 일정한 커먼 신호를 인가하는 커먼(common) 버스 라인이 상기 화소 전극의 소정 부분과 콘택되어 보조 용량(storage capacitor)을 형성하도록 배치되어 있다.

이러한 구조를 갖는 액정표시장치는 다수개의 게이트 패드부에 구동신호가 인가되면, 게이트 버스 라인을 따라 구동 신호가 전달되며, 상기 박막 트랜지스터가 온(on) 상태로 될때, 상기 데이타 버스 라인을 따라 인가되는 그래픽 신호가 상기 온 상태의 박막 트랜지스터의 채널층을 통과하여 상기 화소 전극에 인가되고, 이 결과로서, 소정의 그래픽을 구현하게 된다.

상기에서, 설명한 바와 같이 일반적으로 동작하지만, 공지된 기술에 따른 스토리지 커먼 구조에는 커먼 신호를 인가하는 커먼 버스 라인은 화소 전극의 상부 소정 부분과 오버랩되면서 양측 가장자리의 소정 부분도 오버랩되는 브랜치를 갖는파이형(π) 구조와 화소 전극의 중심의 하부에 배치되면서, 상기 게이트 버스 라인과 평행하게 배치되는 일자형의 두가지 구조로 나뉘어 진다.

도 1은 종래 기술에 따른 커먼 버스 라인이 파이형(π) 구조를 갖는 박막 트랜지스터 액정표시장치를 도시한 도면으로서, 도시한 바와 같이, 다수개의 게이트 버스 라인(1)들과 다수개의 데이타 버스 라인(5)들이 수직으로 교차 배열되어, 단위 화소를 한정하고, 수직 교차 영역 상에는 스위칭 역할을 하는 박막 트랜지스터(7)가 배치되어 있다. 커먼 패드부(20)와 콘택된 커먼 버스 라인(3)은 화소 영역에서 화소 전극(도시하지 않음)의 상부 소정 부분과 오버랩되면서 화소 전극 양측 가장자리 소정 부분과 오버랩되는 브랜치를 갖추고 있다.

상기 커먼 버스 라인(3)은 주기적으로 일정한 공통 신호를 인가한다.

도면에서는 도시하였지만, 설명하지 않은 10은 게이트 패드부를 나타내고, 6은 잔류 이온을 나타낸다.

도 2는 종래 기술에 따른 커먼 버스 라인이 일자형 구조를 갖는 박막 트랜지스터 액정표시장치를 도시한 도면으로서, 도시한 바와 같이, 상기 도 1에 도시된 구조와 동일하지만, 상기 커먼 버스 라인(3)의 위치가 화소 영역의 중심부에서 상기 게이트 버스 라인(1)과 평행하게 배치된 구조를 가지고 있다.

상기와 같은 구조를 갖는 액정표시장치는 상기 게이트 패드부(10)에 구동신호가 인가되어, 이와 콘택된 게이트 버스 라인(1)을 따라 각각의 화소에 차례로 신호를 인가되는데, 이때, 주기적으로 커먼 신호가 커먼 패드부(20)에 입력되어 상기 커먼 버스 라인(3)을 따라 각각의 화소에 동일하게 인가된다. 도면에 도시하였지만, 설명하지 않은 9는 화소 전극을 나타낸다.

그런데, 상기와 같은 구조를 갖는 액정표시장치는 게이트 패드부에 인접한 화소들이 다른 화소와 달리 화소 양측에 대칭적으로 데이터 버스 라인을 갖지 않아, 신호 인가시에, 이러한 비대칭적 구조 및, 게이트 신호와 커먼 신호간의 전압차의 형성으로 인해 잔류 이온(6)의 흡착이 일어나게 되는데, 이렇게 흡착된 잔류 이온은 전기장을 형성하여, 디스플레이시, 최오각 화소들에서, 빛샘을 발생시키게되고 결국, 화면 품위를 저하시키는 원인으로서 작용하게 된다.

자세하게, 상기 도 1과 같이 커먼 버스 라인이 파이형(π)인 경우 화소 전극의 상부에서 오버랩되고, 상기 화소 전극의 양측 소정부분과 콘택되는 브랜치가 화소 개구부를 따라 있으므로 잔류 이온의 확산을 쉴딩하는 것이 어느 정도 이루어지지만, 하부에서는 브랜치 부분과 게이트 버스 라인(1)사이에 갭이 있어 쉴딩을 하지못해 잔류 이온(6)의 흡착이 발생하게 되고, 상기 도 2와 같이 커먼 버스 라인이 일자형인 경우에는 화소 영역의 상하 모두에 쉴딩 역할을 할수 있는 커먼 버스 라인(3)이 없어 화소 영역의 상하부 모두에서 잔류 이온(6)의 흡착이 발생하게 된다.

따라서, 본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 게이트 패드부와 인접한 화소들에서의 잔류 이온 흡착에 기인한 휘선 발생을 방지할 수 있는 박막 트랜지스터 액정표시장치를 제공하는데 그 목적이 있다.

도 1은 종래 기술에 따른 파이형(π) 의 커먼 버스 라인이 구비된 박막 트랜지스터 액정표시장치를 도시한 도면.

도 2는 종래 기술에 따른 커먼 버스 라인이 일자형 구조를 갖는 박막 트랜지스터 액정표시장치를 도시한 도면.

도 3은 본 발명에 따른 파이형(π) 의 커먼 버스 라인이 구비된 박막 트랜지스터 액정표시장치를 도시한 도면.

도 4는 본 발명에 따른 커먼 버스 라인이 일자형 구조를 갖는 박막 트랜지스터 액정표시장치를 도시한 도면.

도 5 및 도 6은 본 발명의 다른 실시예를 도시한 도면

*도면의 주요 부분에 대한 도면*

1: 게이트 버스 라인 3: 커먼 버스 라인

5: 데이타(data) 버스 라인 6: 잔류 이온

10: 게이트(gate) 패드부 20: 커먼(common) 패드부

22: 쉴딩(shielding) 라인 25a, 26b: 쉴딩 브랜치

상기한 목적을 달성하기 위한, 본 발명은 기판; 상기 기판 상의 소정 방향으로 연장하여 배치되며, 구동 신호가 인가되는 게이트 패드부를 갖는 다수개의 게이트 버스 라인들; 상기 게이트 버스 라인들과 수직으로 교차되어, 단위화소를 한정하고, 그래픽 신호가 인가되는 데이타 패드부를 갖는 다수개의 데이타 버스 라인들; 상기 게이트 버스 라인들과 데이타 버스 라인들이 수직으로 교차하는 영역에 배치되는 박막 트랜지스터; 상기 박막 트랜지스터와 콘택되고, 단위 화소 영역에 배치되는 화소 전극; 상기 게이트 버스 라인들과 평행하게 배치되고, 주기적으로 화소에 커먼 신호를 인가하는 커먼 패드부를 갖는 다수개의 커먼 버스 라인들을 포함하며, 상기 커먼 패드부와 게이트 패드부와 인접하는 화소의 외곽에 상기 커먼 버스 라인과 콘택되며, 상기 데이타 버스 라인과 평행한 쉴딩 라인(shielding line)이 배치된 것을 특징으로 한다.

여기서, 상기 커먼 버스 라인은 상기 화소 전극의 상부 및 양측 가장자리 부분과 오버랩되는 파이형(π) 구조, 혹은, 상기 화소 전극의 중앙부분과 오버랩 되는 일자형 구조 중 어느 하나인 것을 특징으로 한다.

또한, 본 발명의 다른 실시예에 따른면, 기판; 상기 기판 상의 소정 방향으로 연장하여 배치되며, 구동 신호가 인가되는 게이트 패드부를 갖는 다수개의 게이트 버스 라인들; 상기 게이트 버스 라인들과 수직으로 교차되어, 단위화소를 한정하고, 그래픽 신호가 인가되는 데이타 패드부를 갖는 다수개의 데이타 버스 라인들; 상기 게이트 버스 라인들과 데이타 버스 라인들이 수직으로 교차하는 영역에 배치된 박막 트랜지스터; 상기 박막 트랜지스터와 콘택되고, 단위화소 영역에 배치되는 화소 전극; 상기 게이트 버스 라인들과 평행하게 배치되고, 주기적으로 화소에 커먼 신호를 인가하는 커먼 패드부를 갖는 다수개의 커먼 버스 라인들을 포함하며, 상기 커먼 패드부와 게이트 패드부와 인접하는 화소의 외곽에 상기 커먼 버스 라인과 콘택되면서 화소 영역에만 배치되는 두개 이상의 쉴딩 브랜치(shielding brench)가 배치된 것을 특징으로 한다.

여기서, 상기 커먼 버스 라인은 상기 화소 전극의 상부 및 양측 가장자리 부분과 오버랩되는 파이형(π) 구조, 혹은, 상기 화소 전극의 중앙부분과 오버랩 되는 일자형 구조 중 어느 하나이고, 상기 쉴딩 브랜치는 화소 영역 마다 3개가 배치되며, 상기 쉴딩 브랜치는 상기 커먼 버스 라인과 동시에 형성되는 것을 특징으로 한다.

본 발명에 의하면, 신호가 인가되는 게이트 패드부와 커먼 패드부 인접화소 사이에 커먼 버스 라인과 콘택되고, 데이타 버스 라인과 평행한 쉴딩 라인 또는 쉴딩 브랜치를 배치함으로써, 신호 인가부에 인접한 화소에서의 잔류이온의 흡착에 기인하는 휘선 발생을 방지하는 잇점이 있다.

(실시예)

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 3은 본 발명에 따른 커먼 버스 라인이 파이형(π) 구조를 갖는 박막 트랜지스터 액정표시장치를 도시한 도면으로서, 도시한 바와 같이, 다수개의 게이트 버스 라인(1)들과 각각 콘택된 게이트 패드부(10)와 다수개의 커먼 버스 라인(3)들과 각각 콘택된 커먼 패드부(20)가 배치되어 있다. 상기 게이트 버스 라인(1)들과 수직으로 교차배열되고, 단위 화소를 한정하는 다수개의 데이타 버스 라인(5)들이 배치되어있고, 상기 교차 영역부 상에는 스위칭 소자인 박막 트랜지스터(7)들이 각각 배치되어 있다.

상기 커먼 버스 라인(3)은 각각의 화소 전극의 소정 부분과 콘택되는 브랜치를 가지고 있고, 또한, 상기 화소 전극의 상부 소정 부분과 오버랩되게 배치되어 있다. 그리고, 또한, 게이트 신호와 커먼 신호 간의 전압차의 형성으로 인해, 게이트 패드 부 및 데이타 패드부에 인접한 최외각 화소부에 잔류 이온이 흡착되는 것을 방지하기 위해 쉴딩 라인(22)이 데이타 라인과 평행하게 배치되어 있다. 상기 이러한 쉴딩 라인(22)은 상기 커먼 버스 라인(3)과 전기적으로 콘택될 영역에 콘택홀을 형성한 다음 쉴딩 라인용 금속의 증착 및 패터닝을 통해 형성될 수 있다. 이러한, 쉴딩 라인(22)은 상기 데이타 버스 라인(5)과 평행하며 각각의 화소 영역 상의 커먼 버스 라인(3)과 콘택되며 배치된다.

상기와 같은 구조를 갖는 본 발명은 패드부 인접 화소의 외곽부에 커먼 버스 라인(3)과 콘택되며, 상기 커먼 버스 라인과 동일한 전압이 인가되는 쉴딩 라인(22)이 배치되어 화소의 하측에서 발생하는 잔류 이온의 흡착을 방지할 수 있다.

도 4는 본 발명에 따른 커먼 버스 라인이 일자형 구조를 갖는 박막 트랜지스터 액정표시장치를 도시한 도면으로서, 도시한 바와 같이, 이 실시예에 따른 박막 트랜지스터 액정표시장치는 상기 도 3과 유사한 구조를 갖지만, 커먼 버스 라인(3)은 상기 화소 전극(9)의 중앙의 하부에 오버랩되면서, 상기 게이트 버스 버스라인(1)과 평행하게 배치되어 있다. 또한, 쉴딩 라인(22)은 상기 각각의 커먼 버스 라인(3)과 전기적으로 콘택되면서, 상기 데이타 버스 라인(5)과 평행하게 배치되어 있다.

이러한 구조의 경우 종래에 게이트 패드부 인접 화소 영역의 상하부 모두에서 잔류 이온이 발생하였던 것을, 쉴딩 라인이 화소 내부로 잔류이온이 확산되는 것을 방지할 수 있다.

도 5 및 도 6은 본 발명의 다른 실시예를 도시한 도면으로서, 이들 실시예에서는 쉴딩 라인을 형성 배치하지 않고, 다수개의 쉴딩 브랜치(shielding brench)(25a)가 상기 데이타 버스 라인(5)과 평행한 방향으로 화소 영역에만 형성 배치된다. 이때, 상기 쉴딩 브랜치(25a,25b)는 적어도 2개 이상, 바람직하게는 3개가 형성 배치되며, 파이형 및 일자형 커먼 버스 라인의 형성시에 동시에 형성 될 수 있다.

상기의 본 발명은 패드부와 인접한 각각의 화소 영역에 커먼 버스 라인과 콘택되는 쉴딩 라인 배치하거나 혹은 커먼 버스 라인 형성시 동시에 패터닝해서 형성한 다수개의 쉴딩 브랜치를 배치함으로써, 상기 커먼 버스 라인과 동일한 전압이 쉴딩 라인 혹은 쉴딩 브랜치에 인가되도록 하여 구동신호가 인가될때 화소 영역으로의 잔류 이온이 흡착이 발생하거나, 패드부로 부터 확산되는 것을 방지할 수 있다.

이상에서 설명한 바와 같이, 본 발명은 패드부와 인접한 호소의 외측에 커먼버스 라인과 전기적으로 콘택되는 쉴딩 라인 혹은, 브랜치를 배치시킴으로써, 인접 화소 영역에서의 잔류 이온 흡착에의한 휘선 발생을 방지할 수 있으며, 따라서, 박막 트랜지스터 액정표시장치의 화면 품위를 향상시킬 수 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

1. 기판;

   상기 기판 상의 소정 방향으로 연장하여 배치되며, 구동 신호가 인가되는 게이트 패드부를 갖는 다수개의 게이트 버스 라인들;

   상기 게이트 버스 라인들과 수직으로 교차되어, 단위화소를 한정하고, 그래픽 신호가 인가되는 데이타 패드부를 갖는 다수개의 데이타 버스 라인들;

   상기 게이트 버스 라인들과 데이타 버스 라인들이 수직으로 교차하는 영역에 배치되는 박막 트랜지스터;

   상기 박막 트랜지스터와 콘택되고, 단위 화소 영역에 배치되는 화소 전극;

   상기 게이트 버스 라인들과 평행하게 배치되고, 주기적으로 화소에 커먼 신호를 인가하는 커먼 패드부를 갖는 다수개의 커먼 버스 라인들을 포함하며,

   상기 커먼 패드부와 게이트 패드부와 인접하는 화소의 외곽에 상기 커먼 버스 라인과 콘택되며, 상기 데이타 버스 라인과 평행한 쉴딩 라인(shielding line)이 배치된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
2. 제 1항에 있어서,

   상기 커먼 버스 라인은 상기 화소 전극의 상부 및 양측 가장자리 부분과 오버랩되는 파이형(π) 구조, 혹은, 상기 화소 전극의 중앙부분과 오버랩 되는 일자형 구조 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
3. 기판;

   상기 기판 상의 소정 방향으로 연장하여 배치되며, 구동 신호가 인가되는 게이트 패드부를 갖는 다수개의 게이트 버스 라인들;

   상기 게이트 버스 라인들과 수직으로 교차되어, 단위화소를 한정하고, 그래픽 신호가 인가되는 데이타 패드부를 갖는 다수개의 데이타 버스 라인들;

   상기 게이트 버스 라인들과 데이타 버스 라인들이 수직으로 교차하는 영역에 배치된 박막 트랜지스터;

   상기 박막 트랜지스터와 콘택되고, 단위화소 영역에 배치되는 화소 전극;

   상기 게이트 버스 라인들과 평행하게 배치되고, 주기적으로 화소에 커먼 신호를 인가하는 커먼 패드부를 갖는 다수개의 커먼 버스 라인들을 포함하며,

   상기 커먼 패드부와 게이트 패드부와 인접하는 화소의 외곽에 상기 커먼 버스 라인과 콘택되면서 화소 영역에만 배치되는 두개 이상의 쉴딩 브랜치(shielding brench)가 배치된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
4. 제 3항에 있어서,

   상기 커먼 버스 라인은 상기 화소 전극의 상부 및 양측 가장자리 부분과 오버랩되는 파이형(π) 구조, 혹은, 상기 화소 전극의 중앙부분과 오버랩 되는 일자형 구조 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
5. 제 3항에 있어서,

   상기 쉴딩 브랜치는 화소 영역 마다 3개가 배치된 것을 특징으로 하는 박막 트랜지스터 액정표시장치.
6. 제 3항에 있어서,

   상기 쉴딩 브랜치는 상기 커먼 버스 라인과 동시에 형성되는 것을 특징으로 하는 박막 트랜지스터 액정표시장치.