KR100411231B1

KR100411231B1 - Method for converting data

Info

Publication number: KR100411231B1
Application number: KR1019950062146A
Authority: KR
Inventors: 백종섭
Original assignee: 주식회사 하이닉스반도체
Priority date: 1995-12-28
Filing date: 1995-12-28
Publication date: 2004-03-18
Also published as: KR970049426A

Abstract

PURPOSE: A method for converting data is provided to make a data converting time fast 2-4 times by using a parallel method and searching a synchronization state of the data with use of a state byte. CONSTITUTION: A plurality of serial data inputted by synchronizing with a serial clock signal is stored. A counting value as much as a number of the parallel data to be converted from the serial data is output. A plurality of data groups is generated by binding the serial data with a unit of the counting number and a start point of each data group is different with each other. Searching the data groups at the actually same timing, the data group agreed with a desired data array is judged. The judged data group is output as the parallel data.

Description

Data transformation method

본 발명은 데이터 변환 방법에 관한 것으로서, 특히 직렬 데이터를 병렬 데이터로 변환하는 방법에 관한 것이다.The present invention relates to a data conversion method, and more particularly, to a method for converting serial data into parallel data.

비트(Bit) 단위로 진행되는 데이터를 바이트(Byte) 혹은 병렬 데이터로 변환하는 방법은 신호처리과정(SIGNAL PROCESSING)에서 그 활용 범위가 매우 넓기 때문에 변환시간을 단축하는 것은 그만큼 시스템의 신호처리속도와 함께 시스템의 안정성을 향상시키는 것이 되므로 매우 중요하다.The method of converting the data which is processed in bit unit into byte or parallel data has a wide range of application in SIGNAL PROCESSING. Therefore, reducing the conversion time is equivalent to the signal processing speed of the system. This is very important as it will improve the stability of the system.

종래의 데이터 변환 방법은 직렬적인 방법으로 이루어져 왔다. 즉 비트 단위의 데이터를 임의의 바이트 단위의 데이터로 분리한 후, 상기 바이트 단위의 데이터 배열이 맞는지 아닌지를 검출한다. 그래서 데이터 배열이 맞으면 바이트 동기 되었다고 하고 맞지 않으면 다시 임의의 바이트 단위의 데이터로 분리하고 이들을 검출하는 일을 동기될 때까지 반복한다.Conventional data conversion methods have been made in a serial manner. That is, the data in bits are separated into data in arbitrary bytes, and then the data array in bytes is detected. Thus, if the data array is correct, it is said to be byte-synchronized. If it is not correct, the data is separated into arbitrary byte units and the detection of them is repeated until it is synchronized.

종래의 직렬적인 데이터 변환 방법으로는 바이트 단위의 데이터를 동기시키는데 직렬적인 방법을 이용함으로써 바이트를 동기시키는데 오랜 시간이 소요되며, 또한 시스템의 안정성을 저해할 수도 있고, 실시간에 처리할 수 없을 경우도 있다.Conventional serial data conversion method takes a long time to synchronize the byte by using a serial method to synchronize the data in the unit of bytes, and may also impair the stability of the system, even if it cannot be processed in real time have.

따라서 본 발명의 목적은 데이터 변환 시간을 빠르게 할 수 있는 데이터 변환 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a data conversion method that can speed up data conversion time.

상기 목적을 달성하기 위하여 본 발명은 다수의 직렬데이터를 병렬데이터로 변환하는 방법에 있어서, 직렬클럭신호에 동기되어 입력되는 다수의 직렬데이터를 저장하는 제1 단계; 상기 다수의 직렬데이터를 상기 카운팅된 수의 단위로 묶어 시작점이 다른 다수의 데이터군으로 생성하는 제3 단계; 상기 다수의 직렬데이터를 상기 카운팅된 수의 단위로 묶어 다수의 데이터군으로 생성하되, 각 데이터군의 시작점이 서로 다르도록 하는 제3 단계; 상기 다수의 데이터군을 실질적으로 같은 타이밍에 탐색하여, 데이터의 배열이 원하는 바와 일치하는 특정 데이터군을 판단하는 제4 단계; 및 상기 제4 단계에서 판단된 데이터군을 병렬데이터로 출력하는 제5 단계를 포함하는 데이터 변환방법을 제공한다.In order to achieve the above object, the present invention provides a method for converting a plurality of serial data into parallel data, comprising: a first step of storing a plurality of serial data input in synchronization with a serial clock signal; A third step of grouping the plurality of serial data into units of the counted number and generating a plurality of data groups having different starting points; A third step of generating the plurality of data groups by combining the plurality of serial data in units of the counted number, the starting point of each data group being different from each other; A fourth step of searching the plurality of data groups at substantially the same timing to determine a specific data group whose arrangement of data matches the desired; And a fifth step of outputting the data group determined in the fourth step as parallel data.

상기 데이터 변환방법은 쉬프트레지스터를 이용하며, 상기 다수의 데이터군에서 데이터의 배열이 원하는 바와 일치하는 특정 데이터군을 판단하는 단계는 개개의 바이트 단위의 데이터를 국부탐색(Local Search)하는 과정과 상기 국부탐색된 데이터를 전체탐색(Global Search)하는 과정 및 상기 전체 탐색된 데이터가 안정상태(Stable State)로 들어가는 과정으로 이루어지는 것이 바람직하다. 상기 본 발명에 의하면 데이터 변환시간이 2배 내지 3배 단축될 수가 있다.The data conversion method uses a shift register, and the determining of a specific data group in which the arrangement of data in the plurality of data groups matches the desired one is performed by performing a local search of data in units of individual bytes. Global search of the locally searched data (Global Search) and the entire searched data is preferably made into a process (Stable State). According to the present invention, the data conversion time can be reduced by 2 to 3 times.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail through examples.

제 1 도는 본 발명에 의하여 직렬 데이터를 병렬 데이터로 변환하는 방법을 설명하기 위한 클럭신호들의 타이밍도를 나타낸다. 링 카운터(Ring Counter)는 매 직렬클럭신호(Syatem Clock)에 맞춰서 '1'씩 증가한다. 이에 대해 병렬클럭신호(Byte clock)는 링카운터가 '0'일 때 상기 직렬클럭신호의 상승 가장자리(Rising Edge)에서 '0'레벨에서 '1'레벨로 상승하고, 링카운터가 '4'일 때, 상기 직렬클럭신호의 상승 가장자리에서 '1'레벨에서 '0'레벨로 하강한다. 이때, D_1 내지 D_8(내부의 임시적인 바이트 단위의 데이터)은 링 카운터가 '1'레벨인 경우에 발생한다. 이것은 마치 병렬클럭신호의 상승 가장자리에서 D-1내지 D_8이 발생하는 것과 같은 역할을 한다. 여기서 상기 D_1 내지 D_8는 모든 가능한 바이트를 망라한다.1 is a timing diagram of clock signals for explaining a method of converting serial data into parallel data according to the present invention. The ring counter is incremented by '1' in accordance with every serial clock signal. On the contrary, when the ring counter is '0', the parallel clock signal rises from the '0' level to the '1' level at the rising edge of the serial clock signal, and the ring counter is '4'. At the rising edge of the serial clock signal, the voltage drops from the '1' level to the '0' level. At this time, D_1 to D_8 (internal temporary byte data) occur when the ring counter is at the '1' level. This acts as if D-1 to D_8 occur at the rising edge of the parallel clock signal. Here, D_1 to D_8 cover all possible bytes.

제 2 도는 상기 제1도의 병렬 데이터를 구성하기 위하여 사용하는 쉬프트레지스터(Shift Register)의 일부 데이터 저장장소를 도시한 도면이다. 상기 D_1 내지 D_8은 데이터-직렬의 조합으로 구성된다. 즉 D_1은 쉬프트레지스터의 15번지에서 8번지에 이르는 데이터이고, D_2는 14번지에서 7번지에 이르는 데이터이며, D_8은 8번지에서 1번지에 이르는 데이터가 된다.FIG. 2 is a diagram illustrating some data storage locations of a shift register used to construct parallel data of FIG. D_1 to D_8 consist of a data-serial combination. That is, D_1 is data ranging from 15 to 8 addresses of the shift register, D_2 is data ranging from 14 to 7 addresses, and D_8 is data ranging from 8 to 1 addresses.

즉, D_1의 데이터군라는 것은 쉬프트레지스터가 저장하고 있는 16개의 데이터중 9번째 데이터부터 16번째 데이터를 나타내는 것이고, D_2의 데이터군라는 것은 쉬프트레지스터가 저장하고 있는 16개의 데이터중 8번째 데이터부터 15번째 데이터를 나타내는 것이고, D_8의 데이터군라는 것은 쉬프트레지스터가 저장하고 있는 16개의 데이터중 첫번째 데이터부터 8번째 데이터를 나타내는 것이다. 결국 D_1 ~ D_8 데이터군은 각각 8개의 서로 다른 데이터를 나타내는 것이고, 특정 구조의 레지스터를 나타내는 것은 아니다.That is, the data group of D_1 represents the 9th to 16th data of the 16 data stored in the shift register, and the data group of D_2 means the data group of 8 from the 16th data of 16 data stored in the shift register. The first data is represented, and the data group of D_8 represents the first to eighth data among the 16 data stored in the shift register. As a result, the D_1 to D_8 data groups each represent eight different pieces of data, and do not represent registers of a specific structure.

제 3 도는 상기 제1도의 병렬 데이터의 동기방법을 설명하기 위하여 도시한 도면이다. D_1 내지 D_8의 데이터군은 S_1 내지 S_8로 나타낸다. 국부탐색시간에 상기 S_1 내지 S_8 중에서 하나라도 동기가 되면 이 데이터군은 전체탐색상태로 입력되고, 또한번의 전체탐색시간으로 데이터의 동기를 탐색한다. 만일 동기가 안되면 국부탐색시간으로 되돌아간다. 다음에 전체탐색시간에서 동기가 옳으면 바이트 단위의 데이터의 전체동기 상태로 들어가며, 전체 동기 상태가 옳으면 안정상태로 들어간다. 상기 안정상태에서 동기가 되지 않으면 다시 처음의 국부탐색시간으로 되돌아간다.FIG. 3 is a diagram for explaining a synchronization method of parallel data in FIG. The data group of D_1 to D_8 is represented by S_1 to S_8. If any one of S_1 to S_8 is synchronized at the local search time, this data group is input in the full search state, and the data search is searched for the entire search time. If it is not synchronized, it returns to local search time. Next, if the synchronization is correct at the entire search time, it enters the entire synchronization state of the byte unit, and if the synchronization is correct, the state enters the stable state. If it is not synchronized in the stable state, it returns to the initial local search time again.

상술한 본 발명은 종래의 직렬적인 데이터 변환 방법보다 2배 내지 3배 빠르고 더 정확한 바이트 동기를 할 수 있다. 이것은 특히 유럽 DVB 표준을 만족시키기 위한 통신용 반도체 칩을 구현하는 경우 MPEG데이터의 0.5 sec안의 데이터 동기를 충분히 만족시킬 수 있는 역할을 한다.The present invention described above can achieve byte synchronization two to three times faster and more accurate than conventional serial data conversion methods. This plays a role of sufficiently satisfying data synchronization within 0.5 sec of MPEG data, especially when implementing a semiconductor chip for communication to satisfy the European DVB standard.

제 1 도는 본 발명에 의하여 직렬 데이터를 병렬 데이터로 변환하는 방법을 설명하기 위한 클럭신호들의 타이밍도.1 is a timing diagram of clock signals for explaining a method of converting serial data into parallel data according to the present invention.

제 2 도는 상기 제1도의 병렬 데이터를 구성하기 위하여 사용하는 쉬프트레지스터(Shift Register)의 일부 데이터 저장장소를 도시한 도면.FIG. 2 is a view showing some data storage locations of a shift register used to construct parallel data of FIG. 1. FIG.

제 3 도는 상기 제 1도의 병렬 데이터의 동기방법을 설명하기 위하여 도시한 도면.3 is a diagram for explaining a method of synchronizing parallel data of FIG.

Claims

In the method of converting a plurality of serial data to parallel data,

A first step of storing a plurality of serial data input in synchronization with the serial clock signal;

Outputting a counting value corresponding to the number of parallel data to be converted among the plurality of serial data;

A third step of generating the plurality of data groups by combining the plurality of serial data in units of the counted number, the starting point of each data group being different from each other;

A fourth step of searching the plurality of data groups at substantially the same timing to determine a specific data group whose arrangement of data matches the desired; And

A fifth step of outputting the data group determined in the fourth step as parallel data;

Data conversion method comprising a.