KR100404416B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 반도체 발광소자의 제조방법 및 발광소자에 관한 것으로, 반도체기판상에 p-n 접합층을 형성하고 반도체 기판 및 윈도우층상에 도전전극을 형성하는 공정까지 완료한 웨이퍼를 개별소자로 분리하기 위해 윈도우층 이하의 깊이까지 절단하는 공정과; 윈도우층의 하단측면을 습식식각하여 버즈빅 형상을 가진 홈을 형성하는 공정을 포함하여 이루어지는 것으로, 윈도우층의 하단측면에 버즈빅을 형성하여 전류밀도를 증가시켜 출력효율을 증가시키는 효과를 제공한다.

Description

반도체 발광소자 및 그 제조방법{LED and method of fabricating thereof}

본 발명은 반도체 발광소자 및 그 제조방법에 관한 것으로, 특히 윈도우층의 하단측면에 버즈빅을 형성하여 전류밀도를 증가시키는 반도체 발광소자 및 제조방법에 관한 것이다.

일반적으로 Al_xGa_1-xAs층을 윈도우층으로 하는 화합물 반도체발광소자는 이 윈도우층을 LPE(Liquid Phase Epitaxial)방식에 의하여 대부분 형성하며 사용되는 용도에 따라서 Al과 Ga의 조성비를 달리한다.

에피텍셜 웨이퍼는 집적회로 제조에 지속적인 발전을 거듭하여 사용되어져 왔다. 에피텍셜 웨이퍼는 장치의 종류에 따라 다양한 구조로 제작 가능하다.

반도체발광소자중의 하나인 IRED는 적외선 이미터(IR Emitter), TV 리모콘, 광학스위치, 적외선 랜(IR LAN), 무선 디지털 데이터 통신용 모듈등으로 사용되어지고 있다.

화합물반도체를 이용한 종래의 반도체발광소자 제조기술은 전극의 다양한 형태와 몰딩공정에 따라서 각기 다른 성능들이 얻어지고 있으며 에피텍셜이 진행된 웨이퍼자체에 변화를 주어 성능을 변화시키는 방법에 대한 검토는 충분히 이루어지고 있지 않은 실정이다.

상용화되고 있는 화합물 반도체소자의 출력효율은 사용된 전극의 성분, 전극의 면적, 전극의형태, 에피텍셜 웨이퍼의 가공상태, 소자를 고정하기 위한 외부 성형물질 및 형태에 의해서 좌우되고 있다.

도1a 내지 도1b 는 종래의 반도체발광소자의 단면도이다.

반도체 발광소자는, 도 1a 에서와 같이, 소자 형성 후 절단한 모양 즉 아무런 변형을 가하지 않은 플래너(planar)형태와, 도1b 에서와 같이, 플래너 형태의 몸체가 하부로 갈수록 좁아지는 역피라미드 형태의 TIP(truncated inverted pyramid) 형태가 있다.

플래너 형태는 가장 보편적으로 사용되며 플래너 형태는 대부분 반도체기판(10)상의 n형 전극(22)면적이 넓고 윈도우층상의 p형 전극(20)면적은 작도록 설계된다.

TIP 형태는 플래너형태의 에피텍셜 웨이퍼를 피라미드형태를 취하도록 가공함으로써 윈도우층(18)에서 발생하는 출력의 각도를 넓혀줌으로써 출력효율을 개선하는 방식이다.

반도체발광소자에서 출력효율을 좌우하는 것은 에피텍셜이 성장되는 동안 화합물의 조성과 성장된 막의 두께에 의존하며 에피텍셜 웨이퍼 자체에서 출력효율의 증가효과를 얻기 위해서는 기존의 에피텍셜공정의 많은 조건들을 조절하여 출력효율의 증가를 시도하였으나 내부의 흡수와 산란과 같은 특성으로 인하여 출력효율에 한계가 있었으며 공정이 복잡해지는 문제점이 있다.

플래너형의 반도체발광소자에서는 윈도우층(18)을 통해 반도체발광소자 내부에서 외부로 발산되는 출력의 각도가 좁아 출력효율이 떨어지는 반면에, TIP형태의 화합물반도체에서는 반도체기판(10)에 전압을 가하기 위한 n형 전극(22)의 면적이 줄어들어 소자 구동시 발생하는 열이 좁은 전극면적에 집중되어 소자의 수명을 단축시키는 문제점이 있다.

도 1a 및 도1b에서 미설명된 도면부호는 12 : n 형 클래이드층, 14 : p 형 활성층으로 두 층이 p-n 접합을 이루어 발광이 일어난다.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하고자하여 제안된 것으로서, 전계효과트랜지스터를 제조하는 공정이나 바이폴라트랜지스터를 제조하는 공정에서부분적으로 사용되어지고있는 선택적 식각 기술을 이용하며, 반도체발광소자를 형성할 때 복잡한 에피텍셜 조건을 변경하여 출력을 향상시키는 방식이 아니라 에피텍셜 웨이퍼를 반도체소자화하는 과정에서 간단한 화학처리공정을 통해 높은 출력효율을 제공함을 목적으로 한다.

상기한 목적을 달성하기 위한 본 발명은 전극 형성 공정을 마친 웨이퍼를 상기 윈도우층 이하의 깊이까지 절단하는 공정과; 윈도우층의 식각 선택도가 다른 식각용액을 사용하여 발광층과 윈도우층 사이의 윈도우층을 습식 식각하여 버즈빅 형상을 가진 홈을 형성하는 공정을 포함하여 이루어진다.

도1a 는 종래기술에 따른 플래너 형태의 반도체발광소자의 단면도

도1b 는 종래기술에 따른 역피라미드 형태의 반도체발광소자의 단면도

도2 는 본 발명에 따른 버즈빅이 형성된 반도체발광소자의 단면도

도3 은 윈도우층 두께에 따른 Al의 조성을 나타낸 그래프

도4 는 본 발명에 따른 반도체발광소자의 출력효율측정 그래프

*도면의 주요부분에 대한 부호의 설명*

10. n형 GaAs 기판 12. n형 GaAs 클래이드층

14. p형 GaAs 활성층 16. p-n 발광층

18. p형 Al_xGa_1-xAs 윈도우층 20. p형 전극

22. n형 전극 24. 버즈빅

본 발명은 전극 형성 공정을 마친 에피텍셜 웨이퍼를 상기 윈도우층 이하의 깊이까지 절단하는 공정과 윈도우층의 식각 선택도가 다른 식각용액을 사용하여 윈도우층의 하단측면을 습식 식각하여 버즈빅 형상을 가진 홈을 형성하는 공정을 포함하여 이루어지는 반도체 발광소자 제조방법에 관한 것이다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예로 상세히 설명한다.

도2는 본 발명에 따른 반도체 발광소자의 단면도이다.

반도체기판상에 p-n 발광층, 윈도우층을 포함하여 구성된 반도체발광소자에 있어서, 발광층과 상기 윈도우층사이에 버즈빅형태의 홈을 포함하여 이루어진다.

상기 반도체기판은 N형의 GaAs 기판이고, 상기 발광층은 반도체기판상에 형성된 N형 GaAs 층과 P형 GaAs 층을 포함하고, 윈도우층은 Al_xGa_1-xAs로 형성된다.

상기 구조를 갖는 본 발명의 반도체 발광소자의 제조방법을 상세히 설명한다.

n형의 GaAs로 이루어진 반도체기판(10)상에 n형 GaAs로 클래드층(Cladding layer)(12), p형 GaAs로 된 활성층(14), p형 Al_xGa_1-xAs_x로 된 윈도우층(window layer)(18)이 순차적으로 에피택셜 성장되고, 반도체기판 및 윈도우층상에 도전층을 형성하여 패터닝하여 전극을 각각 형성한다.

발광층(16)은 n형 GaAs의 클래드층(12)과 p형 GaAs의 활성층(14)이 p-n접합을 이루어 발광이 일어나는 층이다. 또한, 발광층(16)에서 발생된 광은 윈도우층(18)을 통과하여 화합물 반도체 외부로 발산된다.

다음으로 에피텍셜 웨이퍼를 만들고자 하는 화합물반도체를 소자규격에 맞도록 절단한다. 이때, 윈도우층(18)보다 깊게 절단하되 각각의 소자들로 분리 되지 않도록 하여 윈도우층(18)의 하단측면이 노출되도록 한다.

절단된 에피텍셜 웨이퍼를 희석된 HF (Hydrofluoric acid)를 사용하여 식각하여 버즈빅(24)을 형성한다. HF고유의 특성에 의해 Al이 들어간 윈도우층만 식각이 되고 다른층은 식각이 되지 않는다. 이때, 윈도우층의 식각량은 HF의 농도와 에칭시간에 따라 달라지게 된다. 에칭시간에 따라 식각량의 차이가 있으므로 HF의 농도가 같다면 에칭시간을 달리하여 버즈빅의 크기를 조절할수 있다. 버즈빅의 크기는 크면 클수록 전류밀도가 증가하여 출력을 향상시키나 윈도우층(18)을 과다 에칭하면 p-n경계 지점 자체가 에칭되어 윈도우층(18)이 떨어져 나가는 현상이 발생한다.

도3의 윈도우층(18)의 두께에 따른 Al의 조성그래프에서와 같이 LPE방식에 의하여 윈도우층을 포함하는 화합물 반도체가 제조될 때 자연적으로 나타나는 물리적 현상을 이용하여 버즈빅(24)을 형성한 것이다. 따라서, 활성층(14)과 가까울수록 Al의비율이 높고 활성층(14)과 멀어질수록 Al의 비율이 낮아지므로 Al을 선택적으로 식각하는 HF에 의해 활성층(14)과 가까운 고농도 부분이 활성층(14)과 먼 부분의 저농도부분보다 빨리 식각이 일어나는 식각속도차에 의해 홈이 버즈빅(24)형태로 형성된다.

그런다음 버즈빅(24)이 형성된 에피텍셜 웨이퍼의 표면에 정전기가 생성되지 않도록 초순수용액(Deionizes Water)으로 세척한 후, IPA(isopropyl alcohol)에 넣어 남아있는 물기를 제거하여 반도체발광소자를 완성한다.

버즈빅(24)이 형성되어 기존의 플래너 형태에 따른 윈도우층(18)을 통해 발산되는 출력은 윈도우층(18)의 부분적 식각에 의한 면적 감소로 인해 단위면적당 흐르는 전류량의 증가에 비례하여 증가한다. 본 발명에 따른 출력이 플래너 형태에 비해 1-10%정도 증가한 것을 도4의 본 발명에 따른 반도체발광소자의 출력효율측정 그래프에서 확인할 수 있다.

반도체기판에 형성된 각층의 두께는 소자의 기능, 기계적 강도 등을 고려하여 적절하게 선택할 수 있다. 본 발명에서 반도체발광소자는 적어도 1개의 p-n접합을 갖는 것이며, 동일한 조성의 반도체층에 의한 n층과 p층을 적층하는 균질 구조의 반도체층이라도 좋으며, 다른 조성의 반도체층에 의한 n 층과 p 층을 2층 이상 적층하는 싱글 헤테로구조 또는 더블 헤테로구조로 할수도 있으며, 또한 에피텍셜층을 형성할 때 중간층 또는 버퍼층을 더 형성할수도 있다.

그러나 에피텍셜층을 형성할 때 사용된 반도체의 성분에 따라서 에칭용액을 선택하여 사용하여야 한다. 본 발명은 Al에만 선택적으로 식각되는 HF 에칭용액에 관한것이었지만 반도체발광소자의 구성층이 달라지면 에칭용액을 달리하여 윈도우층(18)만 선택적으로 식각되어 버즈빅을 형성하도록 한다.

화합물 반도체소자의 핵심은 윈도우층에서 발생되는 출력에 의해 소자의 성능이 좌우되며 윈도우층의 출력을 향상시키기 위해 윈도우층 가장자리를 부분적으로 식각하여 전류밀도를 증가시킴으로써 출력효율이 개선된다.

Al_xGa_1-xAs층이 윈도우층으로 들어간 에피텍셜 웨이퍼를 선택적으로 식각함으로써 에피텍셜 웨이퍼를 제조하는 공정을 변경하지 않고도 기존의 방식보다 출력효율이 높고 신뢰성이 우수한 반도체발광소자를 제작할 수 있다. 또한 선택적 식각기술을 사용하기 때문에 포토리소그래피와 같은 별도의 공정이 필요하지 않으므로 공정시간을 줄이며 제작단가를 낮추어 생산성을 향상시킬 수 있다.

Claims (5)

1. 반도체기판상에 p-n 접합층을 형성하고 반도체 기판 및 윈도우층상에 도전전극을 형성하는 공정까지 완료한 웨이퍼를 개별소자로 분리하기 위해 윈도우층 이하의 깊이까지 절단하는 공정과;

   윈도우층의 하단측면을 습식식각하여 버즈빅 형상을 가진 홈을 형성하는 공정을 포함하여 이루어지는 것을 특징으로하는 반도체 발광소자 제조방법.
2. 청구항 1에 있어서,

   상기 반도체기판으로는 n형의 GaAs 기판을 사용하여 반도체기판위에 n형 GaAs 층과 p형 GaAs층을 형성하여 p-n접합 발광층을 형성하고, 상기 발광층상에 Al_xGa_1-xAs로 윈도우층을 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법
3. 청구항 1에 있어서,

   상기 윈도우층을 식각할 때, 식각 용액으로는 HF 용액을 사용하는 것을 특징으로하는 반도체 발광소자 제조방법
4. 반도체 기판상에 p-n 발광층, 윈도우층을 포함하여 구성된 반도체발광소자에 있어서,

   상기 발광층과 상기 윈도우층 사이에 버즈빅형태의 홈이 형성된 것을 특징으로 하는 반도체 발광소자
5. 청구항 4에 있어서,

   상기 반도체기판은 n형의 GaAs 기판이고, 상기 발광층은 반도체기판상에 형성된 n형 GaAs 층과 p형 GaAs 층을 포함하고, 윈도우층은 Al_xGa_1-xAs로 형성된 것을 특징으로하는 반도체 발광소자