KR100402548B1 - 박막반도체장치의제조방법 - Google Patents

박막반도체장치의제조방법 Download PDF

Info

Publication number
KR100402548B1
KR100402548B1 KR1019960002664A KR19960002664A KR100402548B1 KR 100402548 B1 KR100402548 B1 KR 100402548B1 KR 1019960002664 A KR1019960002664 A KR 1019960002664A KR 19960002664 A KR19960002664 A KR 19960002664A KR 100402548 B1 KR100402548 B1 KR 100402548B1
Authority
KR
South Korea
Prior art keywords
thin film
cross
semiconductor thin
energy beam
intensity distribution
Prior art date
Application number
KR1019960002664A
Other languages
English (en)
Other versions
KR960032774A (ko
Inventor
마사후미 구니이
야스히로 가나야
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR960032774A publication Critical patent/KR960032774A/ko
Priority to KR1020030059922A priority Critical patent/KR100411334B1/ko
Application granted granted Critical
Publication of KR100402548B1 publication Critical patent/KR100402548B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막반도체장치의 제조방법은 절연기판상에 반도체박막을 성막하고, 입경의 불균일이 최소로 되는 원하는 입경의 결정을 얻기 위하여, 빔단면강도분포를 제어하면서 소정의 빔단면형상을 가지는 에너지빔을 반도체박막에 조사(照射)하여 반도체박막을 결정화하고, 결정화된 반도체박막을 활성층으로 하여 박막트랜지스터를 집적형성한다. 바람직하게는, 박막트랜지스터는 표시장치의 일부이고, 그러므로 각 박막트랜지스터에 접속된 화소전극을 형성하고, 트랜지스터와 화소전극을 가지는 기판을 전극을 가지는 제2의 절연기판에 사이에 공간을 두어 접합하면, 그 공간을 전기광학재료로 충전하는 공정을 포함한다. 하나의 양태의 강도제어공정은 단면강도분포의 최대치가 다결정반도체박막의 입경의 급격한 불균일을 초래하는 특정의 스레시홀드치를 초과하지 않도록 제어하고 있다. 변형예에 있어서, 단면강도분포의 최대치와 최소치의 차가 단면강도분포의 평균치의 1/10 이하로 되도록 제어한다.

Description

박막반도체장치의 제조방법
본 발명은 박막반도체장치의 제조방법에 관한 것이다. 보다 상세하게는, 에너지빔의 조사에 의하여 반도체박막을 결정화하는 기술에 관한 것이다. 이 박막반도체장치는, 예를 들면 액티브매트리스형 표시장치의 구동기판에 사용된다.
고해상도 디스플레이로서, 스위칭소자에 다결정실리콘 박막트랜지스터를 사용한 대형이고 고정세(高精細)의 액티브매트릭스어드레스형의 액정표시장치가 유망시되고 있다. 다결정실리콘 박막트랜지스터를 사용하여 대형 고정세의 액정표시장치를 양산하기 위하여는, 저가격의 유리기판을 채용할 수 있는 저온프로세스의 확립이 필수이다. 저온프로세스의 수법으로서 종래부터 크게 기대되어 온 것은 레이저빔을 비정질실리콘 등의 반도체박막에 조사하여, 저융점 유리기판상에 고품질의 다결정실리콘을 형성하는 기술이다.
비정질실리콘 등의 반도체박막에 레이저빔을 조사하면, 유리기판표면의 반도체박막만이 가열되어 일단 용융화되는 한편, 유리기판 자체의 온도는 융점 이상으로 상승하는 일은 없다. 용융된 비정질실리콘은 냉각과정에서 결정화하여 다결정실리콘으로 전환된다. 다결정실리콘은 비정질실리콘에 비하여 이동도가 높고 고성능의 박막트랜지스터를 형성할 수 있다.
레이저빔의 조사방법에는 원숏방식과 스캐닝방식의 2종류가 알려져 있다. 원숏방식은 비교적 대면적의 단면형상을 가지는 레이저빔을 원숏으로 조사하여, 원칩분의 반도체박막을 한번에 결정화하는 것이다. 그러나, 원숏방식에서는 비교적 대면적의 조사 영역 전체에 걸쳐서 레이저빔의 단면강도분포를 균일하게 제어하는 것은 곤란하고, 얻어진 다결정실리콘입경에 상당한 불균일이 생겨서, 개개의 박막트랜지스터의 전기특성이 대폭으로 변동한다는 문제가 있다. 한편, 스캐닝방식에서는 비교적 작은 단면형상을 가지는 레이저빔을 2차원적으로 주사하여, 원칩분의 반도체박막의 결정화를 행하는 것이다. 빔단면형상이 작으므로, 단면강도분포를 균일하게 제어하는 것은 비교적 용이하지만 2차원적 주사를 행하므로 결정화프로세스의 스루풋(throughput)이 낮다는 문제가 있다.
이에 대하여, 장척형(長尺形)의 빔단면형상을 가지는 레이저빔을 사용하여 1차원적 주사를 행하는 조사방법이 주목되고 있다. 2차원적 주사에 비하면 1차원적 주사는 그만큼 스캐닝시간을 단축할 수 있으므로, 제조프로세스의 스루풋향상에 효과가 있다. 장척형의 단면형상을 가지는 레이저빔 (이하, 라인빔이라고 함)을 사용하여 비정질실리콘을 결정화할 때, 라인빔의 길이방향에 직교하는 방향에 따라서 조사영역을 중첩하는, 이른바 오버랩조사를 행하는 것이 일반적이다. 오버랩을 하지 않을 경우, 빔조사영역 내부에서의 에너지강도 불균일 때문에, 얻어진 다결정실리콘의 결정입경이 불균일하여, 균일성의 면에서 떨어진다. 이것을 피하기 위하여, 통상은 라인빔을 오버랩시켜서, 반도체박막표면에 차례로 펄스조사하여 다결정실리콘의 결정성을 균일하게 하고 있다. 그러나, 이 방법으로도 다결정실리콘의 입경불균일을 실용레벨로 억제하는 것은 곤란하고, 라인빔과 평행으로 결정입경이 불연속으로 되는 줄무늬의 경계가 나타난다는 과제가 있었다.
본 발명은 전술한 종래의 과제를 해결하는 것이며, 그 목적은 라인형의 레이저빔등의 에너지빔으로 비정질실리콘 등의 반도체박막을 어닐할 때, 얻어진 다결정실리콘의 입경이 불균일하지 않고, 균일한 결정이 얻어지는 에너지빔조사방법을 제공하는 것에 있다. 이러한 목적을 달성하기 위하여 다음의 수단을 강구하였다. 즉, 본 발명에 의하면, 박막반도체장치는 기본적으로 다음의 공정에 의하여 제조된다. 먼저, 성막공정을 행하여 절연기판상에 실리콘반도체박막을 성막한다. 다음에, 조사공정을 행하여 소정의 빔단면형상을 가지는 에너지빔을 조사하여 이 반도체박막을 다결정반도체박막으로 결정화, 전환 또는 변환한다. 최후에, 가공공정을 행하여 이 다결정반도체박막을 활성층으로 하여 박막트랜지스터를 집적형성한다. 특징사항으로서, 상기 조사공정에서는 최대치와 최소치의 사이에서 불규칙으로 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 이 반도체박막을 조사할 때, 이 단면강도분포의 최대치가 다결정반도체박막의 입경의 급격한 불균일을 초래하는 특정의 스레시홀드치를 초과하지 않도록 제어한다. 바람직하게는, 상기 조사공정에서는 장척형의 빔단면형상을 가지는 에너지빔을 조사한다.
본 발명의 다른 측면에 의하면, 상기 조사공정에서는, 최대치와 최소치의 사이에서 불규칙으로 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 이 반도체박막을 조사할 때, 단면강도분포의 최대치와 최소치의 차가 단면강도분포의 평균치의 1/10 이하로 되도록 제어한다. 바람직하게는, 상기 조사공정에서는 장척형의 빔단면형상을 가지는 에너지빔을 조사한다. 이 때, 광학개구를 가지는 또는 슬릿을 가지는 고체물질인 마스크를 통하여 이 에너지빔을 조사함으로써, 빔단면형상의 주변부를 차단하여, 실효적 단면강도분포를 균일화해도 된다. 이와 같이 하여 제조된 박막반도체장치는, 특히 액티브매트리스형 표시장치의 구동기판에 적합하다.
에너지빔으로서 예를 들면 레이저빔을 사용한 경우, 그 단면강도분포는 항상 균일하게 되어 있는 것은 아니다. 레이저광학계의 왜곡이나 레이저발진관의 불안정요인 등에 의하여, 에너지강도는 시간적 및 공간적으로 변동하고 있다. 따라서, 전혀 빔단면 강도분포의 제어를 행하지 않고 레이저빔을 조사하면, 다결정실리콘의 입경에 시간적 또는 공간적 불균일이 생긴다. 한편, 에너지강도와 결정입경의 사이에는 상관이 인정되고, 에너지강도가 낮은 범위에서는 결정입경이 비교적 작고, 불균일도 적다. 에너지강도가 높아지면 결정입경이 커지는 대신에, 입경불균일도 증대하는 경향이 있다. 특히, 결정화된 반도체박막의 입경의 급격한 불균일을 초래하는 에너지강도의 스레시홀드치가 인정된다. 그래서, 본 발명의 제1 측면에서는, 에너지빔의 단면강도분포의 최대치가 이 스레시홀드치를 초과하지 않도록 제어하여 결정화를 실시한다. 이 결과, 결정입경은 비교적 작지만, 균일한 입경분포를 가지는 다결정실리콘 등의 반도체박막이 얻어진다.
박막트랜지스터에 요구되는 전기특성의 내용에 따라서는, 결정입경을 크게 하지 않을 수 없는 경우가 있다. 이 경우에는, 레이저빔의 에너지강도를 크게 하여 조사처리를 행한다. 이 결과, 필연적으로 결정입경의 불균일이 커진다. 그래서, 본 발명의 제 2 측면에서는, 에너지강도의 최대치와 최소치의 차가 단면강도분포의 평균치의 1/10 이하로 되도록 제어하여 에너지빔의 조사를 행하도록 하고 있다. 그리고, 에너지강도가 클수록 단순히 결정입경이 커지는 것은 아니고, 평균적으로 보아 최대입경이 얻어지는 에너지강도의 값 (이하, "피크치"라고 함)이 존재하고 있다. 이 피크치를 초과하여 에너지강도를 높게 하면 역으로 결정입경의 평균치는 작아지고, 또한 불균일은 극단으로 현저하게 된다. 따라서, 결정입경의 평균치가 크고 또한 불균일 (분산)이 작은 다결정실리콘을 얻기 위하여는, 전술한 피크치를 중심으로 하여 ±5% 이내의 폭으로 에너지단면강도분포의 불균일을 제어하면서 조사처리를 행하는 것이 바람직하다.
다음에, 도면을 참조하여 본 발명의 적합한 실시예를 상세히 설명한다. 제1도에 나타낸 바와 같이, 본 발명의 원리는 기판(1)상에 결정입경이 균일한 다결정구조를 가지는 반도체박막(2)을 형성하는데 특히 유용하다. 제1도에 나타낸 바와 같이, 박막반도체장치는 기본적으로 다음의 공정에 따라서 제조된다. 먼저, 성막공정을 행하여 유리등으로 이루어지는 투명한 절연기판(1)상에 비정질실리콘 등으로 이루어지는 반도체박막(2)을 CVD (chemical vapor deposition)법 등에 의하여 성막한다. 다음에 조사공정을 행하고, 소정의 빔단면형상을 가지는 에너지빔을 반도체박막(2)에 조사하여, 비정질실리콘을 다결정실리콘으로 전환한다. 즉, 반도체박막(2)의 결정화를 도모한다. 본 예에서는, 에너지빔으로서 장척형의 단면형상을 가지는 레이저빔 (라인빔)(3)을 사용하고 있다. 단 본 발명은 라인빔의 사용에 한하는 것은 아니고, 사각형빔, 정방형빔, 원형빔을 사용한 스캐닝방식에도 적용가능하다. 또는, 50㎜각 이상의 대면적을 대상으로 한 원숏조사방식에 대하여도 유효하다. 본 예에서는, 라인빔(3)을 사용하고 있으며, 그 조사영역(4)은 장척형의 빔단면형상에 대응하여 길다란 형상으로 되어 있다. 본 예에서는, 이 조사영역(4)을 길이방향과는 직각으로 1차원 주사하여 소정 면적의 반도체박막(2)의 결정화를 도모하고 있다. 그 후 가공공정을 행하여, 결정화된 또는다결정반도체박막(2)을 활성층으로 하여 박막트랜지스터를 집적형성한다. 이로써, 박막반도체장치가 완성된다.
라인빔(3)은 제1도에 도시한 라인빔광학계를 사용하여 생성되고 또한 1차원적으로 주사된다. 이 라인빔광학계는 레이저발진관(10), 아테뉴에이터(11), 미러(12), 빔호모지나이저(13), 실린드리컬렌즈(14) 등으로 구성되어 있다. 레이저발진관(10)은 엑시머레이저유니트 등으로 이루어지고, 스폿빔(15)을 펄스형으로 방사(放射)한다. 아테뉴에이터(11)는 스폿빔(15)을 감쇠시키고, 조사에너지강도를 조절한다. 아테뉴에이터(11)로부터 출사(出射)한 스폿빔(15)은 미러 (12)에 의하여 반사되어 빔호모지나이저(13)에 입사(入射)한다. 이것은 스폿빔의 단면강도분포를 공간적으로 균일화시키는 광학소자이다. 빔호모지나이저(13)로부터 출사한 스폿빔은 실린드리컬렌즈(14)에 의하여 라인빔(3)으로 변환된다. 미러(12), 빔호모지나이저(13), 실린드리컬렌즈(14)는 일체로 되어 1차원적으로 주사되어, 라인빔(3)의 조사영역(4)이 화살표(16)의 방향에 따라서 스텝형으로 스캐닝된다. 이 때, 조사영역(4)은 부분적으로 오버랩하면서 1차원적으로 주사된다.
라인빔(3)의 에너지강도분포는 전체 조사영역(4)에 걸쳐서 항상 균일하게 되어 있는 것은 아니고, 라인빔광학계의 왜곡이나 레이저발진관(10)의 불안정 요인에 따라서, 에너지강도가 시간적 및 공간적으로 변동하고 있다. 따라서, 이대로 라인빔(3)을 조사하면 반도체박막(2)의 결정입경에 불균일이 생긴다. 그래서, 본 발명에서는 에너지강도분포를 제어하여 결정입경의 균일화를 도모하고 있다. 먼저 제1의 방책으로는, 최대치 Emax와 최소치 Emin의 사이에서 불규칙으로 변동하는 단면강도분포를 가지는 에너지빔 (예를 들면 라인빔(3))을 사용하여 반도체박막(2)을 조사할 때, 단면강도분포의 최대치 Emax가 결정화된 반도체박막(2)의 입경의 급격한 불균일을 초래하는 특정의 스레시홀드치 Eth를 초과하지 않도록 제어한다. 다음에 제2의 방책으로는, 최대치 Emax와 최소치 Emin의 차가 단면강도분포의 평균치 Eav의 1/10 이하로 되도록 제어한다.
다음에, 제2도를 참조하여 전술한 2종류의 방책의 기술적 근거를 설명한다. 제2도는 에너지빔의 조사에너지강도 (mJ/㎠)와 결정화한 반도체박막에 포함되는 다결정실리콘의 입경(㎚)과의 관계를 나타낸 실측데이터이다. 제2도에 나타낸 데이터를 얻는데 있어서, 먼저 유리 등으로 이루어지는 절연기판의 위에 LPCVD (low-pressure chemical vapor deposition)법에 의하여 550℃의 성막온도로 비정질실리콘을 성막하였다. 그 막 두께는 55㎚로 설정하였다. 이 비정질실리콘으로 이루어지는 반도체박막에 라인빔을 1차원적으로 주사하여 조사하여 다결정실리콘으로 전환하였다. 실리콘막을 구성하는 결정입경은 전자현미경으로 관찰한 시야내의 평균치로서 측정하고, 제2도의 그래프에 나타내고 있다. 라인빔은 장변이 500㎜이고 단변이 0.4㎜의 장척형 단면형상을 가지고, 빔의 길이방향에 대하여 90%의 오버랩을 하면서 스텝형으로 스캐닝하였다. 그리고, 그래프에 표시한 에러바는 시야내에 포함되는 결정의 입경의 최대치와 최소치를 나타낸다. 환언하면, 이 에러바는 결정입경의 불균일, 분산 또는 변동의 정도를 나타내고 있다.
제2도의 그래프로부터 명백한 바와 같이, 에너지강도가 비교적 낮은 범위에서는, 입경의 평균치는 100㎚ 이하로 작고, 또한 결정입경의 불균일 또는 분산도적다. 에너지강도가 특정의 스레시홀드치 Eth를 초과하면 결정입경은 급격하게 증대하는 동시에, 그 불균일도 급격하게 커진다. 그리고, 피크에너지치 Eg에서, 평균적으로 본 최대입경이 얻어진다. 또한, 피크치 Eg로부터 5% 이상 에너지강도가 증대하면, 평균결정입경은 다시 급격하게 작아진다. 단, 입경의 분산 또는 불균일은 오히려 확대되는 경향에 있다. 이것을 에너지강도가 과대하게 되면 결정성장의 핵의 발생밀도가 커지므로, 결정립의 성장이 많이 발생하고, 상호 간섭 또는 억제하므로 미세한 결정립으로부터 거대한 결정립까지 다양한 사이즈의 결정이 생성되기 때문이라고 생각된다.
제2도의 그래프에 나타낸 바와 같이, 결정입경은 에너지강도에 크게 의존하고 있다. 따라서, 라인빔의 단면강도분포가 불균일하면, 조사영역내에 있어서, 대입경결정과 소입경결정이 혼재하게 된다. 조사영역내에서 비교적 에너지강도가 높은 부분은 결정입경이 커지고, 비교적 에너지강도가 낮은 부분은 미결정(徵結晶)상태로 된다. 그러므로, 대입경결정영역과 미결정영역과의 사이에서 명확하게 결정입경의 불연속선이 나타난다. 또한, 제2도로부터 이해되는 바와 같이 가령 단면강도분포가 균일해도, 피크치 Eg로부터 5% 이상 높은 에너지강도로 라인빔을 조사하면, 대입경의 다결정실리콘이 얻어지는 부위와 미결정실리콘이 얻어지는 부위가 혼재하여 나타나고, 결정입경의 불균일이 매우 커진다. 이에 대하여, 피크치 Eg로부터 5% 이상 낮은 에너지강도로 조사한 경우, 입경의 불균일은 작아 거의 균일한 결정립이 얻어진다. 에너지강도가 Eth시의 결정입경은 반도체박막의 막두께에 의존하고, 비정질실리콘의 경우 막두께가 30㎚시, 평균입경 50㎚가 얻어진다, 또, 제2도에 사용한 것과 같이 막두께가 55㎚시, 평균입경 100㎚가 얻어진다. 또한, 결정입경은 에너지강도가 낮아짐에 따라서 작아진다. 따라서, 라인빔조사로, 결정입경이 가장 균일한 다결정실리콘을 얻는 하나의 방법은 최대입경의 다결정실리콘이 얻어지는 피크치 Eg보다 5%만큼 약한, 스레시홀드치 Eth 이하의 에너지강도로 조사하는 것이다. 즉, 스레시홀드는 Eth= 0.95Eg로 정의된다.
또, 라인빔조사로, 200㎚ 이상의 대입경이고 또한 비교적 입경이 균일한 다결정실리콘을 얻는 방법은 이상의 논의에서 명백한 바와 같이, 라인빔의 에너지단면강도분포를 Eg±5% 이내로 제어하는 것이다. 즉, 제2도의 그래프에 있어서 대입경의 다결정실리콘이 얻어지는 에너지분포곡선내에, 빔조사영역내의 에너지가 들어 있는 것이 필요하다. 환언하면, 에너지단면강도분포의 최대치 Emax, 최소치 Emin, 평균치 Eav의 사이에, 관계식 (Emax-Emin)/Eav≤0.1이 성립하는 것이 필요하게 된다. 여기서, 평균치 Eav는 다음의 관계식으로 정의된다.
여기서, E(s)는 빔단면 (에너지빔조사영역)의 미소면적에 있어서의 에너지강도를 나타내고, S는 빔조사영역의 전면적이다. 또, 당연히 Eav는 대략 Eg와 동등한 것이 바람직하다.
(Emax-Emin)/Eav≤0.1의 조건을 만족시키기 위하여는, 레이저빔의 단면강도분포의 불균일 (분산)을 가능한 한 억제하는 것이 필요하게 된다. 그런데 전술한 라인빔광학계에서는, 그 왜곡 등의 문제로, 라인빔의 에지부에서 에너지강도가 10%이상 떨어져버리는 일이 있다. 이 문제를 해결하기 위하여는, 슬릿을 가지는 다이어프램 등의 마스크를 사용하여 빔에지부를 차단하면 된다. 제3도에 슬릿을 가지는 다이어그램의 일예를 나타낸다. 도시한 바와 같이, 레이저빔(20)은 장척형의 빔단면형상을 가지고 있다. 단면에 따른 1차 단면강도분포는 도시와 같이 빔의 각 에지부에서 10% 이상 떨어져 버린다. 따라서, 본 예에서는 레이저빔(20)의 장변측 에지부를 다이어프램(21)의 슬릿(22)으로 차광한다. 그 결과, 변형된 레이저빔(20')의 2차 단면강도분포는 대략 균일한 것으로 된다. 본 발명의 방법을 이용하여, 300×450㎜ 각의 저융점 유리기판상에 매우 균일한 다결정실리콘으로 이루어지는 반도체박막을 형성할 수 있었다. 투과형 전자현미경(TEM)관찰에 있어서도 결정입경의 불연속선은 관찰되지 않았다.
이상 다이어프램(21)의 슬릿(22)에 관하여 설명했으나, 투광부분과 차광부분을 가지는 마스크를 투광영역에 의하여 형성된 개구를 사용하여 빔(20)의 일부(20')를 통과 시킬 수 있다.
최후에 제4도 및 제5도를 참조하여 본 발명에 관한 박막반도체장치의 제조방법의 구체예를 설명한다. 먼저 제4A도의 제1 공정에서, 유리 등으로 이루어지는 투명한 절연기판(50)의 위에 반도체박막(510)을 성막한다. 예를 들면, LPCVD법으로 비정질실리콘을 퇴적한다. 그리고, 본 발명에 따라서 레이저빔을 반도체박막(510)에 조사하여, 비정질실리콘을 다결정실리콘으로 전환한다. 즉, 레이저빔의 조사에 의하여 비정질실리콘은 일단 용융화된 후, 냉각과정에서 결정화하여 다결정실리콘으로 된다. 다음에 제4B도의 공정으로 진행하고, 결정화한 반도체박막(510)을 아일랜드(51)형으로 패터닝한다. 다시 그 위에 게이트절연막(52)을 성막한다. 제3 공정(제4C도)로 진행하여, 게이트절연막(52)의 위에 게이트전극 (61)을 패터닝형성한다. 제4D도의 제4 공정으로 진행하여, 게이트전극 (61)을 마스크로 하여 셀프얼라인멘트에 의하여 불순물을 이온주입하고, 반도체박막(510)중에 소스영역 (62) 및 드레인영역 (63)을 형성한다. 이로써, 톱게이트형의 박막트랜지스터(TFT)(64)가 형성된다.
이 후, 제5A도의 공정으로 진행하여, TFT를 PSG (phosphosilicate glass) 등으로 이루어지는 제1 층간절연막(53)에 의하여 피복한다. 다음에 제5B도의 공정에서, 제1 층간절연막(53)에 콘택트홀을 개구하여, TFT(64)의 소스영역(62)을 일부 노출시킨다. 그 후, 알루미늄 등의 금속재료를 스퍼터링 등에 의하여 성막하고, 소정의 형상으로 패터닝하여 배선전극(54)으로 가공한다. 다시 제5C도의 공정으로 진행하여, 배선전극(54)을 PSG 등으로 이루어지는 제2 층간절연막(55)으로 피복한다. 이어서, 제2 층간절연막(55) 및 제1 층간절연막(53)을 관통하여 제2 콘택트홀을 형성하여, TFT(64)의 드레인영역(63)의 일부를 노출시킨다. 이 후, ITO (indium tin oxide) 등으로 이루어지는 투명도전막을 성막하고, 소정의 형상으로 패터닝하여 화소전극(56)으로 가공한다. 이와 같이 하여, 액티브매트릭스형 표시장치의 구동기판에 적합한 박막반도체장치가 완성된다. 이 경우에는 제5D도에 나타낸 바와 같이, 실제로 박막반도체장치를 액티브매트릭스형 표시장치에 조립한다. 여기서는, 미리 대향전극(57)이 형성된 다른 쪽의 절연기판(58)을 한쪽의 절연기판(50)에 적절한 구조에 의하여 접합하고, 양자의 사이에 전기광학물질로서 예를 들면 액정(59)을주입한다. 그리고, 액정(59)을 교류구동할 경우, TFT(64)의 소스영역(62)과 드레인영역(63)은 교호로 그 역할이 교환된다.
이상 설명한 바와 같이, 본 발명에 의하면, 최대치와 최소치의 사이에서 불규칙으로 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 반도체박막을 조사할 때, 단면강도분포의 최대치가 다결정반도체박막의 입경의 급격한 불균일을 초래하는 특정의 스레시홀드치를 초과하지 않도록 제어한다. 또는, 최대치와 최소치의 차가 단면강도분포의 평균치의 1/10 이하로 되도록 제어한다. 이로써, 결정입경이 균일한 반도체박막을 저코스트의 유리기판상에 형성하는 것이 가능하게 되었다. 고정세 및 고해상도의 액티브매트릭스형 표시장치를 저코스트로 제공하는 것이 가능하게 되어, 본 발명의 효과는 매우 크다.
이 기술분야에서 숙련된 사람은 여러가지 변형예를 제시할 수 있지만, 본 기술의 범위내에서의 적절한 변형은 본 발명의 특허청구의 범위내에서 실시하고자 하는 것이라는 것을 이해할 수 있을 것이다.
제1도는 결정구조를 가지는 반도체막의 성막방법을 행하는 장치의 요부를 나타낸 설명도.
제2도는 두께 55㎚의 다결정재료막의 레이저빔의 에너지강도와 결정입경(結晶粒徑)과의 관계를 나타낸 그래프.
제3도는 레이저빔의 단면강도분포의 제어에 사용되는 다이어프램 또는 마스크를 나타낸 설명도.
제4A도∼제4D도는 박막반도체장치의 제조공정을 차례로 나타낸 단면도.
제5A도∼제5D도는 제4D도에 형성된 반도체장치를 박막반도체트랜스터를 가지는 표시장치에 형성하는 것을 차례로 나타낸 설명도.
※ 도면의 주요부분에 대한 부호의 설명
(1): 절연기판, (2): 반도체박막, (3): 레이저빔(라인빔), (4): 조사(照射)영역, (10): 레이저발진관, (11) 아테뉴에이터(attenuator), (12): 미러, (13): 빔호모지나이저(beam homogenizer), (14): 실린드리컬렌즈, (15): 스폿빔, (21): 다이어프램.

Claims (18)

  1. 절연기판 상에 반도체박막을 성막하는 단계, 소정의 빔단면 형상을 가지는 에너지빔을 조사(照射)하여 상기 반도체박막을 다결정 반도체박막으로 변환하는 단계, 및 상기 다결정반도체박막을 활성층으로 하여 박막트랜지스터를 집적 형성하는 단계를 포함하는 박막반도체장치의 제조방법으로서,
    상기 조사 단계는 최대치와 최소치 사이에서 불규칙하게 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 상기 반도체박막을 조사할 때, 상기 단면강도분포의 최대치가 상기 다결정반도체박막의 입경의 급격한 불균일을 초래하는 특정 스레시홀드치를 초과하지 않도록 제어하는
    박막반도체장치의 제조방법.
  2. 제1항에서,
    상기 에너지빔은 장척형(長尺形)의 빔단면형상을 가지는 박막반도체장치의 제조방법.
  3. 제1항에서,
    상기 에너지빔은 엑시머 레이저 빔인 박막반도체장치의 제조방법.
  4. 제1항에서,
    상기 절연기판 상에 반도체박막을 성막하는 단계는 CVD법으로 비정질실리콘 박막을 성막하는 박막반도체장치의 제조방법.
  5. 절연기판 상에 반도체박막을 성막하는 단계, 소정의 빔단면 형상을 가지는 에너지빔을 조사하여 상기 반도체박막을 다결정반도체박막으로 변환하는 단계, 및 상기 다결정반도체박막을 활성층으로 하여 박막트랜지스터를 집적 형성하는 단계를 포함하는 박막반도체장치의 제조방법으로서,
    상기 조사 단계는 최대치와 최소치 사이에서 불규칙하게 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 상기 반도체박막을 조사할 때, 상기 단면강도분포의 최대치와 최소치 차가 단면강도분포의 평균치의 1/10 이하로 되도록 제어하는 박막반도체장치의 제조방법.
  6. 제5항에서,
    상기 에너지빔은 장척형의 빔단면 형상을 가지는 박막반도체장치의 제조방법.
  7. 제5항에서,
    상기 빔단면 형상의 주변부를 차단하여, 실효적 단면강도분포를 균일화하는 변형된 빔을 생성하는 박막반도체장치의 제조방법.
  8. 제7항에서,
    상기 차단 단계는 에너지빔의 단면보다 작은 크기를 가지는 마스크의 광학개구를 통하여 에너지빔을 조사하여 상기 변형된 에너지빔을 형성하는 박막반도체장치의 제조방법.
  9. 제5항에서,
    상기 에너지빔은 엑시머 레이저 빔인 박막반도체장치의 제조방법.
  10. 제5항에서,
    상기 절연기판 상에 반도체박막을 성막하는 단계는 CVD법으로 비정질 박막을 성막하는 박막반도체장치의 제조방법.
  11. 제1 절연기판 상에 반도체박막을 성막하는 단계, 소정의 빔단면 형상을 가지는 에너지빔을 조사하여 상기 반도체박막을 다결정반도체박막으로 변환하는 단계, 상기 다결정반도체박막을 활성층으로 하여 박막트랜지스터를 집적 형성하는 단계, 상기 박막트랜지스터에 접속하여 화소전극을 형성하는 단계, 전극이 형성된 제2 절연기판을 공간을 두고 상기 제1 절연기판에 접합하는 단계, 및 상기 제1 및 제2 절연기판 사이에 전기광학물질을 주입하는 단계를 포함하는 표시장치의 제조방법으로서,
    상기 조사 단계는 최대치와 최소치 사이에서 불규칙하게 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 상기 반도체박막을 조사할 때, 상기 단면강도분포의 최대치가 상기 다결정반도체박막의 입경의 급격한 불균일을 초래하는 특정 스레시홀드치를 초과하지 않도록 제어하는 표시장치의 제조방법.
  12. 제11항에서,
    상기 에너지빔은 장척형의 빔단면 형상을 가지는 표시장치의 제조방법.
  13. 제1 절연기판 상에 반도체박막을 성막하는 단계, 소정의 빔단면 형상을 가지는 에너지빔을 조사하여 상기 반도체박막을 다결정반도체박막으로 변환하는 단계, 상기 다결정반도체박막을 활성층으로 하여 박막트랜지스터를 집적 형성하는 단계, 상기 박막트랜지스터에 접속하여 화소전극을 형성하는 단계, 전극이 형성된 제2 절연기판을 공간을 두고 상기 제1 절연기판에 접합하는 단계, 및 상기 제1 및 제2 절연기판 사이에 전기광학물질을 주입하는 단계를 포함하는 표시장치의 제조방법으로서,
    상기 조사 단계는 최대치와 최소치 사이에서 불규칙하게 변동하는 단면강도분포를 가지는 에너지빔을 사용하여 상기 반도체박막을 조사할 때, 단면강도분포의 최대치와 최소치의 차가 단면강도분포의 평균치의 1/10 이하로 되도록 제어하는 표시장치의 제조방법.
  14. 제13항에서,
    상기 에너지빔은 장척형의 빔단면 형상을 가지는 표시장치의 제조방법.
  15. 제13항에서,
    상기 에너지빔은 엑시머 레이저 빔인 표시장치의 제조방법.
  16. 제13항에서,
    상기 조사 단계는 빔단면형상의 주변부를 차단하여, 실효적 단면강도분포를 균일화하는 변형된 빔을 생성하는 표시장치의 제조방법.
  17. 제16항에서,
    상기 차단 단계는 변형된 빔의 단면에 대응하는 크기의 광학 개구를 가지는 마스크를 통하여 에너지빔을 통과시키는 표시장치의 제조방법.
  18. 제17항에서,
    상기 광학 개구는 장척형의 빔단면 형상을 가지는 슬릿인 표시장치의 제조방법.
KR1019960002664A 1995-02-07 1996-02-05 박막반도체장치의제조방법 KR100402548B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030059922A KR100411334B1 (ko) 1995-02-07 2003-08-28 박막 반도체장치의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP95-43575 1995-02-07
JP1995-43575 1995-02-07
JP04357595A JP3477888B2 (ja) 1995-02-07 1995-02-07 薄膜半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020030059922A Division KR100411334B1 (ko) 1995-02-07 2003-08-28 박막 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR960032774A KR960032774A (ko) 1996-09-17
KR100402548B1 true KR100402548B1 (ko) 2004-04-29

Family

ID=12667562

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960002664A KR100402548B1 (ko) 1995-02-07 1996-02-05 박막반도체장치의제조방법
KR1020030059922A KR100411334B1 (ko) 1995-02-07 2003-08-28 박막 반도체장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020030059922A KR100411334B1 (ko) 1995-02-07 2003-08-28 박막 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JP3477888B2 (ko)
KR (2) KR100402548B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033278A (ja) * 2000-07-14 2002-01-31 Nec Corp 薄膜トランジスタ、半導体膜とその製造方法及びその評価方法
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US7078322B2 (en) 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
JP3934536B2 (ja) 2001-11-30 2007-06-20 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP3967259B2 (ja) * 2001-12-11 2007-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100916656B1 (ko) 2002-10-22 2009-09-08 삼성전자주식회사 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
JP2004193201A (ja) * 2002-12-09 2004-07-08 Semiconductor Energy Lab Co Ltd レーザー照射方法
JP4799825B2 (ja) * 2003-03-03 2011-10-26 株式会社半導体エネルギー研究所 レーザ照射方法
JP4942959B2 (ja) * 2004-07-30 2012-05-30 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法
JP5188718B2 (ja) * 2007-01-31 2013-04-24 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP5907530B2 (ja) * 2012-11-20 2016-04-26 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01260812A (ja) * 1988-04-12 1989-10-18 Hitachi Ltd 半導体装置の製造方法および装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01260812A (ja) * 1988-04-12 1989-10-18 Hitachi Ltd 半導体装置の製造方法および装置

Also Published As

Publication number Publication date
JPH08213629A (ja) 1996-08-20
KR960032774A (ko) 1996-09-17
JP3477888B2 (ja) 2003-12-10
KR100411334B1 (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
TWI435388B (zh) 薄膜之線性掃描連續橫向固化
US6274414B1 (en) Laser anneal method of a semiconductor layer
US6020224A (en) Method for making thin film transistor
US5960323A (en) Laser anneal method for a semiconductor device
US6054739A (en) Semiconductor device having channel refractive index in first and second directions
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US7655950B2 (en) Method of manufacturing an active matrix substrate and an image display device using the same
JPH09270393A (ja) レーザー光照射装置
US6160827A (en) Laser irradiating device and laser irradiating method
US6172820B1 (en) Laser irradiation device
US7326876B2 (en) Sequential lateral solidification device
KR100402548B1 (ko) 박막반도체장치의제조방법
US7470602B2 (en) Crystalline film and its manufacture method using laser
US6686978B2 (en) Method of forming an LCD with predominantly <100> polycrystalline silicon regions
KR20090042787A (ko) 아몰퍼스 실리콘의 결정화를 최적화하기 위한 시스템 및 방법
KR100531416B1 (ko) Ｓｌｓ 장비 및 이를 이용한 실리콘 결정화 방법
JP3025408B2 (ja) 半導体素子の製造方法
JP5385289B2 (ja) 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
KR20040035381A (ko) 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
US20090057764A1 (en) Thin film transistor and display apparatus
JP2000216088A (ja) 半導体薄膜形成方法及びレ―ザ照射装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
KR101411188B1 (ko) 레이저 어닐 방법
TW436639B (en) Laser beam producing device
KR20020057241A (ko) 폴리실리콘 박막 트랜지스터 액정표시소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 13

EXPY Expiration of term