JP3477888B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3477888B2 JP3477888B2 JP04357595A JP4357595A JP3477888B2 JP 3477888 B2 JP3477888 B2 JP 3477888B2 JP 04357595 A JP04357595 A JP 04357595A JP 4357595 A JP4357595 A JP 4357595A JP 3477888 B2 JP3477888 B2 JP 3477888B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- cross
- semiconductor thin
- forming
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 87
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000009826 distribution Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 18
- 230000001678 irradiating effect Effects 0.000 claims description 16
- 238000002425 crystallisation Methods 0.000 claims description 4
- 230000008025 crystallization Effects 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000000382 optic material Substances 0.000 claims 2
- 239000013078 crystal Substances 0.000 description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- 239000011521 glass Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
法に関する。より詳しくは、エネルギービームの照射に
より半導体薄膜を結晶化する技術に関する。この薄膜半
導体装置は、例えばアクティブマトリクス型表示装置の
駆動基板に用いられる。
ング素子に多結晶シリコン薄膜トランジスタを用いた大
型で高精細なアクティブマトリクス型の液晶表示装置が
有望視されている。多結晶シリコン薄膜トランジスタを
用いて大型高精細の液晶表示装置を量産する為には、低
価格のガラス基板を採用できる低温プロセスの確立が必
須である。低温プロセスの手法として従来から大きく期
待されてきたのは、レーザービームを非晶質シリコン等
の半導体薄膜に照射して、低融点ガラス基板上に高品質
の多結晶シリコンを形成する技術である。
ビームを照射すると、ガラス基板表面の半導体薄膜のみ
が加熱され一旦溶融化する一方、ガラス基板自体の温度
は融点以上に上昇する事はない。溶融した非晶質シリコ
ンは冷却過程で結晶化し多結晶シリコンに転換される。
多結晶シリコンは非晶質シリコンに比べ移動度が高く高
性能の薄膜トランジスタを形成できる。
方法にはワンショット方式とスキャニング方式が知られ
ている。ワンショット方式は比較的大面積の断面形状を
有するレーザービームをワンショットで照射し、ワンチ
ップ分の半導体薄膜を一度に結晶化するものである。し
かしながら、ワンショット方式では比較的大面積の照射
領域全体に渡ってレーザービームの断面強度分布を均一
に制御する事は困難であり、得られた多結晶シリコンの
粒径に相当なバラツキが生じ、個々の薄膜トランジスタ
の電気特性が大幅に変動するという問題がある。一方、
スキャニング方式では比較的小さな断面形状を有するレ
ーザービームを二次元的に走査して、ワンチップ分の半
導体薄膜の結晶化を行なうものである。ビーム断面形状
が小さい為、断面強度分布を均一に制御する事は比較的
容易であるが二次元的な走査を行なう為結晶化プロセス
のスループットが低いという問題がある。
するレーザービームを用いて一次元的な走査を行なう照
射方法が注目されている。二次元的な走査に比べると一
次元的な走査はそれだけスキャニング時間を短縮できる
ので、製造プロセスのスループット向上に効果がある。
長尺形の断面形状を有するレーザービーム(以下、ライ
ンビームという)を用いて非晶質シリコンを結晶化する
際、ラインビームの長手方向に直交する方向に沿って照
射領域を重ねる、所謂オーバーラップ照射を行なう事が
一般的である。オーバーラップをかけない場合、ビーム
照射領域内部でのエネルギー強度バラツキの為、得られ
た多結晶シリコンの結晶粒径がバラツキ、均一性の面で
劣る。これを避ける為、通常はラインビームをオーバー
ラップさせて、半導体薄膜表面に逐次パルス照射し多結
晶シリコンの結晶性を均一にしている。しかしながら、
この方法でも多結晶シリコンの粒径バラツキを実用レベ
ルで抑える事は困難であり、ラインビームと平行に結晶
粒径が不連続になる筋状の境界が現われるという課題が
あった。
技術の課題を解決するものであり、その目的はライン状
のレーザービーム等のエネルギービームで非晶質シリコ
ン等の半導体薄膜をアニールする際、得られた多結晶シ
リコンの粒径がばらつかず、均一な結晶が得られるエネ
ルギービーム照射方法を提供する事にある。かかる目的
を達成する為に以下の手段を講じた。即ち、本発明によ
れば薄膜半導体装置は基本的に以下の工程により製造さ
れる。先ず、成膜工程を行ない絶縁基板上に半導体薄膜
を成膜する。次に、照射工程を行ない所定のビーム断面
形状を有するエネルギービームを照射して該半導体薄膜
を結晶化する。最後に、加工工程を行ない該結晶化され
た半導体薄膜を活性層にして薄膜トランジスタを集積形
成する。特徴事項として、前記照射工程では、最大値と
最小値の間で不規則に変動する断面強度分布を有するエ
ネルギービームを用いて該半導体薄膜を照射する際、該
断面強度分布の最大値が、結晶化された半導体薄膜の粒
径の急激なバラツキをもたらす特定の閾値を超えない様
に制御する。好ましくは、前記照射工程では長尺形のビ
ーム断面形状を有するエネルギービームを照射する。
では、最大値と最小値の間で不規則に変動する断面強度
分布を有するエネルギービームを用いて該半導体薄膜を
照射する際、該最大値と最小値の差が断面強度分布の平
均値の1/10以下となる様に制御する。好ましくは、
前記照射工程では長尺形のビーム断面形状を有するエネ
ルギービームを照射する。この際、マスク又はスリット
を介して該エネルギービームを照射する事により、ビー
ム断面形状の周辺部を遮断し、実効的な断面強度分布を
均一化しても良い。この様にして製造された薄膜半導体
装置は、特にアクティブマトリクス型表示装置の駆動基
板に好適である。
を用いた場合、その断面強度分布は常に均一になってい
るわけではない。レーザー光学系の歪やレーザー発振管
の不安定要因等により、エネルギー強度は時間的及び空
間的に変動している。従って、何等ビーム断面強度分布
の制御を行なう事なくレーザービームを照射すると、多
結晶シリコンの粒径に時間的あるいは空間的なバラツキ
が生じる。一方、エネルギー強度と結晶粒径の間には相
関が認められ、エネルギー強度が低い範囲では結晶粒径
が比較的小さく、バラツキも少ない。エネルギー強度が
高くなると結晶粒径が大きくなる代わりに、粒径バラツ
キも増大する傾向にある。特に、結晶化された半導体薄
膜の粒径の急激なバラツキをもたらすエネルギー強度の
閾値が認められる。そこで、本発明の第1側面では、エ
ネルギービームの断面強度分布の最大値がこの閾値を超
えない様に制御して結晶化を実施する。この結果、結晶
粒径は比較的小さいものの、均一な粒径分布を有する多
結晶シリコン等の半導体薄膜が得られる。
内容によっては、結晶粒径を大きくせざるを得ない場合
がある。この場合には、レーザービームのエネルギー強
度を大きくして照射処理を行なう。この結果、必然的に
結晶粒径のバラツキが大きくなる。そこで、本発明の第
2側面では、エネルギー強度の最大値と最小値の差が断
面強度分布の平均値の1/10以下となる様に制御して
エネルギービームの照射を行なう様にしている。なお、
エネルギー強度が大きいほど単純に結晶粒径が大きくな
るものではなく、平均的に見て最大粒径が得られるエネ
ルギー強度の値(以下、ピーク値という)が存在してい
る。このピーク値を超えてエネルギー強度を高くすると
逆に結晶粒径の平均値は小さくなり、且つバラツキは極
端に顕著になる。従って、結晶粒径の平均値が大きく且
つバラツキ(分散)が小さな多結晶シリコンを得る為に
は、上述したピーク値を中心として±5%以内の幅でエ
ネルギー断面強度分布のバラツキを制御しながら照射処
理を行なう事が好ましい。
詳細に説明する。図1は本発明にかかる薄膜半導体装置
製造方法の要部を示す模式的な説明図である。本発明に
よれば、薄膜半導体装置は基本的に以下の工程に従って
製造される。先ず、成膜工程を行ないガラス等からなる
透明な絶縁基板1上に非晶質シリコン等からなる半導体
薄膜2をCVD法等により成膜する。次に照射工程を行
ない、所定のビーム断面形状を有するエネルギービーム
を半導体薄膜2に照射して、非晶質シリコンを多結晶シ
リコンに転換する。即ち、半導体薄膜2の結晶化を図
る。本例では、エネルギービームとして長尺形の断面形
状を有するレーザービーム(ラインビーム)3を用いて
いる。但し本発明はラインビームの使用に限られるもの
ではなく、矩形ビーム、正方形ビーム、円形ビームを用
いたスキャニング方式にも適用可能である。あるいは、
50mm角以上の大面積を対象としたワンショット照射方
式に対しても有効である。本例では、ラインビーム3を
用いており、その照射領域4は長尺形のビーム断面形状
に対応して長手形状となっている。本例では、この照射
領域4を長手方向とは直角に一次元走査して所定面積の
半導体薄膜2の結晶化を図っている。この後加工工程を
行ない、結晶化された半導体薄膜2を活性層として薄膜
トランジスタを集積形成する。これにより、薄膜半導体
装置が完成する。
学系を用いて生成され且つ一次元的に走査される。この
ラインビーム光学系はレーザー発振管10、アッテネー
ター11、ミラー12、ビームホモジナイザー13、シ
リンドリカルレンズ14等から構成されている。レーザ
ー発振管10はエキシマレーザーユニット等からなりス
ポットビーム15をパルス状に放射する。アッテネータ
ー11はスポットビーム15を減衰させ、照射エネルギ
ー強度を調節する。アッテネーター11から出射したス
ポットビーム15はミラー12により反射されビームホ
モジナイザー13に入射する。これは、スポットビーム
の断面強度分布を空間的に均一化させる光学素子であ
る。ビームホモジナイザー13から出射したスポットビ
ームはシリンドリカルレンズ14によりラインビーム3
に変換される。ミラー12、ビームホモジナイザー1
3、シリンドリカルレンズ14は一体となって一次元的
に走査され、ラインビーム3の照射領域4が矢示の方向
に沿ってステップ状にスキャニングされる。この際、照
射領域4は部分的にオーバーラップしながら一次元的に
走査される。
射領域4に渡って常に均一になっているわけではなく、
ラインビーム光学系の歪やレーザー発振管の不安定要因
により、エネルギー強度が時間的及び空間的に変動して
いる。従って、このままラインビーム3を照射すると半
導体薄膜2の結晶粒径にバラツキが生じる。そこで、本
発明ではエネルギー強度分布を制御して結晶粒径の均一
化を図っている。先ず第1の方策では、最大値Emax
と最小値Eminの間で不規則に変動する断面強度分布
を有するエネルギービーム(例えばラインビーム3)を
用いて半導体薄膜2を照射する際、断面強度分布の最大
値Emaxが、結晶化された半導体薄膜2の粒径の急激
なバラツキをもたらす特定の閾値Ethを超えない様に
制御する。次に第2の方策では、最大値Emaxと最小
値Eminの差が断面強度分布の平均値Eavの1/1
0以下となる様に制御する。
策の技術的な根拠を説明する。図2はエネルギービーム
の照射エネルギー強度(mJ/cm2 )と結晶化した半導体
薄膜に含まれる多結晶シリコンの粒径(nm)との関係を
示す実測データである。このデータを得るに当たって、
先ずガラス等からなる絶縁基板の上にLPCVD法によ
り550℃の成膜温度で非晶質シリコンを成膜した。そ
の膜厚は55nmに設定した。この非晶質シリコンからな
る半導体薄膜にラインビームを一次元的に走査して照射
し多結晶シリコンに転換した。その結晶粒径は透過型電
子顕微鏡で観察した視野内の平均値として測定し、図2
のグラフに示してある。ラインビームは長辺が150mm
で短辺が0.4mmの長尺形断面形状を有し、ビームの長
手方向に対して90%のオーバーラップをかけながらス
テップ状にスキャニングした。なお、グラフに表示した
エラーバーは視野内に含まれる結晶の粒径の最大値と最
小値を示す。換言すると、このエラーバーは結晶粒径の
バラツキ(分散)の程度を表わしている。
ー強度が比較的低い範囲では、粒径の平均値は100nm
以下と小さく、且つそのバラツキも少ない。エネルギー
強度が特定の閾値Ethを超えると結晶粒径は急激に増
大すると共に、そのバラツキも急激に大きくなる。そし
て、ピークエネルギー値Egで、平均的に見た最大粒径
が得られる。さらに、ピーク値Egから5%以上エネル
ギー強度が増大すると、平均結晶粒径は再び急激に小さ
くなる。但し、粒径のバラツキはむしろ拡大する傾向に
ある。これは、エネルギー強度が過大になると結晶成長
の核の発生密度が大きくなる為、結晶粒の成長が多発
し、相互に干渉もしくは抑制し合う為微細な結晶粒から
巨大な結晶粒まで様々なサイズの結晶が生成される為で
あると考えられる。
ルギー強度に大きく依存している。従って、ラインビー
ムの断面強度分布がばらつくと、照射領域内において、
大粒径結晶と小粒径結晶が混在する事になる。照射領域
内で比較的エネルギー強度の高い部分は結晶粒径が大と
なり、比較的エネルギー強度の低い部分は微結晶状態と
なる。この為、大粒径結晶領域と微結晶領域との間で明
確に結晶粒径の不連続線が現われる。さらに、図2から
理解される様に仮に断面強度分布が均一であっても、ピ
ーク値Egから5%以上高いエネルギー強度でラインビ
ームを照射すると、大粒径の多結晶シリコンが得られる
部位と微結晶シリコンが得られる部位が混在して現わ
れ、結晶粒径のバラツキが極めて大きくなる。これに対
し、ピーク値Egから5%以上低いエネルギー強度で照
射した場合、粒径のバラツキは小さく殆ど均一な結晶粒
が得られる。エネルギー強度がEthの時の結晶粒径は
半導体薄膜の膜厚に依存し、非晶質シリコンの場合膜厚
が30nmの時、平均粒径50nmが得られる。又、膜厚が
55nmの時、平均粒径100nmが得られる。さらに、結
晶粒径はエネルギー強度が低くなるにつれ小さくなる。
従って、ラインビーム照射で、結晶粒径の最も揃った多
結晶シリコンを得る1つの方法は、最大粒径の多結晶シ
リコンが得られるピーク値Egよりも5%だけ弱い、閾
値Eth以下で照射する事である。即ち、閾値はEth
=0.95Egで定義される。
大粒径で且つ比較的粒径の揃った多結晶シリコンを得る
方法は、以上の議論から明らかな様にラインビームのエ
ネルギー断面強度分布をEg±5%以内に制御する事で
ある。即ち、図2のグラフにおいて大粒径の多結晶シリ
コンが得られるエネルギー分布曲線内に、ビーム照射領
域内のエネルギーが納まっている事が必要である。換言
すれば、エネルギー断面強度分布の最大値Emax、最
小値Emin、平均値Eavの間に、関係式(Emax
−Emin)/Eav≦0.1が成立する事が必要にな
る。ここで平均値Eavは以下の関係式で定義される。
領域)の微小面積におけるエネルギー強度を示し、Sは
ビーム照射領域の全面積である。又、当然ながらEav
は略Egと等しい事が望ましい。
の条件を満たす為には、レーザービームの断面強度分布
のバラツキ(分散)を可能な限り抑える事が必要にな
る。ところが前述したラインビーム光学系では、その歪
等の問題で、ラインビームのエッジ部でエネルギー強度
が10%以上落ちてしまう事がある。この問題を解決す
る為には、スリット等のマスクを用いてビームエッジ部
を遮断すれば良い。図3に遮光スリットの一例を示す。
図示する様に、レーザービーム20は長尺形のビーム断
面形状を有している。短辺に沿った一次断面強度分布は
図示の様にエッジ部で10%以上落ちてしまう。従っ
て、本例ではレーザービーム20の長辺側エッジ部をス
リット21で遮光する。その結果、レーザービーム20
の二次断面強度分布は略均一なものになる。本発明の方
法を用い、300×450mm角の低融点ガラス基板上に
極めて均一な多結晶シリコンからなる半導体薄膜を形成
する事ができた。透過型電子顕微鏡(TEM)観察にお
いても結晶粒径の不連続線は観察されなかった。
かる薄膜半導体装置製造方法の具体例を説明する。先ず
図4の工程(A)で、ガラス等からなる透明な絶縁基板
50の上に半導体薄膜51を成膜する。例えば、LPC
VD法で非晶質シリコンを堆積する。さらに、本発明に
従ってレーザービームを照射し、非晶質シリコンを多結
晶シリコンに転換する。即ち、レーザービームの照射に
より非晶質シリコンは一旦溶融化した後、冷却過程で結
晶化し多結晶シリコンとなる。次に工程(B)に進み、
結晶化した半導体薄膜51をアイランド状にパタニング
する。さらにその上にゲート絶縁膜52を成膜する。工
程(C)に移り、ゲート絶縁膜52の上にゲート電極G
をパタニング形成する。工程(D)に進み、ゲート電極
Gをマスクとしてセルフアライメントにより不純物をイ
オン注入し、半導体薄膜51中にソース領域S及びドレ
イン領域Dを設ける。これにより、トップゲート型の薄
膜トランジスタ(TFT)が形成される。
PSG等からなる第1層間絶縁膜53により被覆する。
次に工程(F)で、第1層間絶縁膜53にコンタクトホ
ールを開口し、TFTのソース領域Sを一部露出させ
る。その後アルミニウム等の金属材料をスパッタリング
等により成膜し、所定の形状にパタニングして配線電極
54に加工する。さらに工程(G)に進み、配線電極5
4をPSG等からなる第2層間絶縁膜55で被覆する。
続いて第2層間絶縁膜55及び第1層間絶縁膜53を貫
通してコンタクトホールを設け、TFTのドレイン領域
Dの一部を露出させる。この後ITO等からなる透明導
電膜を成膜し、所定の形状にパタニングして画素電極5
6に加工する。この様にして、アクティブマトリクス型
表示装置の駆動基板に好適な薄膜半導体装置が完成す
る。この後、実際にアクティブマトリクス型表示装置を
組み立てる場合には工程(H)に進む。ここでは、予め
対向電極57が形成された他方の絶縁基板58を一方の
絶縁基板50に接合し、両者の間に電気光学物質として
例えば液晶59を注入する。なお、液晶59を交流駆動
する場合TFTのソース領域Sとドレイン領域Dは交互
にその役割が交換される。
大値と最小値の間で不規則に変動する断面強度分布を有
するエネルギービームを用いて半導体薄膜を照射する
際、断面強度分布の最大値が、結晶化された半導体薄膜
の粒径の急激なバラツキをもたらす特定の閾値を超えな
い様に制御する。あるいは、最大値と最小値の差が断面
強度分布の平均値の1/10以下となる様に制御する。
これにより、結晶粒径の均一な半導体薄膜を低コストの
ガラス基板上に形成する事が可能になった。高精細及び
高解像度のアクティブマトリクス型表示装置を低コスト
で提供する事が可能になり、本発明の効果は絶大なもの
がある。
を示す説明図である。
の関係を示すグラフである。
例を示す説明図である。
を示す工程図である。
Claims (7)
- 【請求項1】 絶縁基板上に半導体薄膜を成膜する成膜
工程と、所定のビーム断面形状を有するエネルギービー
ムを照射して該半導体薄膜を結晶化する照射工程と、該
結晶化された半導体薄膜を活性層にして薄膜トランジス
タを集積形成する加工工程とを行なう薄膜半導体装置の
製造方法であって、 前記照射工程は、最大値と最小値の間で不規則に変動す
る断面強度分布を有するエネルギービームを用いて該半
導体薄膜を照射する際、該断面強度分布の最大値が、結
晶化された半導体薄膜の粒径の急激なバラツキをもたら
す特定の閾値を超えない様に制御する事を特徴とする薄
膜半導体装置の製造方法。 - 【請求項2】 前記照射工程は、長尺形のビーム断面形
状を有するエネルギービームを照射する事を特徴とする
請求項1記載の薄膜半導体装置の製造方法。 - 【請求項3】 絶縁基板上に半導体薄膜を成膜する成膜
工程と、所定のビーム断面形状を有するエネルギービー
ムを照射して該半導体薄膜を結晶化する照射工程と、該
結晶化された半導体薄膜を活性層にして薄膜トランジス
タを集積形成する加工工程とを行なう薄膜半導体装置の
製造方法であって、 前記照射工程は、最大値と最小値の間で不規則に変動す
る断面強度分布を有するエネルギービームを用いて該半
導体薄膜を照射する際、該最大値と最小値の差が断面強
度分布の平均値の1/10以下となる様に制御する事を
特徴とする薄膜半導体装置の製造方法。 - 【請求項4】 前記照射工程は、長尺形のビーム断面形
状を有するエネルギービームを照射する事を特徴とする
請求項3記載の薄膜半導体装置の製造方法。 - 【請求項5】 前記照射工程は、マスク又はスリットを
介して該エネルギービームを照射する事によりビーム断
面形状の周辺部を遮断し、実効的な断面強度分布を均一
化する事を特徴とする請求項3記載の薄膜半導体装置の
製造方法。 - 【請求項6】 一方の絶縁基板上に半導体薄膜を成膜す
る成膜工程と、所定のビーム断面形状を有するエネルギ
ービームを照射して該半導体薄膜を結晶化する照射工程
と、該結晶化された半導体薄膜を活性層にして薄膜トラ
ンジスタを形成する第1加工工程と、該薄膜トランジス
タに接続して画素電極を形成する第2加工工程と、予め
対向電極が形成された他方の絶縁基板を該一方の絶縁基
板に接合し両者の間に電気光学物質を注入する組立工程
とを行なう表示装置の製造方法であって、 前記照射工程は、最大値と最小値の間で不規則に変動す
る断面強度分布を有するエネルギービームを用いて該半
導体薄膜を照射する際、該断面強度分布の最大値が、結
晶化された半導体薄膜の粒径の急激なバラツキをもたら
す特定の閾値を超えない様に制御する事を特徴とする表
示装置の製造方法。 - 【請求項7】 一方の絶縁基板上に半導体薄膜を成膜す
る成膜工程と、所定のビーム断面形状を有するエネルギ
ービームを照射して該半導体薄膜を結晶化する照射工程
と、該結晶化された半導体薄膜を活性層にして薄膜トラ
ンジスタを形成する第1加工工程と、該薄膜トランジス
タに接続して画素電極を形成する第2加工工程と、予め
対向電極が形成された他方の絶縁基板を該一方の絶縁基
板に接合し両者の間に電気光学物質を注入する組立工程
とを行なう表示装置の製造方法であって、 前記照射工程は、最大値と最小値の間で不規則に変動す
る断面強度分布を有するエネルギービームを用いて該半
導体薄膜を照射する際、該最大値と最小値の差が断面強
度分布の平均値の1/10以下となる様に制御する事を
特徴とする表示装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04357595A JP3477888B2 (ja) | 1995-02-07 | 1995-02-07 | 薄膜半導体装置の製造方法 |
KR1019960002664A KR100402548B1 (ko) | 1995-02-07 | 1996-02-05 | 박막반도체장치의제조방법 |
KR1020030059922A KR100411334B1 (ko) | 1995-02-07 | 2003-08-28 | 박막 반도체장치의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04357595A JP3477888B2 (ja) | 1995-02-07 | 1995-02-07 | 薄膜半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08213629A JPH08213629A (ja) | 1996-08-20 |
JP3477888B2 true JP3477888B2 (ja) | 2003-12-10 |
Family
ID=12667562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04357595A Expired - Lifetime JP3477888B2 (ja) | 1995-02-07 | 1995-02-07 | 薄膜半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3477888B2 (ja) |
KR (2) | KR100402548B1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002033278A (ja) * | 2000-07-14 | 2002-01-31 | Nec Corp | 薄膜トランジスタ、半導体膜とその製造方法及びその評価方法 |
US7105048B2 (en) * | 2001-11-30 | 2006-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
JP3934536B2 (ja) | 2001-11-30 | 2007-06-20 | 株式会社半導体エネルギー研究所 | レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法 |
JP3967259B2 (ja) * | 2001-12-11 | 2007-08-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR100916656B1 (ko) | 2002-10-22 | 2009-09-08 | 삼성전자주식회사 | 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법 |
JP2004193201A (ja) * | 2002-12-09 | 2004-07-08 | Semiconductor Energy Lab Co Ltd | レーザー照射方法 |
JP4799825B2 (ja) * | 2003-03-03 | 2011-10-26 | 株式会社半導体エネルギー研究所 | レーザ照射方法 |
JP4942959B2 (ja) * | 2004-07-30 | 2012-05-30 | 株式会社半導体エネルギー研究所 | レーザ照射装置およびレーザ照射方法 |
JP5188718B2 (ja) * | 2007-01-31 | 2013-04-24 | 株式会社ジャパンディスプレイイースト | 表示装置の製造方法 |
JP5907530B2 (ja) * | 2012-11-20 | 2016-04-26 | 株式会社日本製鋼所 | レーザアニール方法およびレーザアニール装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2641101B2 (ja) * | 1988-04-12 | 1997-08-13 | 株式会社日立製作所 | 半導体装置の製造方法および装置 |
-
1995
- 1995-02-07 JP JP04357595A patent/JP3477888B2/ja not_active Expired - Lifetime
-
1996
- 1996-02-05 KR KR1019960002664A patent/KR100402548B1/ko not_active IP Right Cessation
-
2003
- 2003-08-28 KR KR1020030059922A patent/KR100411334B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH08213629A (ja) | 1996-08-20 |
KR100402548B1 (ko) | 2004-04-29 |
KR960032774A (ko) | 1996-09-17 |
KR100411334B1 (ko) | 2003-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6242292B1 (en) | Method of producing a semiconductor device with overlapped scanned linear lasers | |
US6020224A (en) | Method for making thin film transistor | |
JP3349355B2 (ja) | 半導体膜のレーザーアニール方法 | |
JPH09270393A (ja) | レーザー光照射装置 | |
JP2923016B2 (ja) | 薄膜半導体の製造方法及びその装置 | |
JPH07249591A (ja) | 半導体薄膜のレーザーアニール方法及び薄膜半導体素子 | |
JP2000315652A (ja) | 半導体薄膜の結晶化方法及びレーザ照射装置 | |
JP3477888B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2001144027A (ja) | レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法 | |
JPH07249592A (ja) | 半導体デバイスのレーザー処理方法 | |
KR100700681B1 (ko) | 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 | |
JP3025408B2 (ja) | 半導体素子の製造方法 | |
US20010012702A1 (en) | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display (tft- lcd using the same | |
KR20040035381A (ko) | 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법 | |
JPH08213341A (ja) | レーザーアニール方法およびレーザー光の照射方法 | |
JP2002043245A (ja) | 結晶性半導体薄膜の形成方法 | |
JP2001332493A (ja) | レーザアニール方法および薄膜トランジスタの製造方法 | |
JP3671011B2 (ja) | 半導体膜のレーザーアニール方法 | |
JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3315738B2 (ja) | レーザアニール方法及び液晶表示装置の製造方法 | |
JP3671010B2 (ja) | 半導体膜のレーザーアニール方法 | |
JP3702232B2 (ja) | 半導体膜のレーザーアニール方法 | |
KR20020057241A (ko) | 폴리실리콘 박막 트랜지스터 액정표시소자 제조방법 | |
JP3478806B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3535459B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |