KR100396701B1 - 디램 데이터 라인 리던던시 구조 - Google Patents

디램 데이터 라인 리던던시 구조 Download PDF

Info

Publication number
KR100396701B1
KR100396701B1 KR10-2001-0017886A KR20010017886A KR100396701B1 KR 100396701 B1 KR100396701 B1 KR 100396701B1 KR 20010017886 A KR20010017886 A KR 20010017886A KR 100396701 B1 KR100396701 B1 KR 100396701B1
Authority
KR
South Korea
Prior art keywords
data line
bad
data
fuse
signal
Prior art date
Application number
KR10-2001-0017886A
Other languages
English (en)
Other versions
KR20020078043A (ko
Inventor
방영석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0017886A priority Critical patent/KR100396701B1/ko
Publication of KR20020078043A publication Critical patent/KR20020078043A/ko
Application granted granted Critical
Publication of KR100396701B1 publication Critical patent/KR100396701B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 결함 데이터 라인의 리페어가 로우 뱅크(row bank) 단위로 실시하여 보다 많은 결함 셀들을 구제하기 위한 디램 데이터 라인 리던던시 구조에 관한 것으로, m×n 메모리셀 어레이의 n개의 워드라인 중 1개를 선택하는 디코더와, 상기 선택된 워드라인에 달린 m 비트 데이터들을 수신하여 증폭하는 비트라인 센스앰프들과, 칼럼 어드레스에 따라 상기 비트라인 센스앰프들 중 1개를 데이터 입출력선에 연결하는 칼럼 선택부와, 상기 메모리 셀 어레이를 구성하는 로우 뱅크들 각각에 대하여 개별적으로 불량 셀을 감지하여 로우 뱅크별로 불량 셀 감지 신호를 출력하는 불량 데이터 라인 인식부와, 상기 불량 데이터 라인 인식부로부터 상기 불량 셀 감지 신호를 수신하여 불량 셀이 포함된 해당 로우 뱅크의 데이터 라인을 리던던시 데이터 라인으로 대체하는 쉬프트 스위치 결함구제부로 구성되는 것을 특징으로 한다.

Description

디램 데이터 라인 리던던시 구조{Scheme of DRAM Data Line Redundancy}
본 발명은 메모리 소자에 관한 것으로 특히, 한정된 자원을 이용하여 보다 많은 결함 셀을 구제하기 위한 디램 데이터 라인 리던던시 구조에 관한 것이다.
디램(DRAM : Dynamic Random Access Memory)은 대표적인 메모리 소자로, 데이터를 저장할 수 있는 장치와 이곳으로부터 외부의 데이터를 실어오거나 기억된 데이터를 외부로 실어내는 장치로 크게 나눌 수 있다.
데이터를 전달하는 장치를 주변회로라 하며, 저장 장치를 셀 어레이(Cell Array)라 부르는데 상기 셀 어레이는 단위 기억 소자들이 매트릭스(Matrix) 형태로 모여 있는 집합체이다.이와 같은 디램에서 셀(Cell)이나 로우(Row) 또는 칼럼(Column)이 불량(failed)일 때 이를 대체하여 온전하게 동작할 수 있도록 하는 것을 리페어(Repair)라고 한다.
이하, 첨부된 도면을 참조하여 종래의 디램 데이터 라인 리던던시 구조를 설명하면 다음과 같다.
도 1은 일반적인 디램에서의 데이터 흐름을 나타낸 도면이고, 도 2는 종래 쉬프트 스위치 결함구제 블록에서 결함 데이터 라인 교체 방법을 도시한 도면이고, 도 3은 종래 기술에 따른 디램 리던던시 회로에 의해 리페어된 메모리 셀을 나타낸 도면이다.
일반적인 디램에서의 데이터 흐름은 도 1에 도시된 바와 같이, 데이터가 축적된 m×n(m, n은 임의의 자연수) 메모리 셀 어레이(11)에서 로우 디코더(Row Decoder)에 따라 n개의 워드라인(Word line) 중 1개가 선택되면, 상기 선택된 워드라인에 달린 m 비트(bit)의 데이터는 m개의 비트 라인 센스 앰프들로 구성된 센스 앰프부(12)에 전달되어 증폭된다.
이어, 칼럼 선택부(13)에서 칼럼 어드레스(Column Address)에 따라 특정 비트 라인을 선택하면 상기 비트라인 센스 앰프부(12)의 m개의 비트 라인 센스 앰프들 중 1개가 데이터 입/출력선(Data in/out)에 연결된다.
이때, 상기 쉬프트 스위치 결함구제부(14)는 불량이 발생된 셀의 데이터 라인 대신 리던던트 셀의 데이터 라인을 데이터 입/츨력(Data in/out)에 연결하여 불량 셀을 리던던트 셀로 리페어한다.상기 쉬프트 스위치 결함구제부(14)는 도 2에 도시된 바와 같이, 결함이 있는 데이터 라인(failed) 옆으로 나머지 데이터 라인을 쉬프트(Shift)시키어 결함이 있는 데이터 라인(failed)을 리던던트 데이터 라인으로 대체시키는 쉬프트 스위치(Shift Switch) 방식을 채택하고 있다.
이처럼 종래에는 불량 셀이 어떤 로우 뱅크(Row Bank)에 속해 있는지에 관계없이 해당 불량 셀의 데이터 라인을 리던던시 데이터 라인으로 교체하기 때문에 도 3에 도시된 바와 같이 불량이 발생된 셀뿐만 아니라 상기 불량이 발생된 셀과 데이터 라인을 공유하는 다른 로우 뱅크(Row Bank)의 셀도 교체되게 된다.
따라서, 상기와 같은 종래의 디램 데이터 라인 리던던시 구조는 다음과 같은 문제점이 있다.
첫째, 불량인 셀을 리페어하는 경우 그 셀과 데이터 라인을 공유하는 다른 로우 뱅크 내의 셀이 동시에 교체되어 리페어될 필요가 없는 셀까지 교체되어지므로 셀의 사용 효율이 저하된다.
둘째, 불량 셀을 대체하기 위한 리던던시 셀 자원이 한정적인 상황에서 리페어될 필요가 없는 셀까지 교체되므로 리페어할 수 있는 불량셀의 개수가 줄어들어 소자 불량률이 증가된다. 따라서, 수율은 저하되고 생산원가는 증가된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 불량이 아니면서도 불필요하게 교체되는 셀의 수를 줄이고 이를 통해 리페어할 수 있는 셀의 수를 증가시키므로써 리페어 효율을 향상시킬 수 있는 디램 데이터 라인 리던던시 구조를 제공하는데 그 목적이 있다.본 발명의 다른 목적은 불량율을 줄여 수율은 향상시키고 생산 원가를 낮추는데 있다.
도 1은 일반적인 디램에서의 데이터 흐름을 나타낸 도면
도 2는 종래 쉬프트 스위치 결함구제 블록에서 결함 데이터 라인 교체 방법을 도시한 도면
도 3은 종래 기술에 따른 디램 리던던시 회로에 의해 리페어된 메모리 셀을 나타낸 도면
도 4는 본 발명의 디램 데이터 라인 리던던시 구조를 이용한 데이터 흐름을 나타낸 도면
도 5는 도 4의 쉬프트 스위치 결함구제 블록과 불량 데이터 라인 인식부의 관계를 나타낸 도면
도 6은 쉬프트 스위치 결함구제 블록의 상세 회로도
도 7은 도 6의 스위치의 상세 회로도
도 8은 도 5의 퓨즈 박스의 상세 회로도
도 9는 도 8의 로우 뱅크 어드레스 인식 퓨즈부의 회로도
도 10은 도 8의 데이터 라인 어드레스 인식 퓨즈부의 회로도
도 11은 도 8의 퓨즈 사용 인식부의 상세 회로도
도 12는 본 발명에 따른 디램 리던던시 회로에 의해 리페어된 메모리 셀을나타낸 도면
도면의 주요 부분에 대한 부호 설명
41 : 메모리 셀 어레이 42 : 센스 앰프부
43 : 칼럼 선택부 44 : 쉬프트 스위치 결함구제부
45 : 불량 데이터 라인 인식부
상기와 같은 목적을 달성하기 위한 본 발명의 디램 데이터 라인 리던던시 구조는 m×n 메모리셀 어레이의 n개의 워드라인 중 1개를 선택하는 디코더와, 상기 선택된 워드라인에 달린 m 비트 데이터들을 수신하여 증폭하는 비트라인 센스앰프들과, 칼럼 어드레스에 따라 상기 비트라인 센스앰프들 중 1개를 데이터 입출력선에 연결하는 칼럼 선택부와, 상기 메모리 셀 어레이를 구성하는 로우 뱅크들 각각에 대하여 개별적으로 불량 셀을 감지하여 로우 뱅크별로 불량 셀 감지 신호를 출력하는 불량 데이터 라인 인식부와, 상기 불량 데이터 라인 인식부로부터 상기 불량 셀 감지 신호를 수신하여 불량 셀이 포함된 해당 로우 뱅크의 데이터 라인을 리던던시 데이터 라인으로 대체하는 쉬프트 스위치 결함구제부로 구성되는 것을 특징으로 한다.이하, 첨부된 도면을 참조하여 본 발명에 따른 디램 데이터 라인 리던던시 구조를 설명하면 다음과 같다.
도 4는 본 발명의 디램 데이터 라인 리던던시 구조를 이용한 데이터 흐름을 나타낸 도면이고, 도 5는 도 4의 쉬프트 스위치 결함구제 블록과 불량 데이터 라인 인식부의 관계를 나타낸 도면이고, 도 6은 쉬프트 스위치 결함구제 블록의 상세 회로도이고, 도 7은 도 6의 스위치의 상세 회로도이고, 도 8은 도 5의 퓨즈 박스의 상세 회로도이고, 도 9는 도 8의 로우 블록 어드레스 인식 퓨즈부의 회로도이고, 도 10은 도 8의 데이터 라인 어드레스 인식 퓨즈부의 회로도이고, 도 11은 도 8의 퓨즈 사용 인식부의 상세 회로도이고, 도 12는 본 발명에 따른 디램 리던던시 회로에 의해 리페어되는 메모리 셀을 나타낸 도면이다.
본 발명에 따른 디램 구조에서의 데이터 흐름은 도 4에 도시된 바와 같이, 데이터가 축적된 m×n 메모리 셀 어레어(41)에서 로우 디코더(Row Decoder)에 의해 n개의 워드라인(Word line) 중 1개가 선택된다.
이어, 상기 선택된 워드라인에 달린 m 비트(bit)의 데이터가 센스 앰프부(42)의 m개의 비트 라인 센스 앰프들에 각각 전달되어 증폭된다.
그리고, 칼럼 선택부(43)에서는 상기 m개의 비트 라인 센스 앰프들 중 칼럼 어드레스(Column Address)따라 선택된 비트 라인에 연결된 1개의 센스 앰프가 데이터 입/출력선(Data in/out)에 연결시킨다.
이때, 불량 데이터 라인 인식부(45)에서는 메모리 셀 어레이를 구성하는 로우 뱅크들 각각에 대하여 불량 셀 발생을 감지하는데, 로우 뱅크별 불량 셀 발생 감지 신호는 쉬프트 스위치 결함구제부(44)에 입력되어 쉬프트 스위치 결함구제부(44)의 스위칭 동작을 제어한다.따라서, 불량셀과 데이터 라인을 공유하더라도 불량셀과 다른 로우 뱅크(Row bank)에 속한 경우에는 리던던시 셀로 대체되지 않는다.
이하, 본 발명의 디램 데이터 라인 구조를 4개의 로우 뱅크, 2n개의 데이터 라인으로 구성되는 메모리 셀 어레이의 경우를 예를 들어 보다 상세히 설명하면 다음과 같다.
상기 불량 데이터 라인 인식부(45)는 도 5에 도시된 바와 같이, 로우 뱅크 각각에 대응되는 4개의 퓨즈박스(300)와, 상기 퓨즈박스(300)들로부터의 출력 신호를 논리곱하여 반전하는 낸드 게이트(NAND)로 구성된다.
이와 같은 불량 데이터 라인 인식부(45)는 상기 쉬프트 스위치 결함구제부(44)의 좌, 우 양측에 구성되며 각각은 상기 쉬프트 스위치 결함 구제부(44)에 좌, 우 스위치 제어 신호(left_id[0:n]),(right_id[0;n])를 출력한다.
그리고, 상기 쉬프트 스위치 결함구제부(44)는 도 6에 도시된 바와 같이, n개의 데이터 라인에 대응되는 제 1 내지 제 n 스위치부(스위치[0] 내지 스위치[n])로 구성되며 각 스위치부에는 자신에 대응되는 데이터 라인과 이 데이터 라인과 이웃하는 좌, 우측 데이터 라인을 입력받아 상기 불량 데이터 라인 인식부(45)로부터의 좌측, 우측 스위치 제어 신호(left_id[0;n]),(right_id[0:n])에 의해 상기 3개의 데이터 라인 중 어느 하나를 데이터 입/출력(Data in/out)으로 연결한다.
상기 제 1 내지 제 n 스위치부(스위치[0] 내지 스위치[n]) 각각은 도 7에 도시된 바와 같이, 3개의 데이터 라인 중 하나만을 데이터 입/츨력(Data in/out)으로 연결하는 3-1 멀티플렉서(3-1 MUX)와, 상기 불량 데이터 라인 인식부(45)로부터 좌측, 우측 스위치 제어 신호(left_id[0;n]),(right_id[0:n])를 수신하여 3-1 멀티플랙서(3-1 MUX)에 차례로 입력하는 상기 좌측,우측 쉬프터(left_shifter[m]),(right_shifter[m])로 구성된다.
여기서, 상기 3-1 멀티플렉서(3-1 MUX)는 좌측 쉬프터(left_shifter[m])를 통해 수신되는 좌측 스위치 제어 신호(left_id[0:n])에 따라서 한쪽 전극에 인가되는 m-1 번째 데이터 라인 신호를 데이터 입/출력(Data in/out)으로 출력하는 엔모스(NMOS[L])와, 우측 쉬프터(right_shifter[m])를 통해 수신되는 우측 스위치 제어 신호(right_id[0:n])에 따라서 한쪽 전극에 인가되는 m+1 번째 데이터 라인 신호를 데이터 입/출력(Data in/out)으로 출력하는 엔모스(NMOS[R])와, 상기 좌측,우측 쉬프터(left_shifter[m]),(right_shifter[m])를 통해 출력되는 상기 좌측 스위치 제어 신호(left_id[0;n])와 우측 스위치 제어 신호(right_id[0:n])를 논리합하고 반전하는 노아 게이트(NOR1)와, 게이트 전극에 인가되는 상기 노아 게이트(NOR1)의 출력 신호에 따라서 m 번째 데이터 라인 신호를 데이터 입/출력(Data in/out)으로 출력하는 엔모스(NMOS[M])로 구성된다.
이때, 상기 좌측 쉬프터(left_shifter[m])는 좌측 스위치 제어 신호의 left_id[n]가 하이(H)이고 디코딩된 어드레스 left_id[0 : n-1]이 스위치부(switch[m])에 대응되어 입력되는 데이터 라인[m]의 번호보다 크거나 같은 경우에 하이 신호를 출력하여 상기 m-1 번째 데이터 라인을 데이터 입/출력(Data in/out)으로 연결하고, 상기 우측 제어 논리 회로(right_shifter[m])는 이와는 반대로 우측 스위치 제어 신호의 right_id[n]이 하이(H)이고 디코딩된 어드레스 right_id[0 : n-1]이 스위치부(switch[m])에 대응되어 입력되는 데이터 라인[m]의 번호보다 작은 경우에 하이 신호를 출력하여 상기 m+1번째 데이터 라인을 데이터 입출력(Data in/out)으로 연결한다.
예를 들어, 7번째 데이터 라인을 왼쪽 리던던시 데이터 라인으로 리페어하는 경우에는 0부터 7번까지의 스위치부(switch[0] 내지 switch[7])는 각 m-1번째 데이터 라인을 데이터 입/출력(Data in/out)으로 연결하고 8번 이상의 스위치부(switch[8] 내지 switch[n])는 쉬프트(Shift)없이 m번째 데이터 라인을 데이터 입/출력(Data in/out)으로 연결한다.
또한, 7번째 데이터 라인을 오른쪽 리던던시 데이터 라인으로 리페어 하고자 하는 경우에는 0번부터 6번까지의 스위치부(switch[0] 내지 switch[6])는 쉬프트없이 데이터 라인을 데이터 입/출력(Data in/out)으로 연결하고 7번부터의스위치(switch[7] 내지 switch[n])는 m+1번째 데이터 라인을 쉬프트시키어 데이터 입/출력(Data in/out)으로 연결한다.
그리고, 동시에 2개의 데이터 라인을 리페어하는 경우에는 left_id[0:n-1]이 나타내는 데이터 라인의 번호가 right_id[0:n-1]이 나타내는 데이터 라인의 번호보다 클 경우에는 오동작을 하게되므로 왼쪽의 리던던시 데이터 라인이 보다 왼쪽의 결함 데이터 라인을 리페어하고 오른쪽의 리던던시 데이터 라인이 보다 오른쪽의 결함 데이터 라인을 리페어하도록 한다.
상기 불량 데이터 라인 인식부(45)의 퓨즈 박스(300)의 구성은 도 8에 도시된 바와 같이, 리페어 동작에 따라 퓨즈를 사용함을 나타내는 신호를 출력하는 퓨즈 사용 인식부(303)와, 결함 데이터 라인의 로우 뱅크에 해당되는 어드레스 신호를 출력하는 로우 뱅크 어드레스 인식 퓨즈부(301)와, 상기 퓨즈 사용 인식부(303)의 출력 신호에 의해 인에이블되어 리페어되는 데이터 라인의 번호를 출력하는 제 1 내지 제 n 데이터 라인 어드레스 인식 퓨즈부(302[1] 내지 302[n])와, 상기 로우 뱅크 어드레스 인식 퓨즈부(301)의 출력 신호와 상기 제 1 내지 제 n 데이터 라인 어드레스 인식 퓨즈부(302)로부터의 출력신호를 각각 논리곱하고 반전하여 결함 셀의 어드레스를 나타내는 신호를 2진 데이터로 출력하는 제 1 내지 제 n 낸드 게이트(NAND[0] 내지 NAND[n-1])와, 상기 퓨즈 사용 인식부(303)의 출력 신호와 상기 로우 뱅크 어드레스 인식 퓨즈부(301)의 출력 신호를 논리합하고 반전하여 각 로우 뱅크에서 리페어를 진행하여야 할지의 여부를 나타내는 신호를 출력하는 제 n+1 낸드 게이트(NAND[n])로 구성된다.
상기 로우 뱅크 어드레스 인식 퓨즈부(301)의 구성은 도 9에 도시된 바와 같이, 각 로우 뱅크에 대응되어 형성되며 각 게이트 전극에 디코딩된 로우 뱅크 어드레스(decoded row bank address [0] 내지 [3])가 각각 인가되고 한쪽 전극이 접지단에 연결되는 제 1 내지 제 4 엔모스(NMOS[0] 내지 NMOS[3])와, 한쪽 전극이 상기 제 1 내지 제 4 엔모스(NMOS[0] 내지 NMOS[3])의 다른쪽 전극에 연결되며 다른쪽 전극이 노드 A(Node A)에 연결되는 제 1 내지 제 4 퓨즈(FS[0] 내지 FS[3])와, 게이트 전극에는 로우(Row)가 활성화 동안에 하이(H)를 유지하는 액티브 신호(active)가 인가되고 상기 전원전압(VCC) 단자와 상기 노드 A(Node A)사이에 연결되는 피모스(PMOS)와, 상기 노드 A(Node A) 신호를 반전하는 제 1 인버터(INV1)와, 상기 액티브 신호(active)를 반전하는 제 2 인버터(INV2)와 상기 제 1 인버터(INV1)와 제 2 인버터(INV2)의 출력 신호를 논리합하고 반전하여 불량이 있는 셀의 로우 뱅크 신호를 출력하는 노아 게이트(NOR2)로 구성된다.
그리고, 상기 데이터 라인 어드레스 인식 퓨즈부(302)는 도 10에 도시된 바와 같이, 상기 한쪽 전극이 전원전압(VCC) 단자에 연결되는 퓨즈(FS11)와, 게이트 전극에 상기 퓨즈 사용 인식부(303)의 출력 신호가 인가되고 한쪽 전극이 상기 퓨즈(FS11)의 다른쪽 전극에 연결되는 엔모스(NMOS11)와, 상기 엔모스(NMOS11)의 다른쪽 전극과 접지단 사이에 연결되는 저항(R11)과, 상기 퓨즈(FS11)의 다른쪽 전극 신호를 반전하는 인버터(INV3)와, 상기 퓨즈(FS11)의 다른쪽 전극과 접지단 사이에 연결되며 게이트 전극에는 상기 인버터(INV3)의 출력 신호가 인가되는 엔모스(NMOS12)와, 상기 인버터(INV3)의 출력 신호와 인코딩된 패일드 데이터 라인 신호(failed data line number encoded[0 to (n-1)]를 논리곱하고 반전하는 낸드 게이트(NAND11)와, 상기 낸드 게이트(NAND11)의 출력 신호를 반전하는 인버터(INV4)로 구성된다.
그리고, 상기 퓨즈 사용 인식부(303)는 도 11에 도시된 바와 같이 한쪽 전극이 전원전압(VCC)에 연결되는 퓨즈(FS12)와, 상기 퓨즈(FS12)의 다른쪽 전극과 접지단 사이에 연결되며 매우 큰 값을 갖는 저항(R12)과, 상기 퓨즈(FS12)의 다른쪽 전극 신호를 반전하여 퓨즈 사용 인식 여부를 나타내는 신호를 출력하는 인버터(INV5)와, 상기 퓨즈(FS12)의 다른쪽 전극과 접지단 사이에 연결되며 게이트 전극에 상기 인버터(INV5)의 출력 신호가 인가되는 엔모스(NMOS)로 구성된다.
상기한 본 발명에 따른 디램 데이터 라인 리던던시 구조에서는 도 12에 도시된 바와 같이, 서로 다른 로우 뱅크에 해당하는 셀에 관해서 서로 다른 데이터 라인을 리페어할 수 있다.
상기와 같은 본 발명의 디램 데이터 라인 리던던시 구조는 다음과 같은 효과가 있다.
첫째, 결함 데이터 라인의 리페어를 로우 뱅크 단위로 실시하므로 리페어 가능한 셀의 경우의 수를 크게 늘릴 수 있다.
둘째, 데이터 라인의 리페어를 로우 뱅크 단위로 실시함에 따라서 메모리 셀내에서 많은 결함이 발생되더라도 이를 구제할 수 있어 불량 소자의 수룰 줄일 수 있으므로 수율을 향상시킬 수 있고 생산 원가를 낮출 수 있다.

Claims (4)

  1. m×n 메모리셀 어레이의 n개의 워드라인 중 1개를 선택하는 디코더와,
    상기 선택된 워드라인에 달린 m 비트 데이터들을 수신하여 증폭하는 비트라인 센스앰프들과,
    칼럼 어드레스에 따라 상기 비트라인 센스앰프들 중 1개를 데이터 입출력선에 연결하는 칼럼 선택부와,
    상기 메모리 셀 어레이를 구성하는 로우 뱅크들 각각에 대하여 개별적으로 불량 셀을 감지하여 로우 뱅크별로 불량 셀 감지 신호를 출력하는 불량 데이터 라인 인식부와,
    상기 불량 데이터 라인 인식부로부터 상기 불량 셀 감지 신호를 수신하여 불량 셀이 포함된 해당 로우 뱅크의 데이터 라인을 리던던시 데이터 라인으로 대체하는 쉬프트 스위치 결함구제부로 구성되는 것을 특징으로 하는 디램 데이터 라인 리던던시 구조.
  2. 제 1 항에 있어서, 상기 불량 데이터 라인 인식부는 상기 쉬프트 스위치 결함 구제 블록의 좌측 및 우측에 각각 구비되며,
    좌측의 불량 데이터 라인 인식부는 결함 셀의 데이터 라인을 좌측의 데이터 라인들을 쉬프트하여 리페어하도록 동작하고 우측의 불량 데이터 라인 인식부는 결함 셀의 데이터 라인을 우측의 데이터 라인들을 쉬프트하여 리페어하도록 동작하도록 구성되는 것을 특징으로 하는 디램 데이터 라인 리던던시 구조.
  3. 제 1 항에 있어서, 상기 불량 데이터 라인 인식부는 메모리 셀 어레이의 로우 뱅크에 각각 대응되어 형성되는 퓨즈박스들과;
    상기 퓨즈 박스들의 출력 신호를 논리 조합하여 불량 데이터 라인의 신호를 상기 쉬프트 스위치 결함구제 블록에 출력하는 조합회로로 구성됨을 특징으로 하는 디램 데이터 라인 리던던시 구조.
  4. 제 3항에 있어서, 상기 퓨즈박스는 결함 셀의 로우 뱅크 어드레스 신호를 출력하는 로우 뱅크 어드레스 인식 퓨즈부와,
    리페어에 따른 퓨즈 사용을 나타내는 신호를 출력하는 퓨즈 사용 인식부와;
    상기 퓨즈 사용 인식부의 출력 신호에 의해 인에이블되어 결함 셀의 데이터 라인 신호를 2진 데이터로 출력하는 데이터 라인 어드레스 인식 퓨즈부들로 구성됨을 특징으로 하는 디램 데이터 라인 리던던시 구조.
KR10-2001-0017886A 2001-04-04 2001-04-04 디램 데이터 라인 리던던시 구조 KR100396701B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0017886A KR100396701B1 (ko) 2001-04-04 2001-04-04 디램 데이터 라인 리던던시 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0017886A KR100396701B1 (ko) 2001-04-04 2001-04-04 디램 데이터 라인 리던던시 구조

Publications (2)

Publication Number Publication Date
KR20020078043A KR20020078043A (ko) 2002-10-18
KR100396701B1 true KR100396701B1 (ko) 2003-09-03

Family

ID=27699858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0017886A KR100396701B1 (ko) 2001-04-04 2001-04-04 디램 데이터 라인 리던던시 구조

Country Status (1)

Country Link
KR (1) KR100396701B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09231790A (ja) * 1996-02-23 1997-09-05 Oki Micro Design Miyazaki:Kk 半導体記憶装置
KR19990052953A (ko) * 1997-12-23 1999-07-15 구본준 뱅크공통 구제회로
JPH11250688A (ja) * 1998-03-03 1999-09-17 Toshiba Corp 半導体記憶装置
KR20000027870A (ko) * 1998-10-29 2000-05-15 김영환 반도체 메모리의 칼럼리페어장치
KR20000042832A (ko) * 1998-12-28 2000-07-15 김영환 반도체 메모리
KR20010014452A (ko) * 1999-07-16 2001-02-26 아끼구사 나오유끼 데이터선 보상용 용장 장치를 구비한 반도체 기억 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09231790A (ja) * 1996-02-23 1997-09-05 Oki Micro Design Miyazaki:Kk 半導体記憶装置
KR19990052953A (ko) * 1997-12-23 1999-07-15 구본준 뱅크공통 구제회로
JPH11250688A (ja) * 1998-03-03 1999-09-17 Toshiba Corp 半導体記憶装置
KR20000027870A (ko) * 1998-10-29 2000-05-15 김영환 반도체 메모리의 칼럼리페어장치
KR20000042832A (ko) * 1998-12-28 2000-07-15 김영환 반도체 메모리
KR20010014452A (ko) * 1999-07-16 2001-02-26 아끼구사 나오유끼 데이터선 보상용 용장 장치를 구비한 반도체 기억 장치

Also Published As

Publication number Publication date
KR20020078043A (ko) 2002-10-18

Similar Documents

Publication Publication Date Title
KR100790442B1 (ko) 글로벌 리던던시를 갖는 메모리소자 및 그 동작 방법
US5060197A (en) Static random access memory with redundancy
JP3598119B2 (ja) 冗長デコーダ
US7602660B2 (en) Redundancy circuit semiconductor memory device
US5461587A (en) Row redundancy circuit and method for a semiconductor memory device with a double row decoder
US7376025B2 (en) Method and apparatus for semiconductor device repair with reduced number of programmable elements
US7451363B2 (en) Semiconductor integrated circuit including memory macro
US6163489A (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
JP3190580B2 (ja) フューズの数を少なくしたメモリデバイス
JPH0817197A (ja) 半導体記憶装置
JP2010027192A (ja) メモリの補修回路とそれを使用する疑似デュアルポートｓｒａｍ
JPH11250688A (ja) 半導体記憶装置
US6353570B2 (en) Row redundancy circuit using a fuse box independent of banks
US7218561B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
CN116246684A (zh) 熔丝匹配逻辑中的共享组件
KR100230393B1 (ko) 반도체 메모리장치
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR940006079B1 (ko) 반도체 메모리 장치
KR20080100830A (ko) 반도체 메모리
KR100396701B1 (ko) 디램 데이터 라인 리던던시 구조
US6618301B2 (en) Modular memory structure having adaptable redundancy circuitry
US6724669B1 (en) System and method for repairing a memory column
US6888775B2 (en) Semiconductor memory device for improvement of defective data line relief rate
US7006394B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
KR20080029696A (ko) 리던던시 회로를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee