KR100392973B1 - 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR100392973B1
KR100392973B1 KR10-2000-0060707A KR20000060707A KR100392973B1 KR 100392973 B1 KR100392973 B1 KR 100392973B1 KR 20000060707 A KR20000060707 A KR 20000060707A KR 100392973 B1 KR100392973 B1 KR 100392973B1
Authority
KR
South Korea
Prior art keywords
analog
signal
storage means
electro
image signal
Prior art date
Application number
KR10-2000-0060707A
Other languages
English (en)
Other versions
KR20010051050A (ko
Inventor
오자와토쿠로
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20010051050A publication Critical patent/KR20010051050A/ko
Application granted granted Critical
Publication of KR100392973B1 publication Critical patent/KR100392973B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 스위칭 노이즈나 리크의 영향을 받지 않고서 아날로그 화상 신호에 대응한 전압을 정밀도 좋게 화소에 공급할 수 있고, 또한, 아날로그 화상 신호의 고속 샘플링이 가능한 전기 광학 장치를 제공한다.
아날로그 화상 신호(SigA)는, 용량(C-j)에 보유된 후, 1 수평 주사 기간보다도 짧은 시간내에, A/D 변환기(16-j)에 의해서 디지털 신호로 변환되어 래치(17-j)에 보유된다. 그리고, 해당 아날로그 화상 신호의 데이터선(12-j)으로의 인가 시에, 래치(17-j)로부터 래치(18-j)로의 디지털 신호의 전송 및 D/A 변환기(19-j)에 의한 D/A 변환이 행해진다.

Description

전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기{Driving circuit for electro-optical device, electro-optical device, and electronic equipment}
본 발명은 전기 광학 장치의 구동 회로, 전기 광학 장치 및 상기 전기 광학 장치를 표시 장치에 사용한 전자 기기에 관한 것이다.
전기 광학 장치의 일 예로서, 액티브 매트릭스형 액정 패널이 알려져 있다. 상기 액티브 매트릭스형 액정 패널은, 소자 기판과 대향 기판 사이에 전기 광학 재료인 액정을 봉입한 것이다. 도 10은 이러한 종류의 액티브 매트릭스형 액정 패널의 일 예인 액정 패널(1)의 구성을 도시하는 블록도이다. 상기 도 10에는, 상기 액정 패널(1) 외에, 그 주변회로인 타이밍 신호 생성 회로(2) 및 γ(감마) 보정 회로(3)가 도시되어 있다. 이들의 주변회로는, 1 또는 복수의 반도체 집적 회로에 의해서 구성되어 있다.
액정 패널(1)의 구성을 설명하기에 앞서서, 이들의 주변회로에 대하여 설명한다. 타이밍 신호 발생 회로(2)는 액정 패널(1)내의 각 부의 동작 타이밍을 제어하기 위한 각종 타이밍 신호를 발생하는 회로이다. 상기 타이밍 신호 발생 회로(2)에 의해서 발생되는 타이밍 신호중 주요한 것으로서, 주사선 선택 펄스(G)와, 데이터선 선택 펄스(DS)와, 선택신호(SELA 및 SELB)가 있다. 여기서, 주사선 선택 펄스(G)는 1 프레임(1 수직 주사) 기간마다 1개씩 타이밍 신호 발생 회로(2)로부터 출력된다. 또한, 데이터선 선택 펄스(DS)는 각 프레임 기간내의 각 수평 주사 기간마다 1개씩 출력된다. 또한, 선택신호(SELA 및 SELB)는 수평 주사 기간에 동기하여, 배타적으로 레벨이 전환되는 신호이며, 선택신호(SELA)가 예를 들면 홀수번째의 수평 주사 기간에 있어서 하이 레벨로 된다고 하면, 선택신호(SELB)는 짝수번째의 수평 주사 기간에 있어서 하이 레벨로 된다.
γ 보정 회로(3)는 액정 패널(1)에 공급되는 아날로그 화상 신호의 γ 보정을 행하는 회로이다. 즉, 액정 패널(1)에 있어서의 화소(후술)는 그 표시의 계조가 인가 전압에 대하여 비선형으로 변화하는 특성을 가지고 있으므로, 상기 γ 보정 회로(3)에 의해, 화소의 비선형 특성과 역함수의 관계에 있는 비선형 변환(γ 보정)을 미리 아날로그 화상 신호에 실시하여 액정 패널(1)에 공급하고, 표시의 계조를 아날로그 화상 신호에 대하여 선형으로 변화시키도록 하고 있는 것이다.
다음에, 액정 패널(1)에 대하여 설명한다. 상기 액정 패널(1)은 이미 설명한 바와 같이, 소자 기판과 대향 기판 사이에 전기 광학 재료인 액정을 봉지한 것이다. 여기서, 액정 패널(1)의 소자 기판에는, 도 10에 도시하는 바와 같이, M 개의 평행한 주사선(11-i; i=1 내지 M)과, 이들과 교차하는 N 개의 평행한 데이터선(12-j; j=1 내지 N)이 형성되어 있다. 그리고, 이들의 주사선(11-i; i=1 내지 M)과 데이터선(12-j; j=1 내지 N)의 각 교차점에, 각각 M 행 N 열을 이루는 화소(Qij; i=1 내지 M, j=1 내지 N)와 스위칭 트랜지스터(Tij; i=1 내지 M, j=1 내지 N)가 형성되어 있다.
각 화소(Qij; i=1 내지 M, j=1 내지 N)는 소자 기판에 설치된 화소 전극과, 대향 기판에 설치된 대향 전극과, 화소 전극과 대향 전극 사이에 끼워진 액정에 의해 구성되어 있다. 스위칭 트랜지스터(Tij; i=1 내지 M, j=1 내지 N)는 소자 기판상에 형성된 TFT(Thin Film Transistor; 박막 트랜지스터)이다.
각 데이터선(12-j)은 화소에 있어서의 표시 계조를 결정하는 아날로그 화상 신호를 전송하기 위한 배선이고, 열을 동일하게 하는 M 개의 스위칭 트랜지스터(Tij; i=1 내지 M)의 소스에 접속되어 있다. 또한, 각 주사선(11-i)은 아날로그 화상 신호의 기록을 지령하는 선택 전압을 전송하기 위한 배선이며, 행을 동일하게 하는 N 개의 스위칭 트랜지스터(Tij; j=1 내지 N)의 게이트에 각각 접속되어 있다. 각 스위칭 트랜지스터(Tij; i=1 내지 M, j=1 내지 N)의 드레인은, 화소(Qij, i=1 내지 M, j=1 내지 N)의 화소 전극에 각각 접속되어 있다. 각 스위칭 트랜지스터(Tij; i=1 내지 M, j=1 내지 N)는 각각에 대응한 주사선(11-i)을 개재시켜 게이트에 선택 전압이 인가되는 것에 의해 도통하고, 각각의 소스에 접속된 데이터선(12-j)상의 아날로그 화상 신호를 화소(Qij)의 화소 전극에 인가한다.
액정 패널(1)의 소자 기판에는, 이상 설명한 각 요소 외에, 주사선 구동 회로(13)와, 데이터선 구동 회로(14)와, N 개의 샘플링 회로(15-j; j=1 내지 N)가 각각 형성되어 있다.
주사선 구동 회로(13)는 타이밍 신호 생성 회로(2)에 의한 제어하에, 1 프레임(1 수직 주사) 기간내의 각 수평 주사 기간마다, 주사선(11-i; i=1 내지 M)에 선택 전압(Gi; i=1 내지 M)을 순차 공급하는 회로이다. 상기 주사선 구동 회로(13)는 예를 들면 주사선 선택 펄스(G)를 순차 시프트하는 시프트 레지스터에 의해서 구성하는 것이 가능하다. 상기 시프트 레지스터를 사용하는 경우, 상기 시프트 레지스터의 각 스테이지로부터 얻어지는 펄스를 주사선(11-i; i=1 내지 M)에 공급하도록 구성하면 좋다.
데이터선 구동 회로(14)는 각 주사선에 선택 전압이 출력되고 있는 동안, N 개의 샘플링 펄스(SPj; j=1 내지 N)를 순차 출력하는 회로이다. 상기 데이터선 구동 회로(14)는 예를 들면 데이터선 선택 펄스(DS)를 순차 시프트하는 시프트 레지스터에 의해서 구성하는 것이 가능하다. 상기 시프트 레지스터를 사용하는 경우, 동일 시프트 레지스터의 각 스테이지에서 샘플링 펄스(SPj; j=1 내지 N)를 꺼내도록 구성하면 좋다.
샘플링 회로(15-j; j=1 내지 N)는 데이터선(12-j; j=1 내지 N)에 대응하여 각각 설치되어 있다. 각 샘플링 회로(15-j; j=1 내지 N)에는 선택신호(SELA 및 SELB)가 공급된다. 또한, 각 샘플링 회로(15-j; j=1 내지 N)에는, 1 수평 기간마다, 샘플링 펄스(SPj; j=1 내지 N)중 대응하는 것이 주어진다.
각 샘플링 회로(15-j)는 아날로그 스위치(SA-j, SB-j, SC-j, SD-j 및 SS-j)와, 전압 폴로어(voltage follower)형 버퍼(BUFA-j 및 BUFB-j)와, 용량(CA-j 및 CB-j)이, 도시하는 바와 같이 접속되어 이루어지는 것이다.
각 아날로그 스위치(SA-j) 등은 소자 기판상의 TFT에 의해 구성된 아날로그 스위치이다. 여기서, 아날로그 스위치(SS-j)는 하이 레벨의 샘플링 펄스(SPj)가 인가되는 것에 의해 도통한다. 또한, 아날로그 스위치(SA-j)는 선택신호(SELA)가 하이 레벨인 동안만 도통하고, 아날로그 스위치(SB-j)는, 선택신호(SELA)가 로우 레벨인 동안만 도통한다. 또한, 아날로그 스위치(SC-j)는, 선택신호(SELB)가 하이 레벨인 동안만 도통하며, 아날로그 스위치(SD-j)는, 선택신호(SELB)가 로우 레벨인 동안만 도통한다.
도 11은 이상 설명한 액정 패널의 동작을 도시하는 타이밍 챠트이다. 이하, 상기 타임 챠트를 참조하여, 종래의 액티브 매트릭스형 액정 표시 장치의 동작에 대하여 설명한다.
도 11에 도시하는 바와 같이, 각 프레임 기간에서는, 수평 주사 기간마다, 선택 전압(G1, G2,…)이 순차 출력된다. 또한, 선택신호(SELA 및 SELB)는, 수평 주사 기간에 동기하여 레벨이 배타적으로 바뀌어진다.
도 11에 도시하는 예에 있어서, 선택 전압(G1)의 출력이 행해지는 제 1 번째의 수평 주사 기간에서는 선택신호(SELA)가 하이 레벨, 선택신호(SELB)가 로우 레벨로 된다. 이 때문에, 각 샘플링 회로(15-j; j=1 내지 N)에서는, 아날로그 스위치(SA-j 및 SD-j)가 도통하고, 아날로그 스위치(SB-j 및 SC-j)가 비도통으로 된다.
상기 상태에 있어서, 샘플링 펄스(SPj; j=1 내지 N)가 데이터선 구동 회로(14)로부터 순차 출력되면, 각 샘플링 회로(15-j; j=1 내지 N)의 아날로그 스위치(SS-j; j=1 내지 N)가 순차 도통한다. 그리고, γ 보정 회로(3)로부터 순차 출력되는 각 화소에 대응한 아날로그 화상 신호는, 아날로그 스위치(SS-j 및 SA-j; j=1 내지 N)를 통하여 용량(CA-j; j=1 내지 N)에 순차 인가되어, 각 용량에 의해서 보유된다.
그 동안, 직전의 수평 주사 기간에 있어서 각 샘플링 회로(15-j; j=1 내지 N)의 용량(CB-j; j=1 내지 N)에 기록된 전압이, 아날로그 스위치(SD-j; j=1 내지 N)를 통하는 것에 의해, 데이터선(12-j; j=1 내지 N)에 출력된다. 데이터선(12-j; j=1 내지 N)상의 각 출력전압은, 선택 전압(G1)이 하이 레벨인 동안, 스위칭 트랜지스터(T1j; j=1 내지 N)를 통하여, 제 1 행째의 화소(Q1j(j=1 내지 N)의 각 화소 전극에 인가된다. 도 11에서는, 용량(CB-j; j=1 내지 N)으로부터 데이터선(12-j; j=1 내지 N)에 출력되는 전압중 화소(Q1j; j=1 내지 N)의 각 화소 전극에 인가되는 부분이 사선으로 도시되어 있다.
다음에, 선택 전압(G2)의 출력이 행해지는 제 2 번째의 수평 주사 기간에서는 선택신호(SELA)가 로우 레벨, 선택신호(SELB)가 하이 레벨로 된다. 이 때문에, 각 샘플링 회로(15-j; j=1 내지 N)에서는, 아날로그 스위치(SB-j 및 SC-j)가 도통하고, 아날로그 스위치(SA-j 및 SD-j)가 비도통으로 된다.
상기 상태에 있어서, 샘플링 펄스(SPj; j=1 내지 N)가 데이터선 구동 회로(14)로부터 순차 출력되면, 각 샘플링 회로(15-j; j=1 내지 N)의 아날로그 스위치(SS-j; j=1 내지 N)가 순차 도통한다. 그리고, γ 보정 회로(3)로부터 순차 출력되는 각 화소에 대응한 아날로그 화상 신호는, 아날로그 스위치(SS-j 및 SB-j; j=1 내지 N)를 통하여 용량(CB-j; j=1 내지 N)에 순차 인가되고, 각 용량에 의해서 보유된다.
그 동안, 직전의 수평 주사 기간에 있어서 각 샘플링 회로(15-j; j=1 내지 N)의 용량(CA-j; j=1 내지 N)에 기록된 각 전압이, 아날로그 스위치(SC-j; j=1 내지 N)를 통하는 것에 의해, 데이터선(12-j; j=1 내지 N)에 출력된다. 상기 데이터선(12-j; j=1 내지 N)상의 각 출력 전압은, 선택 전압(G2)이 하이 레벨인 동안, 스위칭 트랜지스터(T2j; j=1 내지 N)를 통하여, 제 2 행째의 화소(Q2j; j=1 내지 N)의 각 화소 전극에 인가된다. 도 11에서는, 용량(CA-j; j=1 내지 N)으로부터 데이터선(12-j; j=1 내지 N)에 출력되는 전압중 화소(Q1j; j=1 내지 N)의 각 화소 전극에 인가되는 부분이 사선으로 도시되어 있다.
이후의 각 수평 주사 기간에 있어서도, 같은 동작이 반복되고, 이로써 1 화면분의 전화소에 대응한 각 아날로그 화상 신호가, 액정 패널(1)에 있어서의 화소 (Qij; i=1 내지 M, j=1 내지 N)의 각 화소 전극에 인가된다.
각 화소(Qij; i=1 내지 M, j=1 내지 N)에서는, 인가전압에 따라서, 화소 전극과 대향 전극에 끼워진 액정의 배향이 변화하고, 화소의 투과율이 변화한다. 이로써 각 화소에서는 아날로그 화상 신호에 따른 계조에서의 표시가 행해진다.
그런데, 상술한 종래의 액정 패널에 있어서, 외부로부터 입력된 아날로그 화상 신호는 아날로그 신호인채로 액정 패널내에 보유되고, 각 화소로 공급되기 때문에, 그 보유 및 공급 과정에서, 샘플링 스위치(SS-j; j=1 내지 N)의 스위칭에 의해서 발생하는 노이즈의 영향을 받기 쉽다. 이 때문에, 아날로그 화상 신호를 그대로의 크기로 각 화소에 인가하는 것이 곤란하며, 이것이 표시 화상의 품질을 높이는 데에 있어서의 장해로 되어 있었다.
또한, 특히 대형의 액정 패널은 극히 큰 기생용량이 각 데이터선에 개재되어 있고, 그 용량치가 nF의 오더에 도달하는 경우도 있다. 이러한 대형 액정 패널에서는, 데이터선을 구동하기 위해서 큰 구동력이 필요하게 된다. 도 10에 도시하는 액정 패널(1)에 있어서, 버퍼(BUFA-j 및 BUFB-j; j=1 내지 N)가 사용되고 있는 것은, 이러한 큰 기생용량을 가진 데이터선(12-j; j=1 내지 N)을 구동하기 위해서이다. 여기서, 고품질의 화상 표시를 하기 위해서는, 액정 패널(1)에 주어지는 아날로그 화상 신호에 정확하게 대응한 전압이 이들의 데이터선(12-j; j=1 내지 N)에 인가되어, 화소의 구동에 사용되어야 한다.
그러나, TFT를 사용한 액정 패널의 경우, TFT를 사용한 연산 증폭기에 의해서, 이들의 버퍼가 구성되게 된다. 여기서, 채널TFT는 그 임계치나 소위 k 파라미터(상호 컨덕턴스를 트랜지스터의 채널 폭/채널 길이로써 나눈 파라미터)의 제조 불균일함이 크다. 이 때문에, TFT의 임계치나 k 파라미터의 제조 불균일함에 기인한 오프셋이 버퍼(BUFA-j 및 BUFB-j; j=1 내지 N)에 발생하고, 원래의 아날로그 화상 신호에 대응한 전압으로부터 어긋난 전압이 데이터선에 인가되어, 화상 표시의품질이 열화하게 된다.
이러한 좋지 못한 상황을 회피하기 위해서는, 연산 증폭기의 오프셋을 캔슬하는 회로를 액정 패널에 설치하거나, 또는 연산 증폭기의 오프셋을 캔슬하기 위한 트리밍(trimming)을 개개의 액정 패널마다 실시하는 것과 같은 대책을 강구할 필요가 있지만, 그와 같은 대책을 강구한 경우에는 제조 비용의 증대라는 다른 문제가 발생한다.
또한, 종래의 액정 패널(1)에서는, 어떤 수평 주사 기간에 있어서 샘플링 펄스(SPj; j=1 내지 N)에 의해서 용량(CA-j 또는 CB-j; j=1 내지 N)으로의 아날로그 화상 신호의 기록이 순차 행해진 후, 그 다음의 수평 주사 기간에 있어서 이들의 각 아날로그 화상 신호가 데이터선(12-j; j=1 내지 N)에 인가된다. 그 동안, 용량 (CA-j 또는 CB-j; j=1 내지 N)에 보유된 아날로그 화상 신호가 리크(leak)에 의해 감쇠하게 되지만, 그 감쇠량이 크면, 표시 화상의 컨트래스트의 저하를 초래하게 된다. 더욱이, 도 11에 예시되는 바와 같이, 예를 들면 1열째의 화소에 대응한 용량(CA-1)은, 수평 주사 기간내의 최초에 아날로그 화상 신호의 기록이 행해지기 때문에, 다음의 수평 주사 기간이 시작되기까지의 사이에 아날로그 화상 신호가 현저히 감쇠하는 것에 대하여, 예를 들면 N 열째의 화소에 대응한 용량(CA-N)은, 수평 주사 기간내의 맨마지막에 아날로그 화상 신호의 기록이 행해지기 때문에, 다음의 수평 주사 기간이 시작되기 까지의 사이에 있어서의 아날로그 화상 신호의 감쇠는 비교적 적다. 이와 같이 1행을 구성하는 각 화소의 순위에 따라서, 다른 감쇠량으로 아날로그 화상 신호가 감쇠하면, 표시 화상의 컨트래스트가 화면 좌우 방향으로경사지게 된다.
이러한 문제를 회피하기 위해서는, 1 수평 주사 기간이라는 장기간에 걸쳐 용량(CA-j 또는 CB-j; j=1 내지 N)에 보유된 아날로그 화상 신호를 거의 일정하게 유지할 필요가 있고, 그것을 위해서는, 이들의 용량을 크게 할 필요가 있다. 그러나, 이들의 용량을 크게 하면, 각 용량에 아날로그 화상 신호를 기록하는 동작이 느리게 되어 버리기 때문에, 액정 패널을 고속 구동하는 것이 곤란하게 된다는 문제가 있었다.
본 발명은 이상 설명한 사정을 감안하여 이루어진 것으로, 스위칭 노이즈나 리크의 영향을 받지 않고서 아날로그 화상 신호에 대응한 전압을 정밀도 좋게 화소에 공급할 수 있으며, 또한, 아날로그 화상 신호의 고속 샘플링이 가능한 전기 광학 장치 및 이것을 표시장치에 사용한 전자 기기를 제공하는 것을 목적으로 하고 있다.
도 1은 본 발명의 제 1 실시예에 따른 액정 패널의 구성을 도시하는 블록도.
도 2는 상기 실시예에 있어서의 타이밍 제어 회로의 구성을 도시하는 블록도.
도 3은 상기 타이밍 제어 회로의 동작을 도시하는 타이밍 챠트.
도 4는 상기 실시예의 동작을 도시하는 타이밍 챠트.
도 5는 타이밍 제어 회로의 다른 구성예를 도시하는 블록도.
도 6은 본 발명의 제 2 실시예에 따른 액정 패널의 구성을 도시하는 블록도.
도 7은 상기 실시예의 동작을 도시하는 타이밍 챠트.
도 8은 본 발명의 제 3 실시예에 따른 전자 기기의 예인 프로젝터의 구성을 도시하는 도면.
도 9는 상기 전자 기기의 다른 예인 모바일형 컴퓨터를 도시하는 도면.
도 10은 종래의 액티브 매트릭스형 액정 패널의 구성을 도시하는 블록도.
도 11은 상기 액정 패널의 동작을 도시하는 타이밍 챠트.
* 도면의 주요 부분에 대한 부호의 설명 *
1A, 1B: 액정 패널 Qij(i=1 내지 M, j=1 내지 N): 화소
Tij(i=1 내지 M, j=1 내지 N): 스위칭
11-i(i=1 내지 M): 주사선 트랜지스터
12-j(j=1 내지 N): 데이터선 13: 주사선 구동 회로
14: 데이터선 구동 회로 SS-j(j=1 내지 N): 샘플링 스위치
C-j(j=1 내지 N): 용량 16-j(j=1 내지 N): A/D 변환기
17-j(j=1 내지 N): 제 1 래치 18-j(j=1 내지 N): 제 2 래치
19-j(j=1 내지 N): D/A 변환기 22: A/D 변환기
본 발명은 아날로그 화상 신호에 의거하여, 기판에 매트릭스형으로 형성된 복수의 화소를 구동하는 것에 의해 화상 표시를 행하는 전기 광학 장치의 구동 회로에 있어서, 상기 아날로그 화상 신호를 디지털 신호로 변환하는 A/D 변환수단과, 상기 디지털 신호를 기억하는 기억수단과, 상기 기억수단에 기억된 디지털 신호를 아날로그 신호로 변환하고, 상기 화소에 공급하는 D/A 변환수단을 상기 기판상에 구비하는 전기 광학 장치의 구동 회로를 제공하는 것이다.
상기 전기 광학 장치의 구동 회로에 의하면, 입력된 아날로그 화상 신호는 디지털 신호로 변환되고, 화소로의 공급시기까지, 디지털 신호로서 기억수단에 보존된다. 따라서, 입력된 아날로그 화상 신호를 열화시키지 않고서 화소에 공급할 수 있다.
상기 전기 광학 장치의 구동 회로는 1 수평 주사 기간 내에 입력되는 상기 아날로그 화상 신호를 순차 샘플링하여 보유하는 복수의 샘플링 회로를 상기 기판상에 더 구비하고, 상기 A/D 변환수단은 상기 복수의 샘플링 회로에 보유된 각 아날로그 화상 신호를 각각 디지털 신호로 변환하는 복수의 A/D 변환기를 구비하며, 상기 기억수단은 상기 복수의 A/D 변환기로부터 얻어지는 복수의 디지털 신호를 기억하고, 상기 D/A 변환수단은 상기 기억수단에 기억된 복수의 디지털 신호를 각각 아날로그 신호로 변환하여 복수의 화소에 공급하는 복수의 D/A 변환기를 구비하는 것이라도 좋다.
상기의 경우에 있어서, 상기 복수의 A/D 변환기 및 기억수단은, 상기 복수의 샘플링 회로에 보유된 각 아날로그 화상 신호를, 각각이 보유되고 나서 1 수평 주사 기간보다도 짧은 시간내에 디지털 신호로 변환하여 기억하도록 하여도 좋다.
또한, A/D 변환수단을 복수의 A/D 변환기에 의해 구성하는 것이 아니며, 상기 기억수단이, 일정 기간내에 상기 A/D 변환수단으로부터 얻어지는 복수의 디지털 신호를 기억하고, 상기 D/A 변환수단은, 상기 기억수단에 기억된 복수의 디지털 신호를 각각 아날로그 신호로 변환하여 복수의 화소에 공급하는 복수의 D/A 변환기를 구비하는 것이라도 좋다.
상기의 경우에 있어서, 상기 A/D 변환수단으로부터 얻어지는 디지털 신호를 상기 기억수단에 공급하는 경로와, 외부로부터의 디지털 신호를 상기 기억수단에 공급하는 경로를 형성하여도 좋다.
상기의 전기 광학 장치의 구동 회로에 의하면, 아날로그 화상 신호를 취급하는 용도와, 디지털 화상 신호를 취급하는 용도의 양쪽에 적용할 수 있기 때문에, 전기 광학 장치를 필요로 하는 복수 종류의 전자 기기를 제조하는 경우에, 그 부품인 전기 광학 장치를 공용화하여, 제조 비용을 저감하는 것이 가능해진다.
또한, 이상 설명한 각 전기 광학 장치의 구동 회로에 있어서, D/A 변환수단은, 상기 기억수단에 기억된 디지털 신호에 대응한 아날로그 신호에 γ 보정 등의 비선형 변환을 실시한 아날로그 신호를 해당 디지털 신호로부터 생성하는 D/A 변환기에 의해서 구성하여도 좋다.
상기한 바와 같이 하는 것으로, γ 보정 등을 위한 아날로그 회로를 별도로 설치할 필요가 없어져, 장치를 간소화 할 수 있다.
본 발명은 특히, 기판에 박막 트랜지스터를 형성하는 것에 의해 구성된 TFT 액티브 매트릭스형 액정 패널에 적합하다.
본 발명에 따른 전기 광학 장치의 구동 회로를 가지는 전기 광학 장치는, 그 단체로 제조·판매 등 되는 것 외에, 프로젝터나 컴퓨터 등의 각종 전자 기기의 표시장치로서 사용된다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
A·제 1 실시예
도 1은 본 발명에 따른 전기 광학 장치의 제 1 실시예인 액티브 매트릭스형 액정 패널(1A)의 구성을 도시하는 블록도이다. 또, 상기 도면에 있어서, 상술한 도 10과 대응하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다.
상기 액정 패널(1A)에 있어서는, 데이터선(12-j; j=1 내지 N)에 대응하여, 샘플링 스위치(SS-j; j=1 내지 N)와, 용량(C-j; j=1 내지 N)과, A/D 변환기(16-j; j=1 내지 N)와, 제 1 래치(17-j; j=1 내지 N)와, 제 2 래치(18-j; j=1 내지 N)와, D/A 변환기(19-j; j=1 내지 N)가 설치되어 있다.
상기 회로를 구성하는 소자는, 화소의 화소 전극이나 스위칭 트랜지스터 등과 같이 소자 기판상에 형성되어 있다.
A/D 변환기(16-j; j=1 내지 N)는, 예를 들면 연속 근사형(successive approximation)의 A/D 변환기이다. 상기 A/D 변환기(16-j; j=1 내지 N)의 각 아날로그 입력단자는, 샘플링 스위치(SS-j; j=1 내지 N)를 각각 통하여, 아날로그 화상 신호의 입력신호 라인에 접속되어 있다. 또한, A/D 변환기(16-j; j=1 내지 N)의 각 아날로그 신호 입력 단자는, 용량(C-j; j=1 내지 N)의 한쪽의 전극에 접속되고, 이들의 용량에 있어서의 다른쪽의 전극은 접지되어 있다.
A/D 변환기(16-j; j=1 내지 N)는 용량(C-j; j=1 내지 N)에 보유된 아날로그 신호를 디지털 신호로 변환하여 출력한다. 여기서, A/D 변환기(16-j; j=1 내지 N)에 의한 각 A/D 변환은, 각각에 대응한 샘플링 스위치(SS-j; j=1 내지 N)가 온 상태로 되어 용량(C-j; j=1 내지 N)에 아날로그 화상 신호가 기록된 후, 1 수평 주사 기간보다도 짧은 시간내에 개시된다.
각 래치(17-j; j=1 내지 N)는 각각에 대응한 A/D 변환기(16-j; j=1 내지 N)에 의한 A/D 변환이 종료한 직후, 각 A/D 변환기(16-j; j=1 내지 N)로부터 출력된 디지털 신호를 각각 보유한다.
A/D 변환기(16-j; j=1 내지 N) 및 제 1 래치(17-j; j=1 내지 N)의 동작 타이밍을 제어하는 타이밍 제어 회로에 대해서는 각종 생각되지만, 이러한 회로는 예를 들면 도 2에 도시하는 바와 같이 구성할 수 있다.
도 2에 예시하는 타이밍 제어 회로는 클록 발생 회로(20)와, N 개의 A/D 변환 타이밍 제어 회로(21-j; j=1 내지 N)를 가진다. 여기서, 클록 발생 회로(20)는, 도 3에 예시하는 바와 같이, 일정 주파수의 클록(CLK)을 출력한다. 또한, 각 A/D 변환 타이밍 제어 회로(21-j)는, 도 3에 예시하는 바와 같이, 샘플링 펄스(SPj)가 출력되고 나서 소정 개수의 클록(CLK)이 출력된 후, A/D 변환기(16-j)가 A/D 변환을 행하여 1개의 디지털 신호를 출력하는 데 필요한 일련의 타이밍 제어 신호를 클록(CLK)에 동기하여 출력하며, 그 후, A/D 변환기(16-j)로부터 출력되는 디지털 신호를 래치(17-j)에 기록하기 위한 래치 펄스를 출력한다.
상기한 바와 같이 본 실시예에서는, 샘플링 펄스(SPj)에 의해서 샘플링되고, 용량(C-j)에 보유된 아날로그 화상 신호는, 그 후, 1 수평 주사 기간보다도 짧은 시간내에 디지털 신호로 변환되어, 래치(17-j)에 보유된다. 따라서, 종래의 액정 패널(1)에 있어서의 용량(CA-j; j=1 내지 N)이나 용량(CB-j; j=1 내지 N)보다도 용량(C-j; j=1 내지 N)의 용량치를 작게 할 수 있다.
제 2 래치(18-j; j=1 내지 N))는 제 1 래치(17-j; j=1 내지 N)의 출력 데이터를 보유하는 수단이다. 도 1에 도시하는 구성에서는, 타이밍 신호 생성 회로(2)로부터 이들의 래치(18-j; j=1 내지 N)에 대하여, 1 수평 주사 기간마다 래치 펄스(Lat)가 주어진다. 이것에 의해 제 1 래치(17-j; j=1 내지 N)에 보유된 N 화소분의 디지털 신호는 제 2 래치(18-j; j=1 내지 N)에 전송된다.
D/A 변환기(19-j; j=1 내지 N)는 제 2 래치(18-j; j=1 내지 N)에 보유된 각 디지털 신호의 D/A 변환을 행한다. 여기서, D/A 변환기(19-j; j=1 내지 N)는, 단지 디지털 신호를 이것에 대응한 아날로그 신호로 변환하는 것은 아니며, D/A 변환 시에 γ 보정을 행하여, γ 보정이 이루어진 아날로그 신호를 데이터선(12-j; j=1 내지 N)에 각각 출력한다.
상기 D/A 변환기(19-j; j=1 내지 N)로서, 예를 들면 스위치드 용량형의 D/A 변환기를 사용할 수 있다.
일반적으로 상기 종류의 스위치드 용량형의 D/A 변환기는, 변환 대상인 디지털 신호의 각 비트에 대응한 복수의 용량과, 각 용량에 대한 충방전을 행하기 위한 스위칭 회로를 가지고 있다. 여기서, 각 용량은 디지털 신호의 각 비트의 무게에 대응한 용량치를 가지고 있다. 그리고, 스위칭 회로의 스위칭 동작에 의해, 변환 대상인 각 비트중 값이 “1” 인 비트에 대응한 용량에만 기준 전원으로부터의 기준전압이 주어지고, 그 후, 각 용량에 보유된 전하가 가산되며, 가산후의 전하에 상당하는 아날로그 전압이 출력되는 것이다. 상기 스위치드 용량형의 D/A 변환기는, 연산 증폭기를 사용하지 않고서, 용량과 스위칭용의 TFT만에 의해 구성할 수 있기 때문에, 오프셋을 발생시키지 않고서, D/A 변환을 행할 수 있다.
본 실시예에 있어서의 D/A 변환기(19-j; j=1 내지 N)는, 상기 스위치드 용량형의 D/A 변환기에 대하여 γ 보정 기능을 부가한 것이다. 간단하게 하기 위해서, 3 비트의 디지털 데이터(D0 내지 D2)의 D/A 변환의 경우를 예로 본 실시예에 있어서의 D/A 변환기의 개략을 설명하면 다음과 같다.
우선, 상기 D/A 변환기는 3 비트의 디지털 데이터(D0 내지 D2)에 대응한 3개의 용량을 가지고 있다. 이들의 3개의 용량은, 비트(D0 내지 D2)의 각각의 무게에 대응한 용량치(Cdac, 2 Cdac 및 4 Cdac)를 각각 가지고 있다. 또한, 3개의 용량과 상기 D/A 변환기의 출력단자 사이에는 스위치가 개재되어 있다. 여기서, D/A 변환기의 출력단자에는, 용량치(Csln)의 기생 용량이 개재되어 있다. 또한 상기 D/A 변환기에는, 3개의 용량에 소정의 전압(Vdac)을 인가함과 동시에, D/A 변환기의 출력단자에 소정의 전압(Vsln)을 인가하는 직류 전원을 가지고 있다.
상기 구성에 있어서, 상기 스위치를 개방한 상태에서, 3개의 용량중“1”인 비트에 대응한 용량에 직류 전원으로부터 전압(Vdac)이 인가되고, D/A 변환기의 출력단자에 전압(Vsln)이 인가된다. 그 후, 상기 스위치가 도통 상태로 된다. 이 결과, 3개의 용량과 출력단자측의 기생 용량 사이에서 전하의 이동이 행해지고, 다음식에 의해 주어지는 전압(V)이 D/A 변환기의 출력단자로부터 출력된다.
V=(N·Cdac·Vdac+Csln·Vsln)/(N·Cdac+Csln)
상기 식에 있어서, N은 하위 3 비트에 대응한 수치이다. 상기의 각 용량치와 각 전압치를 적절하게 선택하는 것에 의해, D/A 변환기의 출력전압(V)을 3 비트의 디지털 데이터에 대응한 수치(N)에 따라서 S 자형으로 증가시키고, N에 대응한아날로그 전압에 대하여 γ 보정을 실시한 아날로그 전압을 얻을 수 있다.
또한, 디지털 데이터의 비트수가 많은 경우에는, 상위 비트의 값에 의해 상기 전압(Vdac 및 Vsln)을 바꾸고, 넓은 범위의 아날로그 전압을 얻도록 하여도 좋다.
이상이 본 실시예의 구성이다.
도 4는 이상 설명한 액정 패널(1A)의 동작을 도시하는 타이밍 챠트이다. 이하, 상기 타임 챠트를 참조하여, 본 실시예의 동작에 대하여 설명한다.
도 4에 도시하는 바와 같이, 각 수평 주사 기간에서는, 데이터선 구동 회로(14)로부터 샘플링 펄스(SPj; j=1 내지 N)가 순차 출력되고, 샘플링 스위치(SS-j; j=1 내지 N)가 순차 도통상태로 된다. 그리고, 외부로부터 액정 패널(1A)에 입력되는 아날로그 화상 신호(SigA)는, 도통상태로 되어 있는 샘플링 스위치(SS-j)를 통하여 용량(C-j)에 인가되고, 해당 샘플링 스위치(SS-j)가 비도통 상태로 되돌아가는 것에 의해 용량(C-j)에 보유된다. 이러한 샘플링 동작이 각 샘플링 스위치(SS-j; j=1 내지 N)에 의해서 순차 행해지는 결과, 아날로그 화상 신호의 N 개의 샘플링(SigAj; j=1 내지 N)이 용량(C-j; j=1 내지 N)에 순차 보유된다.
각 A/D 변환기(16-j; j=1 내지 N)에서는, 각각에 대응한 용량(C-j)에 아날로그 화상 신호의 샘플(이하, 아날로그 샘플이라고 한다; SigAj)이 보유되고 나서 1 수평 주사 기간보다 짧은 소정 시간내에 아날로그 샘플(SigAj)이 개시된다. 그리고, 각 A/D 변환기(16-j; j=1 내지 N)로부터 N 개의 아날로그 샘플(SigAj; j=1 내지 N)에 대응한 디지털 신호(Dj; j=1 내지 N)가 순차 출력된다. 각 디지털 신호(Dj; j=1 내지 N)는, 각각 A/D 변환기로부터의 출력 후, 즉시 제 1 래치(17-j; j=1 내지 N)에 보유된다.
그리고, 타이밍 신호 발생 회로(2)로부터 래치 펄스(Lat)가 출력되는 것에 의해, 제 1 래치(17-j; j=1 내지 N)에 보유된 디지털 신호(Dj; j=1 내지 N)는, 제 2 래치(18-j; j=1 내지 N)에 일제히 기록된다. 그 후 즉시, D/A 변환기(18-j; j=1 내지 N)에 의해, 제 2 래치(18-j; j=1 내지 N))에 보유된 디지털 신호(Dj; j=1 내지 N)의 D/A 변환이 개시된다. 상기 D/A 변환이 종료하면, γ 보정이 이루어진 아날로그 신호가 D/A 변환기(18-j; j=1 내지 N)로부터 출력되며, 데이터선(12-j; j=1 내지 N)에 각각 공급된다.
상기 데이터선(12-j; j=1 내지 N)상의 각 아날로그 신호는, 하이 레벨의 선택 전압(Gi)이 출력되고 있는 동안, 스위칭 트랜지스터(Tij; j=1 내지 N)를 통하여, 화소(Qij; j=1 내지 N)의 각 화소 전극에 인가된다.
이후의 각 수평 주사 기간에 있어서도, 같은 동작이 반복되고, 이로써 1 화면분의 전화소에 대응한 각 아날로그 신호가, 액정 패널(1)에 있어서의 화소 (Qij; i=1 내지 M, j=1 내지 N)의 각 화소 전극에 인가되어, 화상의 표시가 행해진다.
이상과 같이, 본 실시예에 의하면, 샘플링 펄스(SPj)에 의해서 용량(C-j)에 보유된 아날로그 샘플(SigAj)은, 그 보유후, 얼마간의 시간중에 디지털 신호(Dj)로 변환되고, 상기 디지털 신호(Dj)는 D/A 변환기(18-j)에 의한 D/A 변환이 개시될 때까지 래치(17-j)에 보유된다. 이 때문에, 용량(C-j)에 보유된 아날로그 샘플 (SigAj)이 리크에 의해서 감쇠하였다고 해도, 화소에 인가되는 전압에는 그 영향이거의 나타나지 않는다. 따라서, 본 실시예에 의하면, 고품질에서의 화상 표시가 가능해진다. 또한, 본 실시예에 의하면, 종래의 액정 패널(1)에 있어서의 용량(CA-j; j=1 내지 N)이나 용량(CB-j; j=1 내지 N)보다도 용량(C-j; j=1 내지 N)의 용량치를 작게 할 수 있고, 아날로그 화상 신호의 고속 샘플링이 가능하게 됨과 동시에 소비 전력을 저감할 수 있다.
또, 상기 실시예에서는, 각 샘플링 펄스(SPj)가 출력되는 것에 따라서, A/D 변환기(16-j) 및 래치(17-j)의 동작 타이밍을 제어하는 제어신호를 발생시키도록 하였지만, N 개의 A/D 변환기(16-j; j=1 내지 N) 및 N 개의 래치(17-j; j=1 내지 N)를 그룹 분리하고, 각 그룹 단위로 A/D 변환의 동작 제어 및 래치로의 기록 제어를 행하도록 하여도 좋다. 도 5는 그 경우의 타이밍 제어 회로의 구성예를 도시하는 것이다. 상기 예에서는, A/D 변환기(16-j; j=1 내지 N) 및 래치(17-j; j=1 내지 N)가 k 개씩으로 그룹 분리되어 있다. 그리고, 예를 들면 최초의 그룹에서는, 샘플링 펄스(SPk+1)가 출력되는 것에 의해, A/D 변환 타이밍 제어 회로(21-(k+1))에 의한 A/D 변환기(16-j; j=1 내지 k) 및 래치(17-j; j=1 내지 k)의 동작 타이밍의 제어가 개시된다. 또한, 다음 그룹에서는, 샘플링 펄스(SP2k+1)가 출력되는 것에 의해, A/D 변환 타이밍 제어 회로(21-(2k+1))에 의한 A/D 변환기(16-j; j=k+1 내지 2k) 및 래치(17-j; j=k+1 내지 2k)의 동작 타이밍의 제어가 개시된다. 그 이후의 각 그룹에 대해서도 마찬가지이다.
B. 제 2 실시예
도 6은 본 발명의 제 2 실시예인 액정 패널(1B)의 구성을 도시하는 블록도이다. 또, 상기 도면에 있어서, 상술한 도 1과 대응하는 부분에는 동일한 부호를 붙이고, 그 설명을 생략한다. 상기 액정 패널(1B)은 상술한 제 1 실시예에 있어서의 샘플링 스위치(SS-j; j=1 내지 N), 용량(C-j; j=1 내지 N) 및 A/D 변환기(16-j; j=1 내지 N)에 상당하는 것을 가지고 있지 않다. 그 대신에 상기 액정 패널(1B)은, A/D 변환기(22)를 가지고 있다. 상기 A/D 변환기(22)에는, 액정 패널(1B)의 외부로부터 아날로그 화상 신호가 입력된다. A/D 변환기(22)는, 상기 아날로그 화상 신호의 A/D 변환을 1 주사기간 동안에 N회 반복한다. 1 주사 기간 동안에는 데이터선 구동 회로(14)에 의해서 샘플링 펄스(SPj; j=1 내지 N)가 순차 출력된다. A/D 변환기(22)에 의한 A/D 변환은, 각 샘플링 펄스(SPj)가 출력되기 전에 행해지고, 샘플링 펄스(SPj)가 출력될 때에는 A/D 변환에 의해서 얻어진 디지털 신호가 래치(17-j; j=1 내지 N)에 공급된다.
래치(17-j; j=1 내지 N)에는, 데이터선 구동 회로(14)로부터의 샘플링 펄스(SPj; j=1 내지 N)가, 래치 펄스로서 공급된다. 각 래치(17-j)는, 각각에 대응한 샘플링 펄스(SPj)가 주어지는 것에 의해, 그 시점에서 A/D 변환기(22)로부터 출력되어 있는 디지털 신호를 보유한다.
본 실시예에서는, 이러한 아날로그 형식에 의한 화상신호의 입력 경로 외에, 디지털 형식에 의한 화상신호의 입력 경로가 형성되어 있고, 어느 한 입력 경로를 선택하는 것이 가능하다. 디지털 형식에 의한 화상 신호의 입력 경로가 선택된 경우, 외부로부터의 디지털 화상 신호(SigD)는 1화소분씩 샘플링 펄스(SPj; j=1 내지 N)의 발생 타이밍에 동기하여 상기 액정 패널(1B)에 입력된다. 그리고, 샘플링 펄스(SPj; j=1 내지 N)에 의해 래치(17-j; j=1 내지 N)에 순차 기록된다.
다른 구성은 제 1 실시예와 같다.
도 7은 본 실시예의 동작을 도시하는 타이밍 챠트이다.
상기 타임 챠트에 도시하는 바와 같이, 본 실시예에서는, 각 샘플링 펄스(SPj)가 출력될 때마다, A/D 변환기(22)로부터 아날로그 샘플(SigAj)에 대응한 디지털 신호(SigDj)가 출력되고, 이것이 디지털 신호(Dj)로서 래치(17-j)에 보유된다.
그 이외의 동작은, 상기 제 1 실시예와 같다.
본 실시예에 의하면, 액정 패널(1B)에 공급된 아날로그 화상 신호는, 즉시 디지털 신호로 변환되고, 데이터선에의 인가를 행하는 시기가 도래할 때까지 디지털 신호로서 래치(17-j; j=1 내지 N)나 래치(18-j; j=1 내지 N))에 보존되며, 데이터선으로의 인가 시에 아날로그 신호로 되돌려진다. 따라서, 액정 패널(1B)에 입력되고 나서 데이터선에 인가되기까지의 과정에 있어서의 아날로그 화상 신호의 열화가 적고, 고품질에서의 화상 표시를 행할 수 있다.
또한, 본 실시예에 의하면, 전기 광학 장치에 의하면, 아날로그 형식에 의한 화상신호의 입력 경로 외에, 디지털 형식에 의한 화상신호의 입력 경로가 형성되어 있기 때문에, 디지털 형식에 의한 화상신호의 입력 경로 아날로그 화상 신호를 취급하는 용도와, 디지털 화상 신호를 취급하는 용도의 양쪽에 적용할 수 있다. 따라서, 액정 패널을 필요로 하는 복수 종류의 전자 기기를 제조하는 경우에, 그 부품인 액정 패널을 공용화하여, 제조 비용을 저감하는 것이 가능해진다.
C. 제 3 실시예
다음에, 상술한 액정 패널(1A 또는 1B)을 전자 기기에 사용한 예에 대하여 설명한다.
<그 1: 프로젝터>
우선, 상기 액정 패널을 라이트 밸브로서 사용한 프로젝터에 대하여 설명한다. 도 8은 프로젝터의 구성예를 도시하는 평면도이다.
상기 도면에 도시하는 바와 같이, 프로젝터(1100) 내부에는, 할로겐 램프 등의 백색광원으로 이루어지는 램프 유닛(1102)이 설치되어 있다. 상기 램프 유닛(1102)으로부터 사출된 투사광은, 라이트 가이드(1104)내에 배치된 4장의 미러(1106) 및 2장의 다이클로익 미러(1108)에 의해서 RGB의 3원색으로 분리되고, 각 원색에 대응하는 라이트 밸브로서의 액정 패널(1110R, 1110B 및 1110G)에 입사된다.
액정 패널(1110R, 1110B 및 1110G)은 상술한 액정 패널(1A 또는 1B)과 동일한 구성을 가지고 있으며, 도시하지 않는 화상 신호 처리 회로로부터 공급되는 R, G, B의 원색신호가 상술한 아날로그 화상 신호(SigA)로서 주어진다. 이들의 액정 패널에 의해서 변조된 빛은, 다이클로익 프리즘(1112)에 3방향에서 입사된다. 상기 다이클로익 프리즘(1112)에 있어서는, R 및 B의 빛이 90도에 굴절하는 한편, G의 빛이 직진한다. 따라서, 각 색의 화상이 합성되는 결과, 투사 렌즈(1114)를 통하여, 스크린 등에 컬러 화상이 투사되게 된다.
또한, 액정 패널(1110R, 1110B 및 1110G)에는, 다이클로익 미러(1108)에 의해서, R, G, B의 각 원색에 대응하는 빛이 입사하기 때문에, 대향 기판에 컬러 필터를 설치할 필요는 없다.
<그 2: 모바일형 컴퓨터>
다음에, 상기 액정 패널을, 모바일형의 컴퓨터에 적용한 예에 대하여 설명한다. 도 9는 상기 컴퓨터의 구성을 도시하는 정면도이다. 도면에 있어서, 컴퓨터(1200)는, 키보드(1202)를 구비한 본체부(1204)와, 액정 디스플레이(1206)로 구성되어 있다. 상기 액정 디스플레이(1206)는, 앞서 설명한 액정 패널(1A 또는 1B)의 배면에 백 라이트를 부가하는 것에 의해 구성되어 있다.
또, 도 8 및 도 9를 참조하여 설명한 전자 기기 외에도, 액정 텔레비전이나, 뷰 파인더형, 모니터 직시형의 비디오 테이프 레코더, 카 네비게이션 장치, 페이저, 전자수첩, 전자 계산기, 워드 프로세서, 워크 스테이션, 휴대전화, 텔레비전 전화, POS 단말, 터치 패널을 구비한 장치 등을 들 수 있다. 그리고, 본 발명에 따른 이들의 각종 전자 기기에 적용 가능한 것은 말할 필요도 없다.
더욱이, 본 발명은 액티브 매트릭스형의 액정 패널로서 TFT를 사용한 것을 예로 들어 설명하였지만, 이것에 한정되지 않으며, 스위칭 소자로서 TFD(Thin Film Diode: 박막 다이오드)를 사용한 것이나, STN 액정을 사용한 패시브형의 액정 장치등에도 적용 가능하고, 또한 실리콘 기판에 스위칭 소자를 제작하는 경우에도 적용 가능하다. 또한, 액정 표시 장치에 한정되지 않고, 일렉트로루미네선스 소자등, 각종의 전기 광학 효과를 사용하여 표시를 행하는 표시 장치에도 적용 가능하다.
이상 설명한 바와 같이 본 발명에 따른 전기 광학 장치 또는 전자 기기에 의하면, 입력된 아날로그 화상 신호는 디지털 신호로 변환되고, 화소로의 공급 시기까지, 디지털 신호로서 보존된다. 따라서, 스위칭 노이즈나 장치내에서의 리크의 영향에 의해서 열화시키는 일 없이, 아날로그 화상 신호를 화소에 공급하여, 고품질로의 화상 표시를 행할 수 있다. 또한, 본 발명에 의하면, 샘플링된 아날로그 화상 신호를 보유하기 위한 용량을 큰 것으로 할 필요가 없기 때문에, 고속 샘플링이 가능하게 되고, 또한, 소비 전력을 저감할 수 있다.

Claims (10)

  1. 삭제
  2. 아날로그 화상 신호에 의거하여, 기판에 매트릭스형으로 형성된 복수의 화소를 구동하는 것에 의해 화상 표시를 행하는 전기 광학 장치의 구동 회로에 있어서,
    상기 아날로그 화상 신호를 디지털 신호로 변환하는 A/D 변환수단과,
    상기 디지털 신호를 기억하는 기억수단과,
    상기 기억수단에 기억된 디지털 신호를 아날로그 신호로 변환하고, 상기 화소에 공급하는 D/A 변환수단을 구비하고,
    1 수평 주사 기간 내에 입력되는 상기 아날로그 화상 신호를 순차 샘플링하여 보유하는 복수의 샘플링 회로를 상기 기판에 더 구비하고,
    상기 A/D 변환수단은, 상기 복수의 샘플링 회로에 보유된 각 아날로그 화상 신호를 각각 디지털 신호로 변환하는 복수의 A/D 변환기를 구비하며,
    상기 기억수단은, 상기 복수의 A/D 변환기로부터 얻어지는 복수의 디지털 신호를 기억하고,
    상기 D/A 변환수단은, 상기 기억수단에 기억된 복수의 디지털 신호를 각각 아날로그 신호로 변환하여 복수의 화소에 공급하는 복수의 D/A 변환기를 구비하며,
    상기 복수의 A/D 변환기의 각각은, 상기 아날로그 화상 신호를 상기 1 수평 주사 기간마다 1회 디지털 신호로 변환하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  3. 제 2 항에 있어서,
    상기 기억수단은, 일정 기간내에 상기 A/D 변환수단으로부터 얻어지는 복수의 디지털 신호를 기억하고,
    상기 D/A 변환수단은, 상기 기억수단에 기억된 복수의 디지털 신호를 각각 아날로그 신호로 변환하여 복수의 화소에 공급하는 복수의 D/A 변환기를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  4. 제 3 항에 있어서,
    상기 A/D 변환수단으로부터 얻어지는 디지털 신호를 상기 기억수단에 공급하는 경로와, 외부로부터의 디지털 신호를 상기 기억수단에 공급하는 경로를 구비하는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  5. 제 2 항에 있어서,
    상기 D/A 변환수단은, 상기 기억수단에 기억된 디지털 신호에 대응한 아날로그 신호에 비선형 변환을 실시한 아날로그 신호를 해당 디지털 신호로부터 생성하는 D/A 변환기에 의해서 구성되어 이루어지는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판상에 박막 트랜지스터를 형성하는 것에 의해 구성되어 이루어지는 것을 특징으로 하는 전기 광학 장치의 구동 회로.
  7. 제 2 항에 있어서,
    순차 출력되는 샘플링 펄스에 기초하여, 상기 A/D 변환 수단에 의해서 변환되는 복수의 상기 디지털 신호를 기억하는 복수의 제 1 기억 수단과,
    타이밍 신호에 기초하여, 상기 복수의 제 1 기억 수단에 기억되어 있는 복수의 상기 디지털 신호를 동시에 기억하는 복수의 제 2 기억 수단을 구비하고,
    상기 복수의 D/A 변환 수단은, 상기 복수의 제 2 기억 수단에 기억된 상기 복수의 디지털 신호를 복수의 아날로그 신호로 변환하고, 상기 화소에 공급하는 것을 특징으로 하는, 전기 광학 장치의 구동 회로.
  8. 제 2 항 내지 제 5 항 또는 제 7 항 중 어느 한 항에 기재된 전기 광학 장치의 구동 회로를 구비한 것을 특징으로 하는 전기 광학 장치.
  9. 제 8 항에 기재된 전기 광학 장치를 표시장치에 사용한 것을 특징으로 하는 전자 기기.
  10. 삭제
KR10-2000-0060707A 1999-10-15 2000-10-16 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기 KR100392973B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29439799A JP4161484B2 (ja) 1999-10-15 1999-10-15 電気光学装置の駆動回路、電気光学装置および電子機器
JP99-294397 1999-10-15

Publications (2)

Publication Number Publication Date
KR20010051050A KR20010051050A (ko) 2001-06-25
KR100392973B1 true KR100392973B1 (ko) 2003-07-31

Family

ID=17807216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0060707A KR100392973B1 (ko) 1999-10-15 2000-10-16 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US6864874B1 (ko)
JP (1) JP4161484B2 (ko)
KR (1) KR100392973B1 (ko)
CN (1) CN1185611C (ko)
TW (1) TW507180B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW526464B (en) * 2000-03-10 2003-04-01 Sharp Kk Data transfer method, image display device and signal line driving circuit, active-matrix substrate
JP2002236472A (ja) * 2001-02-08 2002-08-23 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
EP2148317B1 (en) * 2001-08-29 2018-06-20 Gold Charm Limited A semiconductor device for driving a current load device and a current load device provided therewith
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
JP4202110B2 (ja) * 2002-03-26 2008-12-24 シャープ株式会社 表示装置及び駆動方法並びにプロジェクタ装置
JP2004061624A (ja) * 2002-07-25 2004-02-26 Sanyo Electric Co Ltd 表示装置
US7839564B2 (en) 2002-09-03 2010-11-23 E Ink Corporation Components and methods for use in electro-optic displays
JP4049010B2 (ja) * 2003-04-30 2008-02-20 ソニー株式会社 表示装置
TW591594B (en) * 2003-05-19 2004-06-11 Au Optronics Corp LCD and internal sampling circuit thereof
US7274321B2 (en) * 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
JP5264048B2 (ja) * 2005-05-23 2013-08-14 ゴールドチャームリミテッド 液晶表示装置及びその駆動方法
US7218259B2 (en) * 2005-08-12 2007-05-15 Analog Devices, Inc. Analog-to-digital converter with signal-to-noise ratio enhancement
US8982029B2 (en) 2009-05-15 2015-03-17 Himax Display, Inc. Pixel circuitry of display device and display method thereof
TWI420482B (zh) * 2009-06-10 2013-12-21 Himax Display Inc 顯示裝置的畫素電路及其顯示方法
WO2012074792A1 (en) 2010-11-30 2012-06-07 E Ink Corporation Multi-color electrophoretic displays

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766430A (en) * 1986-12-19 1988-08-23 General Electric Company Display device drive circuit
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
DE69020036T2 (de) * 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JPH04195189A (ja) 1990-11-28 1992-07-15 Casio Comput Co Ltd 画像表示装置
TW356546B (en) * 1993-08-10 1999-04-21 Sharp Kk An image display apparatus and a method for driving the same
KR100385254B1 (ko) 1994-11-21 2003-08-21 세이코 엡슨 가부시키가이샤 액정구동장치,액정표시장치,아날로그버퍼및액정구동방법
US5600345A (en) * 1995-03-06 1997-02-04 Thomson Consumer Electronics, S.A. Amplifier with pixel voltage compensation for a display
US6100879A (en) * 1996-08-27 2000-08-08 Silicon Image, Inc. System and method for controlling an active matrix display
JPH10126802A (ja) * 1996-10-16 1998-05-15 Mitsubishi Electric Corp カラー画像表示装置及びカラー画像表示方法
JP3385910B2 (ja) 1997-05-15 2003-03-10 株式会社日立製作所 アクティブマトリクス液晶表示装置
JP3166668B2 (ja) 1997-08-21 2001-05-14 日本電気株式会社 液晶表示装置
JPH1185111A (ja) 1997-09-10 1999-03-30 Sony Corp 液晶表示素子

Also Published As

Publication number Publication date
KR20010051050A (ko) 2001-06-25
JP2001117527A (ja) 2001-04-27
US6864874B1 (en) 2005-03-08
CN1185611C (zh) 2005-01-19
JP4161484B2 (ja) 2008-10-08
CN1293426A (zh) 2001-05-02
TW507180B (en) 2002-10-21

Similar Documents

Publication Publication Date Title
KR100490765B1 (ko) 전기 광학 장치의 구동 방법, 화상 처리 회로, 전기 광학장치 및 전자기기
KR100392973B1 (ko) 전기 광학 장치의 구동 회로, 전기 광학 장치 및 전자 기기
US5708454A (en) Matrix type display apparatus and a method for driving the same
US6040812A (en) Active matrix display with integrated drive circuitry
US7193602B2 (en) Driver circuit, electro-optical device, and driving method
US6359608B1 (en) Method and apparatus for driving flat screen displays using pixel precharging
JP4168668B2 (ja) アナログバッファ回路、表示装置および携帯端末
US8497831B2 (en) Electro-optical device, driving method therefor, and electronic apparatus
US6930665B2 (en) Display device for D/A conversion using load capacitances of two lines
KR100358879B1 (ko) 액정 표시 장치의 구동 회로와 그 구동 방법
JP3741079B2 (ja) 表示装置および携帯端末
JP3800831B2 (ja) 表示装置及び電子機器
KR100417310B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 구동방법, 전자기기
KR20060105490A (ko) 샘플 홀드 회로 및 반도체 장치
US7002563B2 (en) Driving method for flat-panel display device
US20070132620A1 (en) Array substrate and display device
US7616183B2 (en) Source driving circuit of display device and source driving method thereof
JPH10253941A (ja) マトリクス型画像表示装置
US8115719B2 (en) Electro-optical device
KR100616711B1 (ko) 액정표시장치의 구동회로
JP2004093887A (ja) 表示装置
JP4962402B2 (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP3097612B2 (ja) 液晶駆動用半導体装置
JPH11202835A (ja) 液晶表示装置
JP2718835B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160627

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170707

Year of fee payment: 15