KR100382182B1

KR100382182B1 - 자동 테스트 가능한 통신용 ｌｓｉ 장치

Info

Publication number: KR100382182B1
Application number: KR10-2000-0070201A
Authority: KR
Inventors: 스즈끼고이찌로; 찌바가쯔하루
Original assignee: 엔이씨 일렉트로닉스 코포레이션
Priority date: 1999-11-25
Filing date: 2000-11-24
Publication date: 2003-05-09
Also published as: US6675332B1; JP2001154871A; TW526412B; JP3293813B2; KR20010061946A

Abstract

본 발명은 상태 머신으로부터의 플랙 신호를 자동적 및 반복적으로 검출하여 이 플랙 신호에 응답하여 테스트 동작을 실행할 수 있는 통신용 LSI 장치를 제공한다. 이 통신용 LSI 장치는 상태 머신부 및 테스트 제어부를 포함한다. 상태 제어부는 제1 리세트 신호에 응답하여 아이들 상태에서 컨피규레이션 동작을 실행한다. 상태 머신부는 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되고, 상기 상태 머신이 상기 아이들 상태로 변경된 후로부터 소정의 시간 후에 플랙 신호를 출력한다. 테스트 모드에서 테스트 제어부는 상기 플랙 신호나 외부로부터 공급되는 제2 리세트 신호에 응답하여 하나의 상기 제1 리세트 신호를 상기 상태 머신부에 출력한다.

Description

자동 테스트 가능한 통신용 ＬＳＩ 장치{COMMUNICATION LSI DEVICE WHICH CAN BE AUTOMATICALLY TESTED}

본 발명은 통신용 LSI 장치에 관한 것으로, 특히 고속 시리얼 버스(serial bus) LSI 장치에 관한 것이다.

통신에 사용되는 LSI 장치의 한 종류로는 1995년 IEEE(Institute ofElectrical and Electronic Engineers)에 의해 발간된 "고성능 시리얼 버스에 관한 IEEE 규격 1394호" 에 기재된 것이 공지되어 있으며, 광범위하게 사용되고 있다.

IEEE 1394호 규격에 따른 통신용 LSI 장치는 물리층 회로로 불리는 제어 회로를 가지며, 외부 상위층에 해당하는 링크 회로를 통해 제어 명령 신호를 수신하도록 구성된다. 고속 시리얼 버스를 포함하는 상위장치(host unit)에 이 통신용 LSI 장치를 실제로 이용할 때, 상위장치에 통상 포함되는 복수의 시리얼 버스에 대응하여 복수의 LSI 장치가 사용되게 된다. 따라서, 물리층 제어 회로는 복수의 LSI 장치의 트리(tree) 접속(트리 구조에서의 트리 식별 (Ids))을 구성하며 이 트리 구조의 개별의 LSI 장치에 식별 번호 (셀프 ID들)를 할당하는 것을 포함하는 컨피규레이션을 실행하는 기능을 갖는다.

일반적으로, 반도체 집적 회로 (LSI 장치)의 제품 테스트 공정에서는, 제품이 고온에서 장시간 조작되어 이 제품에 열 및 전기 응력이 인가되는 바이어스 온도 스크리닝(bias temperature screening)법을 이용하여 신뢰성 테스트를 실행한다. 따라서, 초기 불량이 검출되면, 이 초기 불량을 갖는 제품을 제거하여 고 신뢰성을 달성할 수 있도록 한다.

바이어스 온도 스크리닝 방법은 정적 바이어스 온도 스크리닝 방법 및 동적 바이어스 온도 스크리닝 방법으로 분류된다. 정적 바이어스 온도 스크리닝 방법에서, 비동작 상태의 LSI 장치가 전원 전압만이 LSI 장치에 공급되는 고온 조건 하에 남겨지게 된다. 이 경우, 회로는 동작하지 않으므로 회로의 일부는 전기 응력을 받지 않게 된다. 한편, 동적 바이어스 온도 스크리닝 방법에서는, 테스트 대상LSI 장치는 고온 상태 하에서 신호 패턴을 외부로부터 LSI 장치에 공급하여 LSI 장치를 계속적으로 동작시킨다. 따라서, 이 테스트는 열과 전기 응력이 LSI 장치에 부여된 상태에서 실행될 수 있다. 따라서, 동적 바이어스 온도 스크리닝 방법은 바이어스 온도 스크리닝 방법 중에서도 더욱 효과적이다.

그러나, 동적 바이어스 온도 스크리닝 방법이 실행되는 테스트 환경은 일정 온도 용기와 같은 밀폐된 제한 용기 내에 구축될 필요가 있다. 따라서, 테스트 대상 LSI 장치의 테스트 패턴을 공급하는 패턴 생성기 등의 장치를 테스트 환경에 위치시키는 것이 어렵다.

도 1은 종래의 통신용 LSI 장치의 물리층 회로(100)의 구조를 나타내는 블럭도이다. 도 1을 참조하면, 종래의 통신용 LSI 장치의 물리층 회로(100)는 상태 머신(state machine)(1), 타이머(2), 링크 인터페이스(I/F) 회로(3) 및 인버터(4)로 구성된다. 상태 머신(1)은 통신용 LSI 장치의 전체 동작을 제어한다. 타이머(2)는 상태 머신(1)의 상태 변환 시간의 제어에 이용된다. 인버터(4)는 리세트 단자 TR로부터 입력된 저 활성(low active) 리세트 신호 RB를 반전하여 고 활성 리세트 신호 R로 출력한다.

링크 인터페이스 회로(3)는 외부 링크 회로에 대한 인터페이스로 기능한다. 링크 인터페이스 회로(3)는 외부 링크 회로로부터의 명령 신호 Q를 명령 신호 단자 TQ를 통해 입력한다. 인터페이스 회로(3)는 명령 신호 Q를 해석하여 명령 IS를 상태 머신(1)에 출력한다.

상태 머신(1)은 고 활성 리세트 신호 R를 수신하여 미리 정해진 컨피규레이션 동작을 시작한다. 이 컨피규레이션 동작의 완료시, 상태 머신(1)은 고활성 플랙(flag) 신호 F (서브액션 갭(subaction gab)으로 불림)를 링크 인터페이스 회로(3)에 출력한다. 타이머(2)로부터의 출력을 상태 머신(1)에 공급하여, 플랙 신호 F가 출력되는 시간 등의 컨피규레이션 동작의 시간을 제어한다.

종래의 통신용 LSI 장치의 물리층 회로(100)의 동작을 도 1 및 도 2의 (a) 내지 도 2의 (f)를 참조하여 이하 설명한다. 도 2의 (a) 내지 2의 (f)는 종래의 물리층 회로의 각 부분에서의 파형을 나타내는 타이밍도이다. 먼저, 도 2의 (a)에서 나타낸 저 레벨의 리세트 신호 RB가 리세트 단자 TR로부터 입력되면, 도 2의 (d)에서 나타낸 바와 같이, 인버터(4)의 출력으로서의 리세트 신호 R가 고 레벨로 변경된다. 이 때, 상태 머신(1)이 리세트되어 "아이들(idle)" 상태로 들어간다. 그 후, 리세트 신호 R은 리세트 단자가 고 레벨로 변경될 때 저 레벨로 변경되어, 상태 머신(1)의 리세트 상태가 해제된다. 리세트 상태의 해제시, 상태 머신(1)은 다음과 같이 컨피규레이션 동작을 시작한다.

즉, 컨피규레이션 동작시, 타이머(2)에 의한 시간 제어하에서, 상태 머신(1)의 상태 S는 도 2의 (b)에서 나타낸 바와 같이, "버스 리세트" 상태, "트리 ID" 상태, "셀프 ID" 상태, 및 "아이들" 상태로 변경된다. "버스 리세트" 상태에서, 접속 대상인 시리얼 버스가 초기화된다. "트리 ID" 상태에서, 트리 구조는 대상 시리얼 버스와 관련되는 장치에 다른 통신용 LSI 장치를 포함하도록 구축된다. "셀프 ID" 상태에서는, 식별 번호가 트리 구조의 각 통신용 LSI 장치에 할당된다. 다음에, 상태 머신(1)의 상태 S는 "아이들" 상태로 복귀된다. 타이머(2)가 상태 머신(1)의 "아이들" 상태로의 복귀 후 미리 정해진 시간을 카운트하면, 상태 머신(1)은 도 2의 (c)에서 나타낸 바와 같이, 고 레벨의 펄스를 플랙 신호 F로 출력하여 컨피규레이션 동작을 종료하게 된다.

링크 인터페이스 회로(3)에는 컨피규레이션 동작의 최후까지 외부 링크 회로로부터의 명령 신호 Q가 입력되지 않는다. 그 결과, 명령 신호 단자 TQ는 저 레벨 상태이며, 명령 IS는 도 2의 (f)에서 나타낸 바와 같이, "요청 없음"을 나타낸다.

컨피규레이션 동작의 완료 후, 상태 머신(1)의 상태 S는 외부 링크 회로로부터 명령 신호 단자 TQ를 통해 입력되는 명령 신호를 대기하는, "아이들" 상태로 계속 유지된다. 명령 신호 단자 TQ로부터의 송신 명령 신호의 입력시, 링크 인터페이스 회로(3)는 도 2의 (f)에서 나타낸 바와 같이, "송신 요청" 명령을 명령 IS으로서 상태 머신(1)으로 출력한다. "송신 요구" 명령의 수신시, 상태 머신(1)은 도 2의 (b)에서 나타낸 바와 같이, 송신 동작을 실행하도록 "송신" 상태로 변경된다. 다음에, 상태 머신(1)은 "아이들" 상태로 복귀된다. 타이머(2)가 상태 머신(1)의 "아이들" 상태로의 복귀후 미리 정해진 시간을 카운트하면, 상태 머신(1)은 도 2의 (c)에서 나타낸 바와 같이, 고 레벨의 펄스를 플랙 신호 F로서 출력한다.

상술된 바와 같이, 종래의 통신용 LSI는 컨피규레이션 동작의 완료 후에는 패턴 신호 (명령 신호)가 외부 명령 신호 단자 TQ를 통해 LSI 장치의 내부 회로에 입력되지 않는 한 동작하지 않는다.

또한, 동적 바이어스 온도 스크리닝을 실행하는 데에 필요한 밀폐된 테스트 환경에서는, 테스트 대상인 통신용 LSI 장치를 컨피규레이션 동작 후 일정 온도 용기에 저장할 수는 있어도, 패턴 생성기를 테스트 대상 LSI 장치의 외부 단자 TQ와 접속하여 테스트 패턴을 공급하는 것은 불가능하다. 따라서, 미리 정해진 테스트를 실행할 수 없다.

상기 설명에 관련하여, 단일 칩 마이크로컴퓨터가 일본 공개 특허 출원 (JP-A-평성5-334463)에 기재되어 있다. 이 인용예에서, 단일 칩 마이크로컴퓨터는 대기 변환 명령을 검출하는 래치(207), 및 래치(207)의 출력 및 단일 칩 마이크로컴퓨터를 테스트 모드로 설정하는 TEST 신호(117)에 기초하여 NMI (masking impossible interrupt) 신호(115)를 선택하는 선택기(209)로 구성된다. 대기 변환 명령이 실행되면, 내부 NMI 신호(110)가 생성되어 대기 상태를 해제한다. 대기 변환 명령이 테스트 모드시에 실행될 때에도, 동적 바이어스 온도 스크리닝 동작시 NMI 신호나 RESET 신호의 입력 없이도 대기 상태를 취소하도록 회로가 활성화된다.

또한, 반도체 집적 회로의 테스팅 장치를 일본 공개 특허 출원 (JP-A-평성9-89996)에 기재하고 있다. 이 인용예에서, 테스팅 장치는 다위상 클럭 생성 회로(4) 및 입력/출력 버퍼 회로 F/FA1 내지 F/FA10로 구성된다. 다위상 클럭 생성 회로(4)는 동적 바이어스 온도 스크리닝 방법을 위해 테스트 단자 BT로부터 스캔 모드 신호 SM, 내부 로직을 동작시키기 위한 정상 클럭 신호 CK, 및 이진 스캐닝을 동작시키기 위한 스캔 클럭 신호 SCK를 생성한다. 입력/출력 버퍼 회로 F/FA1 내지 F/FA10은 이진 스캔 테스트 기능을 갖는다. 스캔 클럭 SCK가 입력/출력 버퍼 회로 F/FA1 내지 F/FA10에 배포되고 정상 클럭이 입력/출력 버퍼 회로 F/FA1 내지 F/FA10 및 F/FB1 내지 F/FB10에 배포된다. 스캔 모드 신호 SM은 스캔모드와 정상 모드 사이에서 전환하기 위해 모든 입력/출력 버퍼 회로 F/FA1 내지 F/FA10 및 F/FB1 내지 F/FB10에 접속된다. 경계 스캐닝의 마지막 단계 F/FA10의 출력이 제1 단계 F/FA1의 입력과 접속되어, 경계 스캐닝 루프를 형성한다. 단일의 BT 단자는 내부 회로를 동작시키면서 정적 번-인 (burn-in) 테스트가 실행될 수 있게 한다.

또한, 일본 공개 특허 출원 (JP-A-평성10-3401)에 마이크로컴퓨터가 기재되어 있다. 이 인용예에서, 동적 바이어스 온도 모드가 테스트 단자(7)를 통해 세트되면, 리세트 생성 회로(4)는 리세트 단자(6)로부터 입력되는 리세트 신호(12)가 아니라 테스트 ROM(3)에 저장된 프로그램의 실행이 종료된 것을 나타내는 테스트 프로그램 종료 신호(10)에 응답하여 마이크로컴퓨터를 리세트한다.

따라서, 본 발명의 목적은 테스트 동작을 자동적 및 반복적으로 실행할 수 있는 통신용 LSI 장치 및 이의 테스트 방법을 제공하는 것이다.

또한, 본 발명의 다른 목적은 상태 머신으로부터의 플랙 신호를 자동적 및 반복적으로 검출하여 이 플랙 신호에 응답하여 테스트 동작을 실행할 수 있는 통신용 LSI 장치, 및 이의 테스트 방법을 제공하는 것이다.

본 발명의 일 형태를 성취하기 위해서, 통신용 LSI 장치는 상태 머신부 및 테스트 제어부를 포함한다. 아이들 상태의 상태 머신부는 제1 리세트 신호에 응답하여 컨피규레이션 동작을 실행한다. 상태 머신부는 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되고, 상기 상태 머신이 상기 아이들 상태로 변경된후로부터 소정의 시간 후에 플랙 신호를 출력한다. 테스트 모드에서 테스트 제어부는 상기 플랙 신호나 외부로부터 공급되는 제2 리세트 신호에 응답하여 하나의 상기 제1 리세트 신호를 상기 상태 머신부에 출력한다.

통신용 LSI 장치는 제1 송신 명령을, 외부로부터 공급되는 제2 송신 명령에 응답하여, 상기 상태 머신부에 출력하는 링크 인터페이스를 더 포함한다. 이 경우, 상기 아이들 상태의 상태 머신부는 상기 제1 송신 명령에 응답하여 송신 동작을 실행한 다음에, 상기 송신 동작의 완료 후 상기 아이들 상태로 변경된다.

또한, 상태 머신부는 타이머를 포함한다. 타이머가 상기 컨피규레이션 동작의 완료 후로부터 상기 소정의 시간이 경과했음을 나타내면, 상기 아이들 상태의 상기 상태 머신부는 상기 플랙 신호를 출력한다.

또한, 테스트 제어부는 외부로부터 공급된 테스트 모드 설정 신호에 응답하여 상기 테스트 모드로 설정된다.

또한, 제2 리세트 신호는 초기에 한번 상기 테스트 제어부에 공급된다.

본 발명의 다른 형태에서, 통신용 LSI 장치를 테스트하는 방법은 (a) 테스트 모드를 설정하는 단계; (b) 상기 테스트 모드의 아이들 상태에서 제1 리세트 신호를, 외부로부터 공급되는 제2 리세트 신호에 응답하여, 상태 머신부에 생성시키는 단계; (c) 상기 제1 리세트 신호에 응답하여 상기 상태 머신부가 컨피규레이션 동작을 실행하고, 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되는 단계; (d) 상기 상태 머신부가 상기 아이들 상태에 있을 때, 상기 상태 머신부로부터 플랙 신호를 생성시키는 단계; (e) 제1 송신 명령을, 외부로부터 공급되는 제2송신 명령에 응답하여, 생성시키는 단계; (f) 상기 제1 송신 명령에 응답하여 상기 아이들 상태의 상기 상태 머신부가 송신 동작을 실행하고 상기 송신 동작의 완료 후 상기 아이들 상태로 변경되는 단계 ; 및 (g) 상기 플랙 신호에 응답하여 상기 테스트 모드의 상기 아이들 상태에서 상기 제1 리세트 신호를 상기 상태 머신부에 생성시키는 단계에 의해 성취될 수 있다.

상태 머신부는 타이머를 포함한다. 이 경우, 상기 (d) 생성 단계는, 상기 타이머가 상기 상태 머신이 상기 아이들 상태로 된 후로부터 소정의 시간이 경과했음을 나타낼 때, 상기 아이들 상태에서 상기 상태 머신이 상기 플랙 신호를 생성시킴으로써 달성될 수 있다.

또한, 상기 (a) 설정 단계는 외부로부터 공급된 테스트 모드 설정 신호에 응답하여 상기 테스트 모드로 설정하는 단계에 의해 성취될 수 있다.

본 발명의 또 다른 형태를 성취하기 위해서, 통신용 LSI 장치는, 상태 머신부, 리세팅 회로, 테스트 제어부 및 링크 인터페이스부를 포함한다. 아이들 상태의 상태 머신부는 제1 리세트 신호에 응답하여 컨피규레이션 동작을 실행한 다음에, 상기 아이들 상태로 변경된다. 또한, 상기 아이들 상태의 상태 머신부는 상기 제1 송신 명령에 응답하여 송신 동작을 실행한 다음에 상기 아이들 상태로 변경된다. 또한, 상태 머신부는 아이들 상태로 변경된 후로부터 소정의 시간 후에 플랙 신호를 출력한다. 리세팅 회로는 제1 리세트 신호를, 외부로부터 공급되는 제2 리세트 신호에 응답하여, 생성한다. 테스트 모드에서 테스트 제어부는 플랙 신호에 응답하여 제2 송신 명령을 출력한다. 상기 제2 전송 명령에 응답하여 링크 인터페이스부는 제1 송신 명령을 상기 상태 머신부에 출력한다.

여기에서, 상태 머신부는 타이머를 포함한다. 이 경우, 타이머가 상기 상태 머신부가 상기 아이들 상태로 된 후 소정의 시간이 경과했음을 나타낼 때, 상기 아이들 상태의 상기 상태 머신부는 상기 플랙 신호를 출력한다.

또한, 제3 송신 명령이 초기에 한번 상기 테스트 제어부에 공급된다.

본 발명의 또 다른 형태에서, 통신용 LSI 장치를 테스트하는 방법은 (a) 테스트 모드로 설정하는 단계; (b) 상기 테스트 모드의 아이들 상태에서 제1 리세트 신호를, 외부로부터 공급되는 제2 리세트 신호에 응답하여, 상태 머신부에 생성시키는 단계; (c) 상기 제1 리세트 신호에 응답하여 상기 상태 머신에 의해 컨피규레이션 동작을 실행하고, 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되는 단계; (d) 상기 상태 머신부가 상기 아이들 상태에 있을 때, 상기 상태 머신부로부터 플랙 신호를 생성시키는 단계; (e) 상기 플랙 신호에 응답하여 제1 송신 명령을 생성시키는 단계; (f) 상기 제1 송신 명령에 응답하여 상기 테스트 모드의 상기 아이들 상태에서 제2 송신 명령을 상기 상태 머신부에 생성시키는 단계; 및 (g) 상기 제2 송신 명령에 응답하여 상기 아이들 상태에서 상기 상태 머신부가 송신 동작을 실행하고 상기 상태 머신부는 상기 송신 동작의 완료 후 상기 아이들 상태가 되는 단계에 의해 달성된다.

여기에서, 상태 머신부는 타이머를 포함할 수 있다. 상기 (d) 생성 단계는상기 타이머가 상기 상태 머신이 상기 아이들 상태로 된 후로부터 소정의 시간이 경과했음을 나타낼 때, 상기 아이들 상태에서 상기 플랙 신호를 생성시키는 단계를 포함한다.

또한, 상기 (a) 설정 단계는 상기 테스트 모드를, 외부로부터 공급된 테스트 모드 설정 신호에 응답하여, 설정하는 단계로 성취될 수 있다.

또한, 본 발명은 제1 송신 명령을 외부로부터 공급되는 제3 송신 명령에 응답하여 생성하는 단계를 포함한다.

도 1은 종래의 통신용 LSI 장치의 종래의 물리층 회로의 구조를 나타내는 블럭도이다.

도 2의 (a) 내지 도 2의 (f)는 종래의 물리층 회로의 각 부분에서의 파형을 나타내는 타이밍도이다.

도 3은 본 발명의 제1 실시예에 따른 통신용 LSI 장치의 물리층 회로의 구조를 나타내는 블럭도이다.

도 4는 도 3에 나타낸 물리층 회로의 테스트 모드 제어기의 동작을 나타내는 흐름도이다.

도 5의 (a) 내지 5의 (g)는 정상 동작 모드시 제1 실시예에 따른 통신용 LSI 장치의 물리층 회로의 각 부분에서의 동작 파형을 나타내는 타이밍도이다.

도 6의 (a) 내지 도 6의 (g)는 테스트 모드에서 제1 실시예에 따른 통신용 LSI 장치의 물리층 회로의 각 부분에서의 동작 파형을 나타내는 타이밍도이다.

도 7은 본 발명의 제2 실시예에 따른 통신용 LSI 장치의 물리층 회로를 나타내는 블럭도이다.

도 8은 제2 실시예에 따른 통신용 LSI 장치의 물리층 회로의 테스트 모드 제어기의 동작을 나타내는 흐름도이다.

도 9는 제2 실시예에 따른 통신용 LSI 장치의 물리층 회로의 송신 명령 신호 생성 회로의 구조 예를 나타내는 도면이다.

도 10은 송신 명령 신호 생성 회로의 동작을 나타내는 흐름도이다.

도 11의 (a) 내지 도 11의 (g)는 테스트 모드에서 제2 실시예에 따른 통신용 LSI 장치의 물리층 회로의 각 부분에서의 동작 파형을 나타내는 타이밍도이다.

<도면의 주요 부분에 대한 간단한 설명>

1 : 상태 머신

3 : 링크 인터페이스(I/F) 회로

4 : 인버터

5, 5의 (a) : 테스트 제어부

10, 10A : 물리층 회로

51, 51A : 테스트 모드 제어기

52 : 송신 명령 신호 생성 회로

본 발명의 통신용 LSI 장치를 첨부한 도면을 참조하여 이하 더욱 상세히 설명한다.

본 발명의 통신용 LSI 장치는 IEEE 1394호 규격과 호환되는 고속 시리얼 버스에 사용된다. 본 발명의 LSI 장치는 전체 LSI 장치의 제어 회로로서 물리층 회로를 포함하며 상기 종래의 LSI 장치와 같이, 외부 상위층에 해당하는 링크 회로를 통해 제어 명령 신호를 수신하도록 구성된다. 고속 시리얼 버스를 포함하는 상위장치에서 본 발명의 통신용 LSI 장치를 실제로 이용할 때에, 종래의 LSI 장치와 같이, 상위장치의 복수의 시리얼 버스에 대응하여 복수의 LSI 장치가 사용되게 된다.

물리층 회로는 복수의 통신용 LSI 장치의 트리 접속 (트리 구조의 트리 ID들)을 구축하여 이 트리 구조의 각 LSI 장치에 식별 번호 (셀프 ID들)을 할당하는 컨피규레이션 동작을 실행하는 기능을 갖는다. 본 실시예에 따른 통신용 LSI 장치의 물리층 회로는 상태 변환 제어 회로인 상태 머신으로부터 플랙 신호를 검출하여, 이 플랙 신호에 대응하는 신호를 리세트 신호나 명령 신호로서 상태 머신에 공급한다. 이런 방법으로, 정상 회로 동작을 실행하도록 설정함으로써 테스트 모드시 신뢰성 테스트를 실행할 수가 있다.

도 3은 본 발명의 제1 실시예에 따른 통신용 LSI 장치의 물리층 회로의 구조를 나타내는 블럭도이다. 도 3을 참조하면, 도 1과 공통인 소자에는 동일한 참조 부호를 할당한다. 통신용 LSI 장치의 물리층 회로는 도 1에 나타낸 종래의 LSI 장치와 공통인 상태 머신(1)이외에 테스트 제어부(5), 링크 인터페이스(I/F) 회로(3), 및 타이머(2)로 구성된다. 상태 머신(1)은 외부 명령 신호에 따라서 고속 시리얼 버스 제어의 상태를 미리 정해진 순서대로 변환시키는 컨피규레이션 동작을 실행하는 기능을 갖는다. 따라서, 고속 시리얼 버스 제어의 상태를 미리 정해진 설정 상태로 설정할 수 있다. 또한, 상태 머신(1)은 전체 LSI 장치의 전체 동작을 제어한다.

타이머(2)는 상태 머신(1)의 상태 변환 시간 제어에 이용된다. 타이머(2)의 출력을 상태 머신(1)에 공급하여 컨피규레이션 동작의 시간, 예를 들어 플랙 신호 F가 출력되는 시간을 제어한다.

링크 인터페이스 회로(3)는 물리층의 상위층에 해당하는 외부 링크 회로(도시 생략)와의 인터페이스로서 기능한다. 링크 인터페이스 회로(3)는 외부 링크 회로로부터 명령 신호 단자 TQ를 통해 명령 신호 Q를 입력받아, 이 명령 신호를 해석하고, 명령 IS를 테스트 제어부(5)에 출력한다. 링크 인터페이스 회로(3)는 플랙신호 F를 수신한다.

테스트 제어부(5)는 테스트 모드 신호 TM이 활성 상태에 있을 때 플랙 신호 F에 대응하는 펄스를 리세트 신호 R로서 상태 머신(1)에 출력하는 테스트 모드 제어기(51)를 포함한다.

상태 머신(1)은 테스트 모드 제어기(51)로부터 공급되는 고 활성 리세트 신호 R에 응답하여, 후술되는 컨피규레이션 동작을 시작한다. 컨피규레이션 동작의 완료시, 상태 머신(1)은 플랙 신호 F (서브액션 갭으로 불림)를 링크 인터페이스 회로(3) 및 테스트 모드 제어기(5)에 출력한다.

테스트 제어 회로(5)의 테스트 모드 제어기(51)에는 저 활성 리세트 신호 RB, 및 고 레벨일 때 테스트 모드를 나타내는 테스트 모드 신호 TM이 입력된다. 제어기(51)는 테스트 모드 신호 TM이 활성 상태에 있을 때 플랙 신호 F와 동기하는 펄스 신호로서 리세트 신호 R를 출력한다.

도 4는 테스트 모드 제어기(51)의 동작을 나타내는 흐름도이다. 도 4를 참조하면, 리세트 신호 RB가 단계 S51에서 저 레벨로 활성화될 때, 고 레벨의 리세트 신호 R가 출력된다 (단계 S54). 또한, 단계 S52에서 테스트 모드 신호 TM이 활성인 고 레벨이어서 테스트 모드로 설정될 때, 동작 플로우는 단계 S53으로 진행한다. 또한 고레벨의 플랙 신호 F가 입력되면, 고 레벨의 리세트 신호 R가 출력된다. 다른 경우, 저 레벨의 리세트 신호 R가 출력된다 (단계 S55).

다음에, 본 발명의 제1 실시예에 따른 통신용 LSI 장치의 동작을 도 3 및 도 5의 (a) 내지 도 5의 (g), 및 도 6의 (a) 내지 6의 (g)를 참조하여 이하 설명한다.

도 5의 (a) 내지 도 5의 (g)는 정상 동작 모드시 통신용 LSI 장치의 각 부분에서의 동작 파형을 나타내는 타이밍도이다. 먼저, 입력된 테스트 모드 신호 TM은 저 레벨이고, 물리층 회로(10)는 이 저 레벨에서 테스트 모드 신호 TM에 응답하여 정상 모드에서 동작한다.

정상 동작 모드에서의 동작시, 리세트 신호 RB가 도 5의 (b)에서 나타낸 바와 같이 리세트 단자 TR를 통해 수신되면, 테스트 모드 제어기(51)는 도 5의 (e)에서 나타낸 바와 같이, 리세트 신호 R를 고 레벨로 설정하고, 이 리세트 신호를 상태 머신(1)에 공급한다. 상태 머신(1)의 상태 S는 도 5의 (c)에서 나타낸 바와 같이, 고 레벨의 리세트 신호 R에 응답하여 리세트되고 대기 상태인 "아이들" 상태로 설정된다. 그 후, 리세트 신호 RB가 도 5의 (b)에서 나타낸 바와 같이 고 레벨이 되면, 테스트 모드 제어기(51)는 도 5의 (e)에서 나타낸 바와 같이, 리세트 신호 R를 저 레벨로 설정한다. 상태 머신(1)의 리세트 상태는 도 5의 (c)에서 나타낸 바와 같이, 리세트 신호 R의 저 레벨에 응답하여 해제된다. 상태 머신(1)은 리세트 상태의 해제시 다음의 컨피규레이션 동작을 시작한다.

즉, 컨피규레이션 동작시, 타이머(2)에 의한 시간 제어하에서, 상태 머신(1)의 상태 S는 도 5의 (c)에서 나타낸 바와 같이, "버스 리세트" 상태, "트리 ID" 상태, "셀프 ID" 상태 및 "아이들" 상태로 변경된다. "버스 리세트" 상태에서, 접속 대상인 시리얼 버스가 초기화된다. "트리 ID" 상태에서, 트리 구조는 대상 시리얼 버스와 관련되는 장치에 다른 통신용 LSI 장치를 포함하도록 구축된다. "셀프 ID" 상태에서, 식별 번호가 트리 구조의 각 통신용 LSI 장치에 할당된다. 다음에, 상태 머신(1)의 상태 S가 "아이들" 상태로 복귀된다. 타이머(2)가 상태 머신(1)의 "아이들" 상태로의 복귀후 미리 정해진 시간을 카운트하면, 도 5의 (d)에서 나타낸 바와 같이 상태 머신(1)은 플랙 신호 F를 고 레벨의 펄스로 출력하여, 컨피규레이션 동작이 종료하게 된다. 명령 신호 Q가 명령 신호 단자 TQ를 통해 외부 링크 회로로부터 링크 인터페이스 회로(3)에 공급된다. 명령 신호 Q는 리세트부터 컨피규레이션 동작의 종료때 까지의 기간 동안 저 레벨에 있다. 또한, "요청 없음"을 나타내는 명령 IS가 저 레벨의 명령 신호 Q에 응답하여 링크 인터페이스 회로(3)로부터 출력된다.

컨피규레이션 동작의 완료 후, 상태 머신(1)의 상태 S는 "아이들" 상태에 계속 유지되어, 외부 링크 회로로부터 명령 신호 단자 TQ로 입력되는 명령 신호를 대기한다.

도 5의 (f)에서 나타낸 송신 명령 신호 Q가 명령 신호 단자 TQ를 통해 입력되면, 링크 인터페이스 회로(3)는 도 5의 (g)에서 나타낸 바와 같이, 명령 신호 A를 해석하여 명령 IS로서의 "송신 요청" 명령을 테스트 제어부(5)를 통해 상태 머신(1)에 출력한다. 상태 머신(1)의 상태 S는 도 5의 (c)에서 나타낸 바와 같이, 명령 신호 IS의 "송신 요청" 명령에 응답하여 "송신" 상태로 변환된다. 송신 대상인 데이터의 송신 동작이 실행된 후에, 상태 머신(1)의 상태 S는 도 5의 (c)에서 나타낸 바와 같이, "아이들" 상태로 복귀된다. 타이머(2)가 상태 머신(1)의 "아이들" 상태로의 복귀 후 미리 정해진 시간을 카운트하면, 상태 머신(1)은 도 5의 (b)에서 나타낸 바와 같이, 플랙 신호 F를 고 레벨의 펄스로서 출력한다.

상기 동작은 상태 머신(1)이 컨피규레이션 동작의 완료 후 "아이들" 상태에서 명령 신호를 대기하여 명령 신호가 입력될 때 까지 회로가 동작하지 않는 것을 의미한다.

다음에, 도 6의 (a) 내지 도 6의 (g)는 테스트 모드시의 동작을 나타내고, 여기에서 테스트 모드 신호는 활성 상태를 나타내는 고 레벨이고, 물리층 회로(10)는 테스트 모드에서 고 레벨의 테스트 모드 신호 TM에 응답하여 동작된다.

테스트 모드시에서의 동작시, 고 레벨의 리세트 신호 RB가 리세트 단자 TR에 공급된다. 대응 리세트 신호 R는 저 레벨이 되므로, 이에 응답하여 제1 컨피규레이션 동작이 동기된다. 이 동작은 정상 동작시 실행되는 상기 컨피규레이션 동작의 것과 완전히 동일하다. 제1 컨피규레이션 동작은 도 6의 (d)에서 나타낸 바와 같이, 고 레벨의 펄스인 플랙 신호 F의 출력시 완료된다.

테스트 모드 제어기(51)는 도 6의 (e)에서 나타낸 바와 같이, 플랙 신호 F의 공급에 응답하여 리세트 신호 R를 플랙 신호 F와 거의 동일한 펄스 폭을 갖는 펄스 신호로서 생성하여 이 리세트 신호 R를 플랙 신호 F의 것과 거의 동일한 타이밍에서 상태 머신(1)에 공급한다. 이 펄스 R의 공급에 응답하여, 상태 머신(1)은 리세트되어 제2 컨피규레이션 동작을 시작한다. 제2 컨피규레이션 동작시, 상태 머신(1)의 상태 S는 또한 제1 컨피규레이션 동작과 유사한 방식으로 변환된다. 그 결과, 제2 컨피규레이션 동작은 도 6의 (d)에서 나타낸 바와 같이, 고 레벨의 펄스인 플랙 신호 F를 출력하여 완료된다.

그 후, 상태 머신(1)은 제2 컨피규레이션 동작이 시작되는 공정과 유사하게,제3 컨피규레이션 동작을 시작한다.

뒤이어서, 상술된 바와 같은 동작, 즉 컨피규레이션 동작은 전원의 정지로 테스트가 종료될 때 까지 반복된다. 테스트 모드시, 고 레벨의 명령 신호 Q를 명령 신호 단자 TQ에 공급할 필요가 없다. 따라서, 명령 신호 단자 TQ는 저 레벨로 계속 유지되고, 명령 신호 IS는 "요청 없음"을 계속적으로 나타낸다.

상술된 바와 같이, 동적 바이어스 스크리닝 동작은 본 발명의 실시예에 따른 통신용 LSI 장치에 의해 용이하게 실행될 수 있다. 이것은 상태 머신(1)이 테스트 모드 동작시 상태 머신(1)으로부터의 플랙 신호에 응답하여 리세트되기 때문이다. 따라서, 컨피규레이션 동작은 상태 머신이 플랙 신호 F를 출력할 때 마다 실행되게 된다.

이 반복적 컨피규레이션 동작은 물리층 회로의 자동 동작에 의해 리세트 단자로부터 리세트 신호를 한번만 공급하는 것으로 실현된다. 그 후, 물리층 회로에 테스트 패턴 신호를 더 이상 공급할 필요가 없어진다. 따라서, 동적 바이어스 온도 스크리닝 방법에 있어서의 신뢰성 테스트 유닛에 리세트 신호를 입력하기 위한 수단만이 필요하므로, 신뢰성 테스트 유닛을 용이하게 구성할 수가 있다.

다음에, 본 발명의 제2 실시예에 따른 통신용 LSI 장치를 더욱 상세히 설명한다. 도 7은 본 발명의 제2 실시예에 다른 통신용 LSI 장치의 물리층 회로를 나타내는 블럭도이다. 도 7에서, 도 3과 동일한 소자에는 동일한 참조 부호가 할당된다.

도 7을 참조하면, 제2 실시예의 통신용 LSI 장치의 물리층 회로(10A)는 테스트 제어부(5) 대신에 테스트 제어부(5의 (a)) 및 인버터(4)가 제공된다는 점에서 제1 실시예의 것과 다르다. 테스트 제어부(5의 (a))는 테스트 모드 동작시 명령 신호 Q, 테스트 모드 신호 TM, 및 플랙 신호 F를 수신하여 상태 머신(1)의 동작을 제어한다. 인버터(4)는 리세트 단자 TR으로부터의 리세트 신호 RB를 반전하여 리세트 신호 R로서 상태 머신(1)에 출력한다.

테스트 제어부(5의 (a))는 테스트 모드 제어기(51) 대신에 테스트 모드 제어기(51A) 및 송신 명령 신호 생성 회로(52)로 구성된다. 테스트 모드 제어기(51A)는 명령 신호 단자 TQ로부터 명령 신호 Q를, 테스트 모드 단자 TT로부터 테스트 모드 신호 TM를, 후에 설명하는 송신 명령 신호 QT를 수신하여, 명령 신호 Q0를 링크 인터페이스 회로(3)에 출력 및 공급한다. 송신 명령 신호 생성 회로(52)는 상태 머신(1)으로부터 플랙 신호 F를 수신하여 송신 명령 신호 QT를 테스트 모드 제어기(51A)에 출력 및 공급한다.

도 8은 테스트 모드 제어기(51A)의 동작을 나타내는 플로우 챠트이다. 도 8을 참조하면, 테스트 모드 신호 TM이 활성 하이 레벨에 있으면, 단계 S61에서 테스트 모드로 설정된다. 이 때, 송신 명령 신호 생성 회로(52)로부터의 송신 명령 신호 QT는 명령 신호 Q0로서 출력된다 (단계 S62). 테스트 모드 신호 TM이 하이 레벨이 아니면, 즉 저 레벨이면, 정상 동작 모드로 설정된다. 이 때, 명령 신호 단자 QT를 통해 외부 링크 회로로부터 입력되는 명령 신호 Q가 명령 신호 Q0로 출력된다 (단계 S63).

도 9는 송신 명령 신호 생성 회로(52)의 구조예를 나타내는 도면이다. 도 9를 참조하면, 송신 명령 신호 생성 회로(52)는 4비트 버퍼(521)로 구성된다. 플랙 신호 F는 버퍼(521)의 각 비트로서 부하 단자 LD에 입력된다. 0번째 비트 B0의 입력단에 "0"이 입력되고 세번째 비트 B3의 출력단으로부터 송신 명령 신호 QT가 출력된다.

도 10은 송신 명령 신호 생성 회로(52)의 동작을 나타내는 흐름도이다. 도 10을 참조하면, 송신 명령 신호는 플랙 신호 F가 단계 S71에서 하이 레벨이 될 때 버퍼(521)의 비트 B0 내지 B3 (도면에서 B0 내지 B3로 기록됨) 각각에 로드된다 (단계 S72). 그 후, 시프트 동작이 세번 반복된다. 각 시프트 동작시, 제2, 제1 및 제0 비트의 값이 각각 버퍼(521)의 제3, 제2 및 제1 비트에 입력된다. 또한, 레벨 "0"은 버퍼(521)의 제0 비트에 입력된다. 이 동작에 의해, 송신 명령 신호 QT는 제3 비트의 출력단으로부터 직렬로 출력된다.

다음에, 제2 실시예의 통신용 LSI 장치의 물리층 회로의 동작을 설명한다. 도 11의 (a) 내지 도 11의 (g)는 각 부분에서의 동작 파형을 나타내는 타이밍도이다.

도 11의 (a) 내지 도 11의 (g)를 참조하면, 먼저 테스트 모드 신호 TM가 비활성 상태를 나타내는 저 레벨인 경우, 제2 실시예의 통신용 LSI 장치의 물리층 회로는 정상 동작 모드에서 동작하게 된다. 정상 동작 모드시의 동작은 제1 실시예의 것과 매우 동일하므로, 그 설명은 여기에서 생략한다.

다음에, 도 11의 (a)에서 나타낸 바와 같이, 고 레벨의 테스트 모드 신호 TM이 활성 상태를 나타내도록 입력된다. 물리층 회로(10A)는 고 레벨의 테스트 모드신호 TM에 응답하여 테스트 모드에서 동작한다.

테스트 모드에서의 동작시, 리세트 단자 TR에 공급되는 리세트 신호 RB가 하이 레벨이 되어 대응하는 리세트 신호 R가 도 11의 (b) 및 11의 (e)에서 나타낸 바와 같이 저 레벨이 되면, 컨피규레이션 동작은 도 11의 (g)에서 나타낸 바와 같이 시작된다. 이 컨피규레이션 동작은 제1 실시예에 따른 정상 동작 모드에서 실행되는 컨피규레이션 동작의 것과 완전히 동일하다. 컨피규레이션 동작은 도 11의 (d)에서 나타낸 바와 같이, 하이 레벨의 펄스인 플랙 신호 F를 출력함으로써 완료된다.

플랙 신호 F에 응답하여 송신 명령 신호 QT를 생성하여 이 명령 신호 QT를 테스트 모드 제어기(51A)에 공급하는, 송신 명령 신호 생성 회로(52)에 플랙 신호 F가 공급된다. 테스트 모드 제어기(51A)는 송신 명령 신호 QT에 응답하여 명령 신호 Q0를 생성하여, 이 명령 신호 Q0를 링크 인터페이스 회로(3)에 공급한다. 링크 인터페이스 회로(3)는 도 11의 (g)에서 나타낸 바와 같이, 송신 명령 신호 Q0를 해석하여 상태 머신(1)에 "송신 요청" 명령을 명령 IS로서 출력한다. 상태 머신(1)의 상태 S는 도 11의 (c)에서 나타낸 바와 같이, 상태가 "송신 요청"에 응답하여 "송신" 상태로 변환되어 송신 동작이 실행된 후에 "아이들" 상태로 복귀된다. 타이머(2)가 미리 정해진 시간을 카운트하면, 상태 머신(1)이 플랙 신호 F를 출력한다.

이어서, 송신 명령 신호 생성 회로(52)는 도 11의 (f)에서 나타낸 바와 같이, 송신 명령 신호 QT를 다시 출력한다. 테스트 모드 제어기(51A)는 명령 신호 Q0를 출력한다. 링크 인터페이스 회로(3)는 "송신 요청"을 명령 IS로 출력하고,상태 머신(1)의 상태 S를 "송신" 상태로 변환하여 송신 동작을 실행한다. 그 후, 상태 머신(1)의 상태가 "아이들" 상태로 복귀되고, 플랙 신호 F가 테스트 제어부(5의 (a)5의 (b)및 링크 인터페이스 회로(3)에 출력된다. 이 동작은 계속 반복된다.

또한, 제2 실시예에서, 테스트 모드 동작시 플랙 신호 송신 명령 신호가 상태 머신으로부터 생성되고 이 생성된 송신 명령 신호가 링크 인터페이스 회로(3)에 공급된다. 따라서, 상태 머신(1)은 상태 머신(1)이 플랙 신호를 출력할 때 마다 송신 동작을 반복할 수 있다. 따라서, 반복적 회로 동작을 성취하여 동적 바이어스 온도 스크리닝 방법을 용이하게 실행할 수가 있다.

이 반복 회로 동작에서, 리세트 신호는 리세트 단자로부터 한번만 입력되고, 그 후 물리층 회로가 자동적으로 동작된다. 따라서, 테스트 패턴 신호를 공급할 필요가 없으므로, 동적 바이어스 온도 스크리닝 방법의 테스트 유닛에는 리세트 신호가 공급되는 것만이 필요하다. 따라서, 신뢰성 테스트 장치를 용이하게 구성할 수 있다.

상술된 바와 같이, 본 발명에 따른 물리층 회로를 구비한 통신용 LSI 장치에 의하면, 컨피규레이션 동작은 상태 머신이 플랙 신호를 출력할 때 마다 시작된다. 따라서, 패턴 생성기가 접속되기 어려운 동적 바이어스 온도 스크리닝 방법을 용이하게 실행하는 것이 가능하다.

또한, 리세트 신호를 한번만 입력하면 물리층 회로가 자동적으로 동작하기 때문에 반복적 회로 동작을 성취할 수 있다. 그 후, 회로의 테스트 동작을 위해테스트 패턴 신호를 입력할 필요가 없다. 따라서, 리세트 신호 입력의 입력만이 동적 바이어스 온도 스크리닝 방법에서 신뢰성 테스트 유닛에 필요하므로, 신뢰성 테스트 장치를 용이하게 구성할 수 있다.

Claims

통신용 LSI 장치에 있어서,

아이들(idle) 상태에서 제1 리세트 신호에 응답하여 컨피규레이션 (configuration) 동작을 실행하고, 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되고, 상기 아이들 상태로 변경된 시점으로부터 소정의 시간 후에 플랙 (flag) 신호를 출력하는 상태 머신(state machine)부; 및

테스트 모드에서 상기 플랙 신호 또는 외부로부터 공급되는 제2 리세트 신호에 응답하여 하나의 상기 제1 리세트 신호를 상기 상태 머신부에 출력하는 테스트 제어부를 포함하는 것을 특징으로 하는 통신용 LSI 장치.
제1항에 있어서, 제1 송신 명령을, 외부로부터 공급되는 제2 송신 명령에 응답하여, 상기 상태 머신부로 출력하는 링크 인터페이스를 더 포함하고,

상기 상태 머신부는 상기 제1 송신 명령에 응답하여 상기 아이들 상태에서 송신 동작을 실행한 다음에, 상기 송신 동작의 완료 후에 상기 아이들 상태로 변경되는 것을 특징으로 하는 통신용 LSI 장치.
제1항 또는 제2항에 있어서, 상기 상태 머신부는 타이머를 포함하고,

상기 타이머가 상기 컨피규레이션 동작의 완료 후 상기 소정의 시간이 경과했음을 나타낼 때, 상기 상태 머신부가 상기 아이들 상태에서 상기 플랙 신호를 출력하는 것을 특징으로 하는 통신용 LSI 장치.
제1항 또는 제2항에 있어서, 상기 테스트 제어부는 외부로부터 공급된 테스트 모드 설정 신호에 응답하여 상기 테스트 모드로 설정되는 것을 특징으로 하는 통신용 LSI 장치.
제1항 또는 제2항에 있어서, 상기 제2 리세트 신호는 초기에 한번 상기 테스트 제어부에 공급되는 것을 특징으로 하는 통신용 LSI 장치.
통신용 LSI 장치를 테스트하는 방법에 있어서,

(a) 테스트 모드를 설정하는 단계;

(b) 상기 테스트 모드에서 제1 리세트 신호를, 외부로부터 공급되는 제2 리세트 신호에 응답하여, 아이들 상태의 상태 머신부에 생성시키는 단계;

(c) 상기 제1 리세트 신호에 응답하여 상기 상태 머신부가 컨피규레이션 동작을 실행하고, 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되는 단계;

(d) 상기 상태 머신부가 상기 아이들 상태에 있을 때, 상기 상태 머신부로부터 플랙 신호를 생성시키는 단계;

(e) 제1 송신 명령을, 외부로부터 공급되는 제2 송신 명령에 응답하여, 생성시키는 단계;

(f) 상기 제1 송신 명령에 응답하여 상기 아이들 상태의 상기 상태 머신부가 송신 동작을 실행하고 상기 송신 동작의 완료 후 상기 아이들 상태로 변경되는 단계 ; 및

(g) 상기 플랙 신호에 응답하여 상기 테스트 모드에서 상기 제1 리세트 신호를 상기 아이들 상태의 상기 상태 머신부에 생성시키는 단계를 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.
제6항에 있어서, 상기 상태 머신부는 타이머를 포함하고,

상기 (d) 생성 단계는:

상기 타이머가 상기 상태 머신이 상기 아이들 상태로 된 후로부터 소정의 시간이 경과했음을 나타낼 때, 상기 아이들 상태에서 상기 상태 머신이 상기 플랙 신호를 생성시키는 단계를 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.
제6항 또는 제7항에 있어서, 상기 (a) 설정 단계는:

외부로부터 공급된 테스트 모드 설정 신호에 응답하여 상기 테스트 모드를 설정하는 단계를 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.
통신용 LSI 장치에 있어서,

아이들 상태에서 제1 리세트 신호에 응답하여 컨피규레이션 동작을 실행한다음에 상기 아이들 상태로 변경되고, 제1 송신 명령에 응답하여 상기 아이들 상태에서 송신 동작을 실행한 다음에 상기 아이들 상태로 변경되고, 상기 아이들 상태로 변경된 후로부터 소정의 시간 후에 플랙 신호를 출력하는 상태 머신부;

상기 제1 리세트 신호를, 외부로부터 공급되는 제2 리세트 신호에 응답하여, 생성시키는 리세팅 회로;

상기 플랙 신호에 응답하여 테스트 모드에서 제2 송신 명령을 출력하는 테스트 제어부; 및

상기 제1 송신 명령을, 상기 제2 송신 명령에 응답하여, 상기 상태 머신부에 출력하는 링크 인터페이스부를 포함하는 것을 특징으로 하는 통신용 LSI 장치.
제9항에 있어서, 상기 상태 머신부는 타이머를 포함하고,

상기 타이머가 상기 컨피규레이션 동작의 완료 후로부터 상기 소정의 시간이 경과했음을 나타낼 때, 상기 상태 머신부가 상기 아이들 상태에서 상기 플랙 신호를 출력하는 것을 특징으로 하는 통신용 LSI 장치.
제9항 또는 제10항에 있어서, 상기 테스트 제어부는 외부로부터 공급된 테스트 모드 설정 신호에 응답하여 상기 테스트 모드로 설정되는 것을 특징으로 하는 통신용 LSI 장치.
제9항 또는 제10항에 있어서, 제3 송신 명령이 초기에 한번 상기 테스트 제어부에 공급되는 통신용 LSI 장치.
통신용 LSI 장치를 테스트하는 방법에 있어서,

(a) 테스트 모드를 설정하는 단계;

(b) 상기 테스트 모드에서 제1 리세트 신호를, 외부로부터 공급되는 제2 리세트 신호에 응답하여, 아이들 상태의 상태 머신부에 생성시키는 단계;

(c) 상기 제1 리세트 신호에 응답하여 상기 상태 머신부가 컨피규레이션 동작을 실행하고, 상기 컨피규레이션 동작의 완료 후 상기 아이들 상태로 변경되는 단계;

(d) 상기 상태 머신부가 상기 아이들 상태에 있을 때, 상기 상태 머신부로부터 플랙 신호를 생성시키는 단계;

(e) 상기 플랙 신호에 응답하여 제1 송신 명령을 생성시키는 단계;

(f) 상기 제1 송신 명령에 응답하여 상기 테스트 모드에서 제2 송신 명령을 상기 아이들 상태의 상기 상태 머신부에 생성시키는 단계; 및

(g) 상기 제2 송신 명령에 응답하여 상기 아이들 상태의 상기 상태 머신부가 송신 동작을 실행하고, 상기 송신 동작의 완료 후 상기 아이들 상태가 되는 단계를 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.
제13항에 있어서, 상기 상태 머신부는 타이머를 포함하고,

상기 (d) 생성 단계는:

상기 타이머가 상기 상태 머신부가 상기 아이들 상태로 된 후로부터 소정의 시간이 경과했음을 나타낼 때, 상기 아이들 상태에서 상기 플랙 신호를 생성시키는 단계를 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.
제13항 또는 제14항에 있어서, 상기 (a) 설정 단계는:

외부로부터 공급된 테스트 모드 설정 신호에 응답하여 상기 테스트 모드를 설정하는 단계를 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.
제13항 또는 제14항에 있어서, 상기 제1 송신 명령을, 외부로부터 공급되는 제3 송신 명령에 응답하여, 생성시키는 단계를 더 포함하는 것을 특징으로 하는 통신용 LSI 장치의 테스트 방법.