KR100373315B1 - 전도성 폴리머를 이용한 하이브리드 ｉｃ 기판 제조 방법 - Google Patents

Abstract

본 발명은 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법에 관한 것으로, 보다 상세하게는 하이브리드 IC 용 기판을 제조하기 위하여 세라믹 기판에 도전성 피막을 형성하는 방법에 관한 것으로, 금속층을 피막할 세라믹 기판을 준비하는 단계와; 전도성 폴리머를 세라믹 기판의 전체면에 도포하는 단계와; 전기 도금 방법으로 이용하여 상기 전도성 폴리머층 위에 금속막을 도금하는 단계와; 원하는 패턴 형태로 에칭하는 단계와; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와; 기판에 부착되는 열전 반도체 소자의 접착 부위에 금속을 도금하는 단계와; 기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어진다.

Description

전도성 폴리머를 이용한 하이브리드 ＩＣ 기판 제조 방법{Fabricating Method of Board for Hybrid IC Using Conductive Polymer Composition}

본 발명은 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법에 관한 것으로, 보다 상세하게는 하이브리드 IC 기판을 제조하기 위하여 절연성 물질인 세라믹 기판에 회로 패턴을 형성하는 방법에 관한 것이다.

일반적으로, 인쇄 회로 기판(PCB)은 열경화성/절연성 수지인 에폭시(Epoxy) 수지나 페놀(Phenol) 수지 위에 동박을 열판 프레스로 눌러서 PCB용 원판을 만들거나, 또는 수지 기판에 직접 동피막을 도금하는 방법으로 제조되고 있다.

이렇게 제조되는 기존의 PCB 원판은 적용하고자 하는 회로의 형태에 따라서 에칭 공정을 통하여 회로를 형성한다.

그런데, 이러한 기존의 PCB는 회로 자체에서 열이 발생하는 경우의 회로 기판으로 사용하는 경우에 PCB 기판이 열에 의하여 파손되는 문제점이 있기 때문에기판의 재료를 열에 강한 소재인 세라믹 기판을 이용하여 제조해야 하는 문제점이 있었다.

특히, 냉온수기, 냉장고 등의 열 발생이나 냉각 기능을 위해서 열전 소자를 사용하는 경우에는 열전 소자가 자체에 열이 발생하기 때문에 열전 소자가 부착되는 기판의 내열성이 요구된다.

이러한 요구 조건을 만족할 수 있는 소재로 세라믹 기판이 가장 적합한 소재이며, 세라믹 기판에 회로를 설계하기 위해서는 기판의 일면에 도전성 소재를 피막하여 회로를 형성할 수 있어야 한다.

이를 위하여 기존에는 메탈라이징(metalizing) 기법과 브레이징(brazing) 기법을 이용하여 금속 소재인 텅스텐(W)이나 구리(Cu)와 니켈(Ni)을 피막하였으나, 메탈라이징 기법의 경우에 처리 온도가 1200∼1400℃, 브레이징 기법의 경우에는 800℃ 이상의 고온에서 처리되기 때문에 제조 공정이 복잡하고, 사용되는 페이스트(paste)의 가격이 매우 고가이어서 생산성이 저하되는 문제점이 있었다.

그리고, 열전 반도체 소자 등을 부착할 때에 사용하는 솔더링 페이스트에 납이 포함되어 있어서 중금속의 사용량을 규제하는 지역에서는 사용할 수 없는 문제점이 있었다.

따라서 본 발명은 이러한 종래 기술의 문제점을 감안하여 안출된 것으로, 그 목적은 전기 전도성이 우수하면서 방열성이 뛰어나고 접착력이 강한 전도성 폴리머를 이용하여 세라믹 기판에 도전성 피막을 형성하여 하이브리드 IC의 기판을 제조할 수 있는 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법을 제공하는데 있다.

도 1은 본 발명에 따른 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법을 설명하기 위한 공정도.

상기한 목적을 달성하기 위하여, 본 발명은 절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와; 전도성 폴리머를 세라믹 기판의 전체면에 도포하는 단계와; 전기 도금 방법으로 이용하여 상기 전도성 폴리머층 위에 회로용 금속막을 도금하는 단계와; 원하는 패턴 형태로 에칭하는 단계와; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와; 기판에 부착되는 열전 반도체 소자의 접착 부위에 고정용 금속을 도금하는 단계와; 기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법을 제공한다.

그리고, 본 발명은 상기한 목적을 달성하기 위하여, 절연성 물질인 세라믹 소재를 이용한 기판을 준비하는 단계와; 미리 준비한 패턴을 이용하여 형성하고자 하는 패턴대로 전도성 폴리머를 도포하는 단계와; 세라믹 기판의 전도성 폴리머가 도포된 부분에 화학 도금법을 이용하여 회로용 금속막을 피막하는 단계와; 회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와; 기판의 열전 반도체 소자가 부착되는 위치에 전도성 폴리머를 도포하는 단계와; 기판에 부착되는 열전 반도체 소자의 접착 부위에 고정용 금속을 도금하는 단계와; 기판의 열전반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법을 아울러 제공한다.

상기 전도성 폴리머는 50∼60중량%의 폴리티오펜과, 20∼25중량%의 유기용매와, 10∼15중량%의 폴리우레탄과, 5∼7중량%의 폴리아크릴과, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성되어 이루어진다.

상기 열전 반도체 소자의 접착 부위에 대한 도금은 도금 부위에 대하여 세척하는 단계와; 도금 부위의 표면을 에칭하여 앵커홀을 형성하는 단계와; 도금 부위를 세척하는 단계와; 팔라듐 촉매를 부여하는 단계와; 세척하는 단계와; 무전해 도금법으로 니켈 도금과 니켈/금 도금 중에서 어느 한가지로 도금하는 단계로 이루어지는 것을 특징으로 한다.

상기한 바와 같이 본 발명에서는 세라믹 기판에 금속막을 도금할 때에 전도성 폴리머를 이용하여 도금함으로써 작업성이 간편하고, 기판의 방열성이 우수하여 열전소자용 HIC용 기판으로 적절하게 이용할 수 있다.

(실시예)

이하에 상기한 본 발명을 바람직한 실시예가 도시된 첨부 도면을 참고하여 더욱 상세하게 설명한다.

첨부한 도면, 도 1은 본 발명에 따른 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법을 설명하기 위한 공정도이다.

본 발명에 따른 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법에 대하여 본 발명의 일 실시예를 통하여 상세하게 설명한다.

본 발명에 이용되는 전도성 폴리머는 2000년 1월 14일에 출원 번호 10-2000-0001764호로 출원된 '도전성 폴리머 조성물, 이를 이용한 부도체의 도전 피막 형성 방법 및 도금 방법'에서 개시한 전도성 폴리머를 이용한 것으로, 상기 전도성 폴리머는 다음과 같이 이루어진다.

전도성 폴리머는 50∼60중량%의 폴리티오펜(polythiophene)과, 20∼25중량%의 유기용매(solvent)와, 10∼15중량%의 제1바인더(binder)와, 5∼7중량%의 제2바인더와, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성된다.

상기와 같이 조성된 전도성 폴리머는 도전 피막을 형성할 기판의 표면에 코팅한 후에 80∼100℃에서 30∼60초 동안 건조시켜서 도전 피막을 형성한다.

상기 폴리티오펜(polythiophene)은 상기 전도성 폴리머 조성물에 도전성을 부여하는 성분으로서 함유량이 50중량% 미만인 경우에는 도전 피막의 저항값이 매우 커져서(시편의 저항값이 10³Ω이상), 후속 도금 공정에서 전기 도금이 이루어지지 못하며, 함유량이 60중량%를 초과하는 경우에는 도전 피막의 저항값이 10³Ω 이하로 되어 후속 도금 공정에서 양호한 전기도금이 이루어지나, 조성물의 비용이 높아지게 된다. 따라서, 폴리티오펜의 함유량은 중량%로 50∼60 사이로 하는 것이 적당하다.

상기 유기용매는 폴리티오펜과 바인더를 용해시켜서 조성물을 액상으로 유지시키기 위한 역할을 하며, 함유량이 20중량% 미만인 경우에는 너무 되어져, 조성물을 붓 도장, 스프레이 분사 또는 디핑 중 하나의 방법으로 기판의 표면에 코팅할 때 작업성과 코팅된 도전피막의 두께에 대한 균일성이 떨어지고 코팅막의 두께가 두꺼워지며, 함유량이 25중량%를 초과하는 경우에는 조성물이 너무 묽어져 1회 코팅되는 도전 피막의 두께가 너무 얇아져 후속 도금 공정에서 원하는 두께의 도금 피막이 빠르게 이루어지지 못한다. 따라서, 유기용매의 함유량은 중량%로 20∼25 사이로 조성하는 것이 적당하다.

그리고, 단일의 바인더를 사용하는 경우 접착력이 낮기 때문에 본 발명에서는 2종류의 제 1 및 제 2바인더를 혼합하여 사용한다. 제 1바인더로는 10∼15중량%의 폴리우레탄(polyurethane)을 사용할 수 있으며, 그 함유량이 10중량% 미만인 경우는 접착력이 낮아서 도금 피막이 박리되는 문제가 있고, 그 함유량이 15중량%를 초과하는 경우에는 상기 폴리티오펜 및 유기용매의 함량이 상대적으로 저하하므로 도전 피막의 저항값이 커져서 전기 도금이 잘 이루어지지 않거나 폴리머의 작업성이 떨어지는 문제점이 있다.

상기 제 2바인더로는 5∼7중량%의 폴리아크릴 수지(polyacrylic resin)를 사용할 수 있으며, 조성물 전체에 대하여 함유량이 5중량% 미만인 경우에는 상기와 동일하게 접착력이 저하되는 문제가 있고, 함유량이 7중량%를 초과하는 경우에는 도전성이 저하하기 때문에 상기한 5∼7중량% 범위로 조성하는 것이 적당하다.

상기 기타 첨가제로는 혼합된 조성물의 거품을 제거하기 위한 일반적인 소포제와 코팅된 도전 피막의 표면을 평활하게 처리하기 위한 일반적인 표면 평활제가 1∼5중량% 범위로 첨가된다.

상기와 같이 조성되는 본 발명의 전도성 폴리머를 사용하여 도전 피막을 형성할 수 있는 기재는 예를 들어, 폴리에틸렌(PE), 폴리프로필렌(PP), ABS, 폴리카보네이트(PC)+ABS, 폴리카보네이트(PC) 등을 포함하여 모든 성형용 플라스틱 재질을 사용할 수 있고, 본 발명에서 적용하고자 하는 바와 같이, 세라믹의 표면에 코팅되어 도전 피막을 형성하는 것도 가능하다.

상기한 바와 같은 특성을 갖는 전도성 폴리머를 세라믹 기판 위에 코팅하기 위하여, 하이브리드 IC 기판으로 제조하고자 하는 세라믹 기판을 준비하고(S 5), 그 일면에 전도성 폴리머를 도포하여 건조시키고(S 10), 회로 형성을 위한 회로용 금속막 즉, 구리 또는 니켈을 도금한다.

따라서, 세라믹 기판의 일면 전체에 회로용 금속막이 도금되어 있는 상태이므로, 제조하고자 하는 하이브리드 IC의 회로 패턴에 따라 회로를 에칭 방법을 이용하여 에칭하여 회로 패턴을 형성한다.

한편, 상기 순서와 다르게 회로 패턴을 형성하는 방법으로는 하이브리드 IC 기판으로 이용할 세라믹 기판(S 5)과 형성할 회로 패턴을 준비한다(S 20).

상기 회로 패턴을 세라믹 기판에 부착하고, 스프레이 방식 등으로 전도성 폴리머를 세라믹 기판에 분사하면 회로 패턴 형태대로 전도성 폴리머가 형성된다(S 21).

이와 같이 전도성 폴리머를 회로 패턴대로 부착한 후에 화학 도금 방법을 이용하여 구리나 니켈을 도금하여 회로 형성을 완성한다(S 22).

상기와 같이 회로가 완성된 기판에 열전 반도체 소자가 부착될 위치를 형성하고(S 30), 열전 반도체 소자가 부착되는 위치의 접착 위치의 기판에 전도성 폴리머를 도포한다(S 31).

그리고, 열전 반도체 소자의 접착 부위에 고정용 금속층 즉, 열전 반도체 소자를 단자를 고정시키기 위한 고정용 금속층으로, 전도성이 우수한 니켈(Ni) 도금이나, 니켈 위에 다시 금(Au)을 무전해 도금법을 이용하여 도금한다(S 32).

이어서, 기판에 열전 반도체 소자를 위치시키고(S 33), 솔더링리플로워를 이용하여 전도성 폴리머를 용융시켜서 열전 반도체 소자를 기판에 고정시킨다(S 34).

여기서, 기존에는 납(Pb)이 함유된 크림 솔더링 페이스트를 이용하여 열전 반도체 소자를 기판에 고정시키기 때문에 환경 오염 및 중금속 오염을 유발하고, 후 공정으로 세척을 하고 건조를 하는 공정에서 추가적으로 납 성분이 유출되는 문제점과, 세척 및 건조 공정에 필요한 추가 설비가 필요하여 생산성이 저하되는 문제점이 있었다.

본 발명에서는 기존의 땜납을 이용한 솔더링에 의하여 소자를 고정시키는 것이 아니고, 전도성 폴리머를 이용하여 소자를 고정시키기 때문에 상기와 같은 기존의 환경 오염 문제나 공정 추가에 의한 생산 설비 추가 문제가 발생하지 않아 생산성이 향상되는 이점이 있는 것이다.

그리고, 상기 열전 반도체 소자의 단자 부위 즉, 기판이 부착되는 부위에 대한 니켈 또는 니켈과 금 도금은 무전해 도금법을 이용하여 도금을 함으로써 기판과의 접촉 상태를 양호하게 유지하는데, 본 발명에서 이용하는 무전해 도금법은 다음과 같이 이루어진다.

1. 세정

약 50℃의 온도를 유지하는 C-4000 50g/ℓ, NaOH 20g/ℓ, 잔부 물로 된 용액을 이용하여 30초에서 2분 동안 초음파 세척한다.

그리고, 물을 이용하여 여러 번 세척한다.

2. 에칭

앵커홀(Anchor Hole)을 형성하기 위하여 불화수소(HF) : 질산(HNO₃) = 4 : 1로 조성된 용액을 0∼2배의 물에 희석하여 실온에서 5초에서 1분 동안 유지한다.

상기 용액은 강산이기 때문에 급격한 진행과 표면의 거칠음이 발생하므로, 경우에 따라서는 농도를 낮추고 반응 시간을 길게하여 앵커홀의 균일성을 확보한다.

3. 세정

초음파 세척 및 물세척을 병행한다

4. 프리 디핑(Pre-Dipping)

앵커홀의 불순물을 제거하기 위한 세정 공정으로 30v/v%의 농도를 갖는 염산(HCl)으로 실온 상태에서 10초에서 30초 동안 유지한다.

5. 팔라듐 촉매 부여

니켈 도금을 양호하게 하기 위하여 팔라듐 촉매를 부여하기 위한 공정으로, AAP#300 250cc/ℓ, 염산 250cc/ℓ, 잔부 물로 된 용액을 30∼50℃의 온도로 유지하면서 3분에서 7분 동안 반응시킨다.

여기서, 상기 AAP#300은 염화팔라듐과 염산으로 이루어진 화학 약품이다.

6. 탕세

온도 85∼95℃의 물론 세척한다.

7. 850S(A) 100cc/ℓ, 850S(B) 100cc/ℓ, H₂SO₄, 잔부 물로 조성된 용액을 90∼95℃의 온도로 유지한 채, 열전 반도체 소자를 투입하여 교반을 하면서 도금한다. 이 때, 상기 황산(H₂SO₄)의 함량을 조절하여 산도(pH)를 4.0∼4.5로 유지하면서 도금한다.

여기서, 상기 850S(A) 및 850S(B)는 유산니켈, 주석산칼륨, 인산나트륨, 유산 등으로 조성된 물질이다.

그리고, 무전해 도금의 효율성을 높이기 위하여 전기적인 스타트를 인가하여 무전해 도금을 시행할 수도 있다.

상기와 같이 열전 반도체 소자의 단자에 니켈 도금을 하면 다음과 같은 특징이 있다.

1. 전기 전도성이 좋아지며, 열전 효율이 증가된다.

2. 결정 소재의 마모를 방지할 수 있다.

3. 솔더링을 할 대에 접착력이 우수해진다.

4. 납(Pb), 주석(Sn), 비스무스(Bi) 등이 솔더링 작업 후에 서로 융착되어 성능이 저하되고, 부스러지는 것을 니켈 도금을 행함으로써 미연에 방지할 수 있고, 열전 성능을 향상시킬 수 있다.

상기한 바와 같이 이루어진 본 발명은 세라믹 기판을 이용하여 하이브리드 IC 기판을 제조할 때에 전도성 폴리머를 이용하여 회로를 형성하기 때문에 기존의 고온에서의 메탈라이징 방법이나 브레이징 방법에 비하여 생산성이 높아지고, 납 성분이 함유된 솔더링 페이스트를 이용하여 열전 반도체 소자를 접착(Soldering)시키지 않고 전도성 폴리머를 이용하여 접착(Soldering)시키기 때문에 환경 오염을 유발하지 않는 효과를 제공한다. 이상에서는 본 발명을 특정의 바람직한 실시예를 예로 들어 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

Claims (7)

1. 금속층을 피막할 세라믹 기판을 준비하는 단계와;

   50∼60중량%의 폴리티오펜과, 20∼25중량%의 유기용매와, 10∼15중량%의 폴리우레탄과, 5∼7중량%의 폴리아크릴과, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성되는 전도성 폴리머를 세라믹 기판의 전체면에 도포하는 단계와;

   전기 도금 방법으로 이용하여 상기 전도성 폴리머층 위에 회로용 금속막을 도금하는 단계와;

   원하는 패턴 형태로 에칭하는 단계와;

   회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와;

   기판의 열전 반도체 소자가 부착되는 위치에 상기 전도성 폴리머를 도포하는 단계와;

   기판에 부착되는 열전 반도체 소자의 접착 부위에 고정용 금속을 도금하는 단계와;

   기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법.
2. 금속층을 피막할 세라믹 기판을 준비하는 단계와;

   미리 준비한 패턴을 이용하여 형성하고자 하는 패턴대로 50∼60중량%의 폴리티오펜과, 20∼25중량%의 유기용매와, 10∼15중량%의 폴리우레탄과, 5∼7중량%의 폴리아크릴과, 1∼5중량%의 소포제 및 표면 평활제를 포함하는 기타 첨가제로 조성되는 전도성 폴리머를 도포하는 단계와;

   세라믹 기판의 상기 전도성 폴리머가 도포된 부분에 화학 도금법을 이용하여 회로용 금속막을 피막하는 단계와;

   회로가 완성된 기판에 열전 반도체 소자를 부착할 위치를 형성하는 단계와;

   기판의 열전 반도체 소자가 부착되는 위치에 상기 전도성 폴리머를 도포하는 단계와;

   기판에 부착되는 열전 반도체 소자의 접착 부위에 고정용 금속을 도금하는 단계와;

   기판의 열전 반도체 소자가 부착될 위치에 열전 반도체 소자를 위치시키고 솔더링리플로워를 이용하여 고정하는 단계로 이루어지는 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC 기판 제조 방법.
3. 삭제
4. 제 1항 또는 제 2항에 있어서, 상기 회로용 금속막은 구리와 니켈 중에서 어느 한 금속인 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC용 기판 제조 방법.
5. 제 1항 또는 제 2항에 있어서, 상기 고정용 금속은 구리와 니켈 중에서 어느한 금속인 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC용 기판 제조 방법.
6. 제 1항 또는 제 2항에 있어서, 상기 고정용 금속은 구리와 니켈 중에서 어느 한 금속과 금을 차례로 도금하여 이루어지는 것을 특징으로 하는 전도성 폴리머를 이용한 하이브리드 IC용 기판 제조 방법.
7. 제 1항 또는 제 2항에 있어서, 상기 열전 반도체 소자의 접착 부위에 대한 고정용 금속에 대한 도금 과정은,

   도금 부위에 대하여 세척하는 단계와;

   도금 부위의 표면을 에칭하여 앵커홀을 형성하는 단계와;

   도금 부위를 세척하는 단계와;

   팔라듐 촉매를 부여하는 단계와;

   세척하는 단계와;

   무전해 도금법으로 니켈 도금과 니켈/금 도금 중에서 어느 한가지로 도금하는 단계로 이루어지는 것을 특징으로 하는 접착제를 이용한 하이브리드 IC용 기판 제조 방법.