KR100368188B1 - 데이타추출장치 - Google Patents

Abstract

목적

올바른 샘플링 클록으로 샘플링된 데이타만을 데이타 처리한다.

구성

PLL 회로(5)는 비디오 신호 중의 동기 신호에 로크된 샘플링 클록을 생성하여 샘플링 회로(4)에 공급한다. 또한, 생성된 샘플링 클록이 동기 신호에 올바르게 동기하고 있는지를 나타내는 로크 플래그를 생성한다. 동기 신호에 중첩된 데이타는 상기한 샘플링 클록으로 샘플링된다. 상기 데이타는 메모리(7)에 저장된다. 콘트롤러(2)에 로크 플래그가 공급되고, 상기 로크 플래그의 레벨에 의해, 메모리(7)로부터 출력되는 데이타를 유효 또는 무효로 한다.

Description

데이타 추출 장치

발명의 배경

본 발명은 V 블랭킹 구간에 삽입되어 있는 각종 데이타를 추출하는 데이타 추출 장치에 관한 것이다.

종래 기술

텔레비전 신호의 V 블랭킹 구간(V blanking interval)에는, 문자방송용 신호나 종횡비 등의 영상 부가 정보의 ID 신호 등이 삽입되어 있다. 이들 신호를 디코딩함으로써, 사용자는 각종 서비스를 받을 수 있도록 되어 있다. V 블랭킹 구간에 삽입되어 있는 이들 데이타는 그 종류에 따라 삽입되어 있는 라인 번호가 다르다. 각 서비스에 대응한 데이타를 디코딩하기 위해, 사용자는 서비스의 종류에 대응한 수의 디코더를 준비해야만 한다.

상기 문제를 해결하기 위해, 범용 디코더가 공지되어 있다. 상기 범용 디코더에서는, V 블랭킹 구간의 다른 라인에 삽입되어 있는 각종 데이타를 디코딩할 수 있다. 제 5A 및 5B 도는 V 블랭킹 구간의 파형도 및 로크 플래그의 파형도이다. 제 5A 및 5B 도에 도시된 바와 같이, 텔레비전 신호의 V 블랭킹 구간내에는 데이타 A 가 삽입되어 있다. 데이타 A는 디코더 내의 메모리에 저장된다. 또한, V블랭킹 구간이 종료하면, 디코딩한 데이타가 판독되고, 콘트롤러에서 소정의 처리가 행해진다. 데이타를 메모리에 저장하는 경우, PLL 회로가 로크(lock)되어 있지 않으면, 데이타 A 를 올바르게 샘플링할 수 없다. 이 때문에, PLL 회로의 로크 상태를 확인하기 위해, 로크 플래그(lock flag)가 참조된다. 로크 플래그의 파형이 제 5B 도에 도시된다. 로크 플래그는 PLL 회로에서 형성된 샘플링 클록이 바른 것 인지의 여부를 나타내는 플래그이다. 여기서, 로크 플래그는 단순히 현재의 PLL 회로의 로크 상태를 나타내는 것으로 한다. 또한, 로크하고 있는 때에는 그 레벨이 H 레벨로 되고, 로크하고 있지 않은 때에는 그 레벨이 L 레벨로 된다.

발명이 해결하려고 하는 과제

실제의 데이타 처리는 V 블랭킹 구간 종료 후에 행해진다. 또한, 로크 플래그의 참조는 V 블랭킹 구간 이후에 이루어진다. 이 때문에, 로크 플래그를 참조한 시점에서의 PLL 의 로크 상태를 알 수 있을 뿐이며, V 블랭킹 구간내의 로크 상태를 알 수는 없다. 예컨대, 제 5A 도에 있어서, 데이타 A 를 샘플링 했을 때 PLL 회로가 언로크 상태(unlocked state)에서, 로크 플래그 참조 전에 PLL 회로가 로크상태로 되는 경우에 있어서는, 데이타 A 가 올바르게 샘플링되어 있지 않음에도 불구하고 데이타 처리가 행해진다.

이와 같은 데이타 처리를 방지하기 위해, V 블랭킹 구간 중에 항상 로크 플래그를 계속 참조하거나, 각각의 데이타마다 그 때에 PLL 이 로크되어 있는지의 여부를 판정하기 위한 플래그가 필요하게 된다. 그러나, 이와 같은 방법에서는 처리가 복잡하게 되고 만다.

따라서, 본 발명의 목적은, 올바른 샘플링 클록으로 샘플링된 데이타만을 디코딩할 수 있는 데이타 추출 장치를 제공하는데 있다.

과제를 해결하기 위한 수단

본 발명은 비디오 신호의 소정 구간에 중첩된 데이타를 추출하는 장치에 있어서, 비디오 신호 중의 동기 신호에 로크한 샘플링 클록을 생성하는 동시에, 상기 샘플링 클록이 상기 동기 신호에 올바르게 로크하고 있는지의 여부를 나타내는 플래그를 생성하는 PLL 회로와, 상기 샘플링 클록에서 샘플링된 상기 데이타를 저장하는 메모리로 구성되고, 플래그 상태에 기초하여, 샘플링된 데이타를 유효 또는 무효로 하는 데이타 추출 장치이다.

작용

PLL 회로(5)에서, 비디오 신호 중의 동기 신호에 로크한 샘플링 클록을 생성하는 동시에, PLL 회로(5)의 로크 상태를 나타내는 로크 플래그를 생성한다. V 블랭킹 구간의 데이타는 상기 샘플링 클록에서 샘플링되어, 메모리(7)에 저장된다. 콘트롤러(2)는 로크 플래그의 상태를 검출한다. 로크 플래그가 H 레벨인 때에는 메모리(7)에 저장된 데이타가 유효로 되고, L 레벨인 때에는 무효로 된다.

실시예

이하, 본 발명에 의한 데이타 추출 장치에 관해 도면을 참조하여 설명한다. 제 1 도는 데이타 추출 장치의 블록도이다. 데이타 추출 장치는 V 블랭킹 범용 디코더(1) 및 콘트롤러(2)로 구성된다. V 블랭킹 범용 디코더(1)의 동기 신호 분리기 (sync separator)(3) 및 샘플링 회로(4)에 비디오 데이타가 공급된다. 동기 신호 분리기(3)에서는 비디오 데이타 중의 H 동기 신호(H sync) 및 V 동기 신호(V sync)가 분리된다. 상기 H 동기 신호 및 V 동기 신호는 PLL 회로(5)에 공급된다. 한편, 콘트롤러(2)에 의해, 샘플링 클록 주파수나 라인 번호 등의 파라미터 설정이 행해진다. 파라미터 설정치는 레지스터(6)에 공급된다.

H 동기 신호 및 V 동기 신호가 공급된 PLL 회로(5)에 대해, 레지스터(6)로부터 파라미터 설정치가 공급된다. PLL 회로(5)는 상기 파라미터 설정치에 따라, 동기 신호에 로크한 샘플링 클록을 생성한다. 샘플링 클록은 샘플링 회로(4)에 공급된다. 또한, 샘플링 회로(4)에는 레지스터(6)로부터의 파라미터 설정치가 공급된다. 샘플링 회로(4)에서는 샘플링 클록 및 파라미터 설정치에 기초하여, 파라미터로 지정된 라인의 데이타를 지정된 비트수로 샘플링한다. 샘플링 회로(4)에서 샘플링된 데이타는 메모리(7)에 저장된다. 저장된 데이타는 콘트롤러(2)에 의해 판독된다.

PLL 회로(5)가 로크되어 있을 때, 레지스터(6)에 로크 상태를 나타내는 H 레벨의 로크 플래그를 출력한다. H 레벨의 로크 플래그인 경우에는, 메모리(7)에 저장된 데이타가 유효하게 된다. 또한, 상기 로크 플래그는 레지스터(6)로부터 콘트롤러(2)로 출력된다. 이에 의해, 콘트롤러(2)는 메모리(7)로부터 판독한 V 블랭킹 구간의 데이타가 올바른 클록으로 샘플링된 것을 확인할 수 있다. 또한, PLL 회로(5)가 동기 신호에 로크되어 있지 않은 때에는 올바른 샘플링 클록이 생성되지 않는다. 따라서, PLL 회로(5)로부터는 L 레벨의 로크 플래그가 레지스터(6)로 출력된다. L 레벨의 로크 플래그인 경우에는, 메모리(7)에 저장된 데이타가 무효로 된다. V 블랭킹 구간이 종료하면, V 블랭킹 종료 데이타가 V 블랭킹 범용 디코더(1)로부터 콘트롤러(2)로 공급된다.

제 2 도는 PLL 회로(5)로부터 레지스터(6)로 로크 플래그를 출력하기 위한 로크 상태 검출회로의 블록도이다. 상기 회로는 AND 게이트(13), NOT 게이트(14) 및 D 플립플롭(15)으로 구성된다. AND 게이트(13)의 한 쪽 입력 단자(11)로부터는 로크 상태를 나타내는 로크 상태 플래그가 입력된다. 이것과 동시에, 로크 상태 플래그는 NOT 게이트(14)에 공급된다. AND 게이트(13)의 다른 쪽 입력 단자(12)로부터는 비디오 데이타 중의 V 동기 신호가 입력된다. AND 게이트(13)의 출력은 D 플립플롭(15)의 셋 단자(Set)에 공급된다. 한편, NOT 게이트(14)의 출력은 D 플립플롭(15)의 리셋 단자(Reset)에 공급된다. D 플립플롭(15)의 D 출력단자로부터 로크 플래그가 레지스터(도시되지 않음)에 출력된다.

제 3A 내지 3C 도는 본 발명에 의한 데이타 추출 장치에 의해 얻어진 로크플래그의 파형도이며, 또한, 상기 로크 플래그의 파형을 설명하기 위해, V 블랭킹 구간의 파형도 및 PLL 회로의 로크 상태를 도시하는 파형도가 도시되어 있다 제 3A 도에 도시한 바와 같은 V 블랭킹 구간의 V 동기 신호(V sync)에 대해 PLL 회로가 제 3B 도에 도시한 바와 같이 로크되어 있는 경우에는, 로크 플래그가 V 동기 신호(V sync)의 개시점에서 H 레벨로 된다. V 블랭킹 구간에서, PLL 회로의 로크가 벗어나게 되면, 이러한 것에 동기하여, 로크 플래그가 L 레벨로 된다. 이것에 의해, D 플릴플롭의 D 단자로부터 출력되는 데이타는 L 레벨로 된다.

즉, V 블랭킹 구간 중에 PLL 회로의 로크가 벗어나게 되는 경우, 로크 플래그는 L 레벨로 유지되기 때문에, V 블랭킹 구간 종료 후에 로크 플래그를 참조하여도, PLL 이 V 블랭킹 구간 중에 로크가 벗어난 상태가 되었다는 것을 인식할 수 있다. 또한, V 블랭킹 구간 종료 후, 로크 플래그를 참조한 시점에서, 로크 플래그가 H 레벨이면, V 블랭킹 구간에서 항상 PLL 이 로크되어 있었다는 것이 보증된다. 따라서, PLL 이 로크된 상태에서, 올바르게 샘플링된 데이타만을 처리할 수 있다.

제 4 도는 데이타 추출 장치의 V 블랭킹 구간 종료후의 동작에 관한 흐름도이다. 콘트롤러(2)에 의해 V 블랭킹 구간이 종료했는지의 여부가 단계 21 에서 판단된다. V 블랭킹 구간이 종료되어 있지 않으면, PLL 회로(5)로부터 레지스터(6)로 공급되는 토크 플래그가 H 레벨에 설정된 후(단계 25), 단계 21 로 복귀한다. 한편, 단계 21 에서 V 블랭킹 구간이 종료했다고 판단되면, 단계 22 로 진행한다. 단계 22 에서는 PLL 회로(5)가 로크되어 있는지의 여부(로크 플래그가 H 레벨 인지의 여부)가 판단된다. 로크 플래그가 H 레벨이 아니면, V 블랭킹 구간에서 PLL 의 로크가 벗어난 것이 되므로, 처리는 종료한다. 한편, 단계 22 에서, 로크 플래그가 H 레벨이라고 판단되면, 메모리(7)에 기록된 데이타가 판독되고(단계 23), 소정의 데이타 처리가 행해진다(단계 24).

제 1 도는 본 발명에 의한 데이타 추출 장치의 블록도.

제 2 도는 로크상태 검출 회로의 블록도.

제 3A 내지 3C 도는 데이타 추출 장치에 의해 얻어진 로크 플래그의 파형도.

제 4 도는 데이타 추출 장치의 V 블랭킹 구간후의 동작에 관한 흐름도.

제 5A 및 5B 도는 종래 기술의 설명에 이용하는 V 블랭킹 구간의 파형도 및 로크 플래그의 파형도.

*도면의 주요부분에 대한 부호의 설명*

5 : PLL회로 7 : 메모리

15 : D 플립플롭

본 발명에 의하면, V 블랭킹 구간 중에 PLL 의 로크가 벗어난 경우, 로크 플래그는 L 레벨인 채로 유지되기 때문에, V 블랭킹 구간 종료 후에 로크 플래그를 참조하여도 데이타가 올바른 샘플링 클록으로 샘플링되지 않았다는 것을 알 수 있다. 또한, V 블랭킹 구간 종료후에 로크 플래그를 참조하여, H 레벨인 경우에는 V 블랭킹 구간에서 항상 PLL 이 로크되어 있었다는 것을 보증할 수 있다. 따라서, PLL 이 로크된 상태에서, 올바르게 샘플링된 데이타만을 처리할 수 있다.

Claims (2)

1. 비디오 신호의 V 블랭킹 구간에 중첩된 데이타를 추출하는 데이타 추출 장치에 있어서,

   상기 비디오 신호 중의 동기 신호에 로크한 샘플링 클록을 생성하고, 상기 샘플링 클록이 상기 동기 신호에 올바르게 로크하고 있는지의 여부를 나타내는 플래그를 생성하는 PLL 회로와,

   상기 샘플링 클록으로 샘플링된 상기 데이타를 저장하는 메모리와,

   V 블랭킹 구간 중에, 상기 샘플링 클록이 상기 동기 신호에 올바르게 로크되지 않은 것을 상기 플래그가 나타내는 경우에, 수직 동기 신호의 개시 시점까지 상기 올바르게 로크되지 않은 것을 나타내는 플래그의 상태를 유지하는 상태 유지 수단으로 구성되고,

   상기 상태 유지 수단에서 유지된 상기 플래그의 상태에 기초하여, 샘플링 종료 후 상기 샘플링된 데이타를 유효 또는 무효로 하는, 데이타 추출 장치.
2. 제 1 항에 있어서,

   상기 PLL 회로가 동기 신호에 동기되어 있는 경우에, 비디오 신호의 수직 동기 신호에 기초하여 상기 유지 수단이 유지한 상기 올바르게 로크되지 않은 것을 나타내는 상기 플래그의 상태를 초기화하는, 데이타 추출 장치.