JP3148545B2 - データ処理回路 - Google Patents
データ処理回路Info
- Publication number
- JP3148545B2 JP3148545B2 JP02192495A JP2192495A JP3148545B2 JP 3148545 B2 JP3148545 B2 JP 3148545B2 JP 02192495 A JP02192495 A JP 02192495A JP 2192495 A JP2192495 A JP 2192495A JP 3148545 B2 JP3148545 B2 JP 3148545B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputer
- clock
- information
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、映像信号の特定の１水
平走査期間に重畳した文字情報等のデータを抜き取り、
表示体（テレビ受像機、ＶＴＲの時計表示部等）に表示
するのに好適なデータ処理回路に関する。
平走査期間に重畳した文字情報等のデータを抜き取り、
表示体（テレビ受像機、ＶＴＲの時計表示部等）に表示
するのに好適なデータ処理回路に関する。
【０００２】
【従来の技術】現在、米国では、聾唖者向けを目的とし
て、テレビ画面上に文字情報を希望に応じて表示したり
無表示としたり切換できる所謂クローズドキャプション
システムが実施されている。このシステムは、テレビ放
送局からキャプションデータを送信してリアルタイムで
テレビ画面上に文字情報を表示させる機能が代表的であ
る。
て、テレビ画面上に文字情報を希望に応じて表示したり
無表示としたり切換できる所謂クローズドキャプション
システムが実施されている。このシステムは、テレビ放
送局からキャプションデータを送信してリアルタイムで
テレビ画面上に文字情報を表示させる機能が代表的であ
る。
【０００３】ところで、前記キャプションデータは、奇
数フィールドを形成する映像信号の２１番目の水平走査
期間（２１Ｈ）に重畳させる様に規格で定められてい
る。つまり、偶数フィールドを形成する映像信号の２１
Ｈには前記キャプションデータは存在しないのである。
そこで、後者の２１Ｈを有効利用する目的で、前記キャ
プションデータに代え、各種補完情報（番組名、放送局
名、現在時刻情報等）を表す補完データを偶数フィール
ドの２１Ｈに重畳させ、前記キャプションデータと同様
に抜き取り信号処理するシステムも実施されている。具
体例としては、ＶＴＲの時刻表示機能を取り上げてみ
る。この機能はタイマー録画に使用される為、常に正確
な時刻表示を継続できることが望ましい。そこで、テレ
ビ放送局側から補完情報として時刻情報を偶数フィール
ドの２１Ｈに重畳させて来ると、この時刻情報がＶＴＲ
内部で抜き取られ信号処理され、ＶＴＲは常に正確な時
刻を表示できることになる。特に、米国では、サマータ
イムという時刻変更が生じる為、この補完情報の利用は
有効である。
数フィールドを形成する映像信号の２１番目の水平走査
期間（２１Ｈ）に重畳させる様に規格で定められてい
る。つまり、偶数フィールドを形成する映像信号の２１
Ｈには前記キャプションデータは存在しないのである。
そこで、後者の２１Ｈを有効利用する目的で、前記キャ
プションデータに代え、各種補完情報（番組名、放送局
名、現在時刻情報等）を表す補完データを偶数フィール
ドの２１Ｈに重畳させ、前記キャプションデータと同様
に抜き取り信号処理するシステムも実施されている。具
体例としては、ＶＴＲの時刻表示機能を取り上げてみ
る。この機能はタイマー録画に使用される為、常に正確
な時刻表示を継続できることが望ましい。そこで、テレ
ビ放送局側から補完情報として時刻情報を偶数フィール
ドの２１Ｈに重畳させて来ると、この時刻情報がＶＴＲ
内部で抜き取られ信号処理され、ＶＴＲは常に正確な時
刻を表示できることになる。特に、米国では、サマータ
イムという時刻変更が生じる為、この補完情報の利用は
有効である。
【０００４】さて、表示体に補完情報の表示を実現する
には、上記した如く、偶数フィールドの映像信号の２１
Ｈに重畳されている補完データを抜き取り解読する必要
がある。この２１Ｈの情報について図２のＣＶｉｄｅｏ
を用いて説明する。図２のＣＶｉｄｅｏは偶数フィール
ドのコンポジット映像信号を表しており、２１Ｈの水平
走査期間には、期間ｔ０にランインクロックが重畳され
る。該ランインクロックはキャプションデータ同様に補
完データが２１Ｈに重畳されることを知らせる為の情報
であり、水平走査周波数ｆＨの３２倍の周波数である５
０３ＫＨｚのクロックが７周期分連続して重畳したもの
である。また、期間ｔ１には３ビットのスタートビット
が重畳される。該スタートビットは規格上「００１」と
定められており、各ビットの発生期間を１周期とする周
波数は前記ランインクロックと同様に５０３ＫＨｚであ
る。更に、期間ｔ２には１６ビットの補完データが重畳
される。該補完データの各ビットの発生期間を１周期と
する周波数も５０３ＫＨｚと定められている。
には、上記した如く、偶数フィールドの映像信号の２１
Ｈに重畳されている補完データを抜き取り解読する必要
がある。この２１Ｈの情報について図２のＣＶｉｄｅｏ
を用いて説明する。図２のＣＶｉｄｅｏは偶数フィール
ドのコンポジット映像信号を表しており、２１Ｈの水平
走査期間には、期間ｔ０にランインクロックが重畳され
る。該ランインクロックはキャプションデータ同様に補
完データが２１Ｈに重畳されることを知らせる為の情報
であり、水平走査周波数ｆＨの３２倍の周波数である５
０３ＫＨｚのクロックが７周期分連続して重畳したもの
である。また、期間ｔ１には３ビットのスタートビット
が重畳される。該スタートビットは規格上「００１」と
定められており、各ビットの発生期間を１周期とする周
波数は前記ランインクロックと同様に５０３ＫＨｚであ
る。更に、期間ｔ２には１６ビットの補完データが重畳
される。該補完データの各ビットの発生期間を１周期と
する周波数も５０３ＫＨｚと定められている。
【０００５】そして、前記補完データを２１Ｈから抜き
取る場合、発振器から得られた発振クロックを所定分周
して５０３ＫＨｚの分周クロックを作成し、該分周クロ
ックを前記ランインクロック（又はスタートビットの
「０」から「１」への立ち上がり）と位相合わせしてい
た。前記分周クロック及び前記ランインクロックの位相
が一致しているということは、前記分周クロックは前記
補完データとも位相が一致していることを意味してお
り、前記補完データの各ビットの状態が安定する位置即
ち前記補完データの各ビット情報の中間付近で変化する
前記分周クロックの立ち上がり又は立ち下がりに同期し
て、前記補完データをシフトレジスタ（図示せず）に順
次保持し、１６ビットの補完データが前記シフトレジス
タに保持された後前記補完データを前記シフトレジスタ
から取り出して解読することにより、表示体への補完情
報表示を可能としていた。
取る場合、発振器から得られた発振クロックを所定分周
して５０３ＫＨｚの分周クロックを作成し、該分周クロ
ックを前記ランインクロック（又はスタートビットの
「０」から「１」への立ち上がり）と位相合わせしてい
た。前記分周クロック及び前記ランインクロックの位相
が一致しているということは、前記分周クロックは前記
補完データとも位相が一致していることを意味してお
り、前記補完データの各ビットの状態が安定する位置即
ち前記補完データの各ビット情報の中間付近で変化する
前記分周クロックの立ち上がり又は立ち下がりに同期し
て、前記補完データをシフトレジスタ（図示せず）に順
次保持し、１６ビットの補完データが前記シフトレジス
タに保持された後前記補完データを前記シフトレジスタ
から取り出して解読することにより、表示体への補完情
報表示を可能としていた。
【０００６】ここで、従来の補完情報処理を図３を用い
て説明する。図３において、（１）は、コンポジット映
像信号の内、偶数フィールドの２１番目の水平走査期間
に重畳した補完情報を抜き取る為の２１Ｈ抜取回路であ
る。該２１Ｈ抜取回路（１）は、上記した如くして１６
ビットの補完情報を抜き取る。（２）は前記１６ビット
の補完情報を解読するデコード機能を有するマイクロコ
ンピュータである。（３）は、前段のマイクロコンピュ
ータ（２）から得られた解読信号に従って表示体に文字
情報を表示させる機能を有するマイクロコンピュータで
ある。例えば、補完情報が時刻情報である場合、ＶＴＲ
の表示画面には常に補正された正確な時刻が表示される
ことになる。
て説明する。図３において、（１）は、コンポジット映
像信号の内、偶数フィールドの２１番目の水平走査期間
に重畳した補完情報を抜き取る為の２１Ｈ抜取回路であ
る。該２１Ｈ抜取回路（１）は、上記した如くして１６
ビットの補完情報を抜き取る。（２）は前記１６ビット
の補完情報を解読するデコード機能を有するマイクロコ
ンピュータである。（３）は、前段のマイクロコンピュ
ータ（２）から得られた解読信号に従って表示体に文字
情報を表示させる機能を有するマイクロコンピュータで
ある。例えば、補完情報が時刻情報である場合、ＶＴＲ
の表示画面には常に補正された正確な時刻が表示される
ことになる。
【０００７】
【発明が解決しようとする課題】しかしながら、図３に
示す従来回路では、２１Ｈ抜取回路（１）は集積化され
た１個のＩＣではあるものの、通常の汎用マイクロコン
ピュータとインターフェイスする回路を有していない
為、デコード機能を有するマイクロコンピュータ（２）
を設ける必要があった。従って、補完情報を解読するマ
イクロコンピュータ（２）と、該マイクロコンピュータ
（２）の解読結果を基に文字表示を行うマイクロコンピ
ュータ（３）とを、各々独立した別チップとしている
為、各マイクロコンピュータ（２）（３）を制御するプ
ログラムを作成する際、プログラム言語の違いによりプ
ログラム開発者の負担が重くなる問題があった。
示す従来回路では、２１Ｈ抜取回路（１）は集積化され
た１個のＩＣではあるものの、通常の汎用マイクロコン
ピュータとインターフェイスする回路を有していない
為、デコード機能を有するマイクロコンピュータ（２）
を設ける必要があった。従って、補完情報を解読するマ
イクロコンピュータ（２）と、該マイクロコンピュータ
（２）の解読結果を基に文字表示を行うマイクロコンピ
ュータ（３）とを、各々独立した別チップとしている
為、各マイクロコンピュータ（２）（３）を制御するプ
ログラムを作成する際、プログラム言語の違いによりプ
ログラム開発者の負担が重くなる問題があった。
【０００８】そこで、本発明は、映像信号の特定の１水
平走査期間に重畳した文字情報を抜き取る機能をマイク
ロコンピュータを用いて実現する場合、該マイクロコン
ピュータのプログラム開発者の負担を軽減できるデータ
処理回路を提供することを目的とする。
平走査期間に重畳した文字情報を抜き取る機能をマイク
ロコンピュータを用いて実現する場合、該マイクロコン
ピュータのプログラム開発者の負担を軽減できるデータ
処理回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、映像信号の特定の１水平走査期間に重畳した文字
情報を表すデータを抜き取る抜取手段と、前記抜取手段
にて抜き取られた前記データを保持する保持手段と、を
備え、前記保持手段は、前記データを解読するデコーダ
を含むマイクロコンピュータから前記特定の１水平走査
期間の走査終了後に発生するイネーブル信号で動作可能
状態となった後に、前記マイクロコンピュータから発生
するクロック信号に同期して保持済みの前記データを前
記マイクロコンピュータ内部の前記デコーダに供給する
点である。
解決する為に成されたものであり、その特徴とするとこ
ろは、映像信号の特定の１水平走査期間に重畳した文字
情報を表すデータを抜き取る抜取手段と、前記抜取手段
にて抜き取られた前記データを保持する保持手段と、を
備え、前記保持手段は、前記データを解読するデコーダ
を含むマイクロコンピュータから前記特定の１水平走査
期間の走査終了後に発生するイネーブル信号で動作可能
状態となった後に、前記マイクロコンピュータから発生
するクロック信号に同期して保持済みの前記データを前
記マイクロコンピュータ内部の前記デコーダに供給する
点である。
【００１０】
【作用】本発明によれば、抜取手段にて抜き取られた文
字情報を表すデータを保持する保持手段は、前記データ
を解読するデコーダを含むマイクロコンピュータから特
定の１水平走査期間の走査終了後に発生するイネーブル
信号で動作可能状態となった後に、前記マイクロコンピ
ュータから発生するクロック信号に同期して保持済みの
前記データを前記マイクロコンピュータ内部の前記デコ
ーダに供給する。
字情報を表すデータを保持する保持手段は、前記データ
を解読するデコーダを含むマイクロコンピュータから特
定の１水平走査期間の走査終了後に発生するイネーブル
信号で動作可能状態となった後に、前記マイクロコンピ
ュータから発生するクロック信号に同期して保持済みの
前記データを前記マイクロコンピュータ内部の前記デコ
ーダに供給する。
【００１１】
【実施例】本発明の詳細を図面に従って具体的に説明す
る。図１は本発明のデータ処理回路を示す図である。図
１において、（４）はコンポジット映像信号の内、偶数
フィールドの２１Ｈに重畳した補完情報（本実施例では
時刻情報とする）を抜き取り保持するデータスライサで
ある。また、（５）は時刻情報の表示を行う為のマイク
ロコンピュータである。まず、データスライサ（４）内
部において、（６）はＰＬＬ回路であり、所定周波数の
クロックパルスＣＰを基に期間ｔ０のランインクロック
に同期した５０３ＫＨｚのラッチクロックＬＣＫを発生
するものである。（７）は２１Ｈ抜取回路であり、ＰＬ
Ｌ回路（６）から発生するクロックに基づき、従来の技
術で述べた様にして１６ビットの時刻データを抜き取る
ものである。同時に、２１Ｈ抜取回路（７）からは前記
クロックの計数回数により、偶数フィールドの２１Ｈだ
けハイレベルとなる信号ＬＮ２１が発生する。（８）は
１６ビットのシフトレジスタであり、ラッチクロックＬ
ＣＫの立ち上がりに同期して、２１Ｈ抜取回路（７）か
ら出力された１６ビットの時刻データをシリアルに保持
するものである。（９）は１６個のトランスミッション
ゲート等から成るゲート回路であり、信号ＬＮ２１の立
ち下がりでゲートを開き、シフトレジスタ（８）の保持
データをパラレルに後段の出力バッファに出力するもの
である。（１０）は前述した出力バッファである。
る。図１は本発明のデータ処理回路を示す図である。図
１において、（４）はコンポジット映像信号の内、偶数
フィールドの２１Ｈに重畳した補完情報（本実施例では
時刻情報とする）を抜き取り保持するデータスライサで
ある。また、（５）は時刻情報の表示を行う為のマイク
ロコンピュータである。まず、データスライサ（４）内
部において、（６）はＰＬＬ回路であり、所定周波数の
クロックパルスＣＰを基に期間ｔ０のランインクロック
に同期した５０３ＫＨｚのラッチクロックＬＣＫを発生
するものである。（７）は２１Ｈ抜取回路であり、ＰＬ
Ｌ回路（６）から発生するクロックに基づき、従来の技
術で述べた様にして１６ビットの時刻データを抜き取る
ものである。同時に、２１Ｈ抜取回路（７）からは前記
クロックの計数回数により、偶数フィールドの２１Ｈだ
けハイレベルとなる信号ＬＮ２１が発生する。（８）は
１６ビットのシフトレジスタであり、ラッチクロックＬ
ＣＫの立ち上がりに同期して、２１Ｈ抜取回路（７）か
ら出力された１６ビットの時刻データをシリアルに保持
するものである。（９）は１６個のトランスミッション
ゲート等から成るゲート回路であり、信号ＬＮ２１の立
ち下がりでゲートを開き、シフトレジスタ（８）の保持
データをパラレルに後段の出力バッファに出力するもの
である。（１０）は前述した出力バッファである。
【００１２】また、マイクロコンピュータ（５）は、信
号ＬＮ２１の立ち下がりを検出すると、チップイネーブ
ル信号＊ＣＥがローレベルとなり、出力バッファ（１
０）は動作可能状態となる。チップイネーブル信号＊Ｃ
Ｅがローレベルに立ち下がると、マイクロコンピュータ
（５）からはシリアルクロックＳＣＫＩＮが発生し、出
力バッファ（１０）に保持されている１６ビットの時刻
データがＣＰＤＴとしてマイクロコンピュータ（５）側
にシリアルに出力される。マイクロコンピュータ（５）
内部においては、１６ビットの時刻データＣＰＤＴを解
読するデコーダ（１１）及びＶＴＲ等の表示部に時刻表
示を行う為の表示ドライバ（１２）が内蔵されている。
号ＬＮ２１の立ち下がりを検出すると、チップイネーブ
ル信号＊ＣＥがローレベルとなり、出力バッファ（１
０）は動作可能状態となる。チップイネーブル信号＊Ｃ
Ｅがローレベルに立ち下がると、マイクロコンピュータ
（５）からはシリアルクロックＳＣＫＩＮが発生し、出
力バッファ（１０）に保持されている１６ビットの時刻
データがＣＰＤＴとしてマイクロコンピュータ（５）側
にシリアルに出力される。マイクロコンピュータ（５）
内部においては、１６ビットの時刻データＣＰＤＴを解
読するデコーダ（１１）及びＶＴＲ等の表示部に時刻表
示を行う為の表示ドライバ（１２）が内蔵されている。
【００１３】この図１の動作を示すのが図２のタイムチ
ャートである。図２においては、１６ビットの時刻デー
タは例えば「０１１００１００１０１１０１００」であ
るとし、シリアルクロックＳＣＬＩＮはマイクロコンピ
ュータ（５）の発振クロックを分周して得られた周波数
を有するものであり、シリアルクロックＳＣＫＩＮの立
ち下がりに同期して出力バッファ（１０）から１６ビッ
トの時刻データＣＰＤＴが出力される。
ャートである。図２においては、１６ビットの時刻デー
タは例えば「０１１００１００１０１１０１００」であ
るとし、シリアルクロックＳＣＬＩＮはマイクロコンピ
ュータ（５）の発振クロックを分周して得られた周波数
を有するものであり、シリアルクロックＳＣＫＩＮの立
ち下がりに同期して出力バッファ（１０）から１６ビッ
トの時刻データＣＰＤＴが出力される。
【００１４】以上より、データスライサ（４）はマイク
ロコンピュータ（５）のプログラム処理により制御され
て動作するものであり、データスライサ（４）を本実施
例の様に構成することにより、従来の様に、全く別チッ
プのマイクロコンピュータを複数個設ける必要がなく、
デコーダ（１１）内蔵の１個のマイクロコンピュータ
（５）を設けるだけで済む為、マイクロコンピュータの
プログラム作成者の負担が従来に比べて軽減される。
ロコンピュータ（５）のプログラム処理により制御され
て動作するものであり、データスライサ（４）を本実施
例の様に構成することにより、従来の様に、全く別チッ
プのマイクロコンピュータを複数個設ける必要がなく、
デコーダ（１１）内蔵の１個のマイクロコンピュータ
（５）を設けるだけで済む為、マイクロコンピュータの
プログラム作成者の負担が従来に比べて軽減される。
【００１５】
【発明の効果】本発明によれば、映像信号の特定の１水
平走査期間に重畳する文字情報を抜き取る場合に、使用
するマクロコンピュータを１個設けるだけで済み、これ
より、プログラム開発者の負担を従来に比べて軽減でき
る利点が得られる。
平走査期間に重畳する文字情報を抜き取る場合に、使用
するマクロコンピュータを１個設けるだけで済み、これ
より、プログラム開発者の負担を従来に比べて軽減でき
る利点が得られる。
【図１】本発明のデータ処理回路を示す図である。
【図２】図１の動作を示すタイムチャートである。
【図３】従来のデータ処理回路を示す図である。
（５） マイクロコンピュータ （７） ２１Ｈ抜取回路 （８） シフトレジスタ （９） ゲート回路 （１０） 出力バッファ （１１） デコーダ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 昌也 大阪府守口市京阪本通２丁目５番５号 三洋電機株式会社内 (56)参考文献 特開 昭60−91786（ＪＰ，Ａ) 特開 平４−348689（ＪＰ，Ａ) 実開 平４−107981（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/025 - 7/088
Claims (2)
- 【請求項１】 映像信号の特定の１水平走査期間に重畳
した文字情報を表すデータを抜き取り、抜き取りを完了
したことを示す第１の信号を発生する抜取手段と、前記第１の信号に基づいて、 前記抜取手段にて抜き取ら
れた前記データを保持する保持手段と、を備え、 前記保持手段は、前記データを解読するデコーダを含む
マイクロコンピュータから、前記第１の信号に応答して
前記特定の１水平走査期間の走査終了後に発生するイネ
ーブル信号で動作可能状態となった後に、前記マイクロ
コンピュータから発生するクロック信号に同期して保持
済みの前記データを前記マイクロコンピュータ内部の前
記デコーダに供給することを特徴とするデータ処理回
路。 - 【請求項２】 前記抜取手段及び前記保持手段は集積化
された回路であり、該回路は前記マイクロコンピュータ
のプログラム処理により制御されることを特徴とする請
求項１記載のデータ処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02192495A JP3148545B2 (ja) | 1995-02-09 | 1995-02-09 | データ処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02192495A JP3148545B2 (ja) | 1995-02-09 | 1995-02-09 | データ処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08223544A JPH08223544A (ja) | 1996-08-30 |
| JP3148545B2 true JP3148545B2 (ja) | 2001-03-19 |
Family
ID=12068626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02192495A Expired - Fee Related JP3148545B2 (ja) | 1995-02-09 | 1995-02-09 | データ処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148545B2 (ja) |
-
1995
- 1995-02-09 JP JP02192495A patent/JP3148545B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08223544A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0157701B1 (en) | Phase synchronization circuit | |
| US4720708A (en) | Display control device | |
| JPH0638644B2 (ja) | 文字図形表示回路 | |
| JP3369591B2 (ja) | 文字表示装置 | |
| JPH06237422A (ja) | 文字表示装置 | |
| JP3148545B2 (ja) | データ処理回路 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP4708528B2 (ja) | 映像信号変換装置 | |
| JPH031760A (ja) | 受信テレビジョン信号再生装置 | |
| JPH0738841A (ja) | 文字放送記録補助装置 | |
| JP3351759B2 (ja) | 同期信号制御回路 | |
| JP3514067B2 (ja) | 半導体集積回路 | |
| JP3311533B2 (ja) | ラッチクロック発生回路 | |
| JP2834732B2 (ja) | ビデオメモリの制御回路 | |
| US5117226A (en) | Circuit for generating a scroll window signal in digital image apparatus | |
| JPH05103345A (ja) | ビデオデイスクプレーヤ | |
| JPH05232922A (ja) | 走査同期モード切り替え装置 | |
| JP3876794B2 (ja) | 垂直同期信号処理回路 | |
| JPS6246384Y2 (ja) | ||
| JP2658118B2 (ja) | 静止画像表示装置 | |
| KR910010113B1 (ko) | 다중화면 발생시스템에서 소화면 절환시 새 데이타 기입 및 플리크 방지회로 | |
| SU1585830A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
| JP2549673Y2 (ja) | 文字放送再生装置 | |
| JPH09172572A (ja) | パラメータ設定回路 | |
| JPH08275023A (ja) | 同期信号検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |