KR100365427B1 - 감지 증폭기 리페어 회로 - Google Patents

감지 증폭기 리페어 회로 Download PDF

Info

Publication number
KR100365427B1
KR100365427B1 KR1019990024610A KR19990024610A KR100365427B1 KR 100365427 B1 KR100365427 B1 KR 100365427B1 KR 1019990024610 A KR1019990024610 A KR 1019990024610A KR 19990024610 A KR19990024610 A KR 19990024610A KR 100365427 B1 KR100365427 B1 KR 100365427B1
Authority
KR
South Korea
Prior art keywords
repair
sense amplifier
output
signal
data
Prior art date
Application number
KR1019990024610A
Other languages
English (en)
Other versions
KR20010004025A (ko
Inventor
이종협
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990024610A priority Critical patent/KR100365427B1/ko
Publication of KR20010004025A publication Critical patent/KR20010004025A/ko
Application granted granted Critical
Publication of KR100365427B1 publication Critical patent/KR100365427B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치에 있어서, 감지 증폭기에 불량이 발생하는 경우에 리페어용 감지 증폭기를 이용하여 리페어를 수행하기 위한 감지 증폭기 리페어 회로에 관한 것이다.
본 발명은 감지 증폭기 리페어 회로는, 메모리 셀의 데이터를 감지 증폭하는 다수의 데이터 감지 증폭부와 불량이 발생한 데이터 감지 증폭부를 리페어하기 위한 리페어용 감지 증폭부로 이루어지는 감지 증폭 수단과; 리페어 신호를 발생하는 리페어 신호 발생수단과; 상기 리페어 신호 발생수단의 출력 신호에 따라 다수의 데이터 감지 증폭부에 입력되는 신호를 리페어용 감지 증폭부로 스위칭하는 스위칭 수단과; 상기 리페어 신호 발생수단의 출력 신호에 따라 상기 다수의 데이터 감지 증폭부 또는 리페어용 감지 증폭부의 출력 신호를 선택하는 출력 신호 선택수단과; 상기 출력 신호 선택수단에서 선택된 신호를 출력하기 위한 출력수단을 포함하는 것을 특징으로 한다.

Description

감지 증폭기 리페어 회로{SENSE AMPLIFIER REPAIR CIRCUIT}
본 발명은 반도체 메모리 장치에 관한 것으로서, 보다 구체적으로는 감지 증폭기(Sense Amplifier)에 불량이 발생하는 경우에 리페어용 감지 증폭기를 이용하여 리페어(Repair)를 수행하기 위한 감지 증폭기 리페어 회로에 관한 것이다.
반도체 메모리 장치에 있어서, 메모리 셀(Memory Cell)에 데이터를 쓰거나 읽기 위해서는 감지 증폭기를 통해서 데이터를 증폭하는데, 이러한 구성을 갖는 일반적인 반도체 메모리 장치를 도 1에 도시하였다. 도 1을 참조하면, 반도체 메모리 장치는 데이터를 저장하기 위한 메모리 셀(10)과 상기 메모리 셀(10)에서 특정 셀을 선택하여 데이터를 전달하기 위한 다수의 NMOS 트랜지스터와 상기 NMOS 트랜지스터를 통하여 전달된 데이터 신호를 증폭하는 다수의 감지 증폭기(SA1, SA2, SA3, SA4)와 상기 다수의 감지 증폭기(SA1, SA2, SA3, SA4)에서 증폭된 신호를 버퍼(Buf1, ... , Buf4)를 통하여 입력 또는 출력하기 위한 입출력 단자(IO1, ... , IO4)로 이루어진다.
상기 도 1에서는 감지 증폭기(SA1, ... , SA4)가 4 개인 경우를 예로써 도시하였다.
반도체 메모리 장치는 제작 과정에서 불량이 발생할 수 있는데, 불량이 발생하는 경우에 이를 리페어하여, 완전한 메모리 장치를 제작하기 위하여 불량이 발생한 부분을 리페어하기 위한 회로가 많이 사용된다. 특히, 메모리 셀(10) 부분에 불량(Fail)이 발생하는 경우에는 상기 불량이 발생한 셀 부분을 리페어하기 위한 리던던시 회로(Redundancy Circuit)가 상기 메모리 셀(10)에 설치되어 있어서 리페어를 수행하고 있다.
그러나, 메모리 셀(10) 부분이 아닌 감지 증폭기에서 불량이 발생하는 경우에는 상기 불량이 발생한 감지 증폭기와 연결되는 입출력 단자의 전체어드레스(Address)에 불량이 발생하기 때문에, 메모리 셀(10)에 설치된 리던던시 회로에 의해서는 리페어를 수행할 수 없게 된다.
예를 들어, 상기 도 1에서 제 1 감지 증폭기(SA1)에 불량이 발생하는 경우에는 상기 감지 증폭기(SA1)에 연결된 제 1 입출력 단자(IO1)의 속도가 다른 입출력 단자(IO2, IO3, IO4)에 비해 느려지거나, 하이(High) 상태 또는 로우(Low) 상태만을 유지하게 된다. 결국, 이러한 상태의 불량이 발생하면, 메모리 셀(10)에 설치된 리던던시 회로로는 리페어를 수행할 수 없게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 리페어용 감지 증폭기를 삽입하여, 감지 증폭기에서 불량이 발생하는 경우에 불량이 발생한 감지 증폭기를 대체할 수 있는 감지 증폭기 리페어 회로를 제공하는데 그 목적이 있다.
도 1은 일반적인 반도체 메모리 장치,
도 2는 본 발명의 실시예에 따른 감지 증폭기 리페어 회로.
(도면의 주요 부분에 대한 부호의 명칭)
10: 메모리 셀 20: 감지 증폭부
30: 리페어 신호 발생부 40: 스위칭 수단
50: 출력 신호 선택부 60: 출력부
31, 32, 33: 리페어 수단 34: 감지 증폭기 선택 수단
SA1, ... , SA5: 감지 증폭기 F1, F2, F3: 퓨즈
N1, ... , N18: NMOS 트랜지스터 NOT1, ... , NOT13: 인버터
NA1, ... , NA4: NAND 게이트 Buf1, ... , Buf4: 버퍼
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 감지 증폭기 리페어 회로는,메모리 셀의 데이터를 감지 증폭하는 다수의 데이터 감지 증폭부와 불량이 발생한 데이터 감지 증폭부를 리페어하기 위한 리페어용 감지 증폭부로 이루어지는 감지 증폭 수단과;리페어 신호를 발생하는 리페어 신호 발생수단과;상기 리페어 신호 발생수단의 출력 신호에 따라 다수의 데이터 감지 증폭부에 입력되는 신호를 리페어용 감지 증폭부로 스위칭하는 스위칭 수단과;상기 리페어 신호 발생수단의 출력 신호에 따라 상기 다수의 데이터 감지 증폭부 또는 리페어용 감지 증폭부의 출력 신호를 선택하는 출력 신호 선택수단과;상기 출력 신호 선택수단에서 선택된 신호를 출력하기 위한 출력수단을 포함하는 것을 특징으로 한다.상기 감지 증폭부는 불량이 발생한 감지 증폭부를 대체하기 위한 리페어용 감지 증폭부를 더 포함하는 것을 특징으로 한다.상기 리페어 신호 발생부는 감지 증폭부의 불량 발생 여부를 감지하는 제 1 리페어 수단과, 불량이 발생한 감지 증폭부를 선택하기 위한 제 2 및 제 3 리페어 수단과, 상기 제 2 및 제 3 리페어 수단의 출력 신호에 따라 제어 신호를 발생하는 제어 신호 발생부로 이루어지는 것을 특징으로 한다.상기 제 1 내지 제 3 리페어 수단은 퓨즈를 이용하여 감지 증폭기 불량이 발생하는 경우에 리페어 신호를 출력하는 것을 특징으로 한다.상기 스위칭 수단은 제어 신호 발생부의 출력 신호에 따라서 불량이 발생한 감지 증폭부의 입력 신호를 리페어용 감지 증폭부로 전달하기 위한 다수의 NMOS 트랜지스터로 이루어지는 것을 특징으로 한다.상기 출력 신호 선택부는 제어 신호 발생부의 출력 신호에 따라서 출력 버퍼로 전달되는 감지 증폭기의 출력 신호를 선택하기 위한 다수의 NMOS 트랜지스터로 이루어지는 것을 특징으로 한다.이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 감지 증폭기 리페어 회로를 도시한 것이다. 도 2를 참조하면, 본 발명은 데이터를 저장하는 메모리 셀(10)과; 다수의 감지 증폭기(SA1, ... , SA5, ...)로 이루어져서 상기 메모리 셀(10)에 저장된 데이터를 증폭하여 출력하는 감지 증폭부(20)와; 리페어 신호를 발생하는 리페어 신호 발생부(30)와; 상기 리페어 신호 발생부(30)의 출력 신호에 따라 감지 증폭기(SA1, ... , SA4)에 입력되는 신호를 스위칭하는 스위칭 수단(40)과; 상기 리페어 신호 발생부(30)의 출력 신호에 따라 감지 증폭기(SA1, ... , SA5)의 출력 신호를 선택하는 출력 신호 선택부(50)와; 상기 출력 신호 선택부(50)에서 선택된 신호를 출력하기 위한 출력부(60)로 이루어진다.
상기 도 2에서는 4 개의 감지 증폭기(SA1, ... , SA4) 마다 하나의 리페어용 감지 증폭기(SA5)가 배치되는 경우를 예로 들어서 도시하였다. 이하에서는 상기 도 2의 경우를 중심으로 설명하도록 한다.
상기 메모리 셀(10)에 저장된 데이터는 셀 선택 신호(Y0, ... , Yn)에 의해서 선택된 셀에 저장된 데이터가 다수의 NMOS 트랜지스터를 통해서 감지 증폭기로 인가된다.
상기 감지 증폭부(20)는 메모리 셀(10)에 저장된 데이터를 입력으로 하여 이를 증폭하여 출력한다.
상기 리페어 신호 발생부(30)는 감지 증폭부의 불량 발생 여부를 감지하기 위한 제 1 리페어 수단(31)과, 불량이 발생한 감지 증폭기를 선택하기 위한 제 2 내지 제 3 리페어 수단(32, 33)과, 상기 제 1 내지 제 3 리페어 수단(31, 32, 33)의 출력 신호에 따라 제어 신호를 발생하는 제어 신호 발생부(34)로 이루어진다.
상기 제 1 리페어 수단(31)은 전원과 제 1 노드(n1) 사이에 연결된 제 1 퓨즈(F1)와, 상기 제 1 노드(n1)에 입력이 연결되고, 출력이 제 2 노드(n2)에 연결되어 제 1 노드(n1)의 전위를 반전시켜 주기 위한 제 1 인버터(NOT1)와, 상기 제 1 노드(n1)와 접지에 드레인(Drain)과 소오스(Source)가 각각 연결되고, 제 1 인버터(NOT1)의 출력이 게이트(Gate)에 인가되는 NMOS 트랜지스터(N1)와, 상기 제2 노드(n2)와 제 3 노드(n3) 사이에 연결되어 제 1 인버터(NOT1)의 출력을 반전시켜 주기 위한 제 2 인버터(NOT2)와, 상기 제 3 노드(n3)에 연결되어 제 2 인버터(NOT2)의 출력 신호를 반전시켜서 리페어 신호를 발생하기 위한 제 3 인버터(NOT3)를 포함한다. 이 때, 제 1 노드(n1)에 게이트가 연결된 NMOS 트랜지스터(N2)는 드레인과 소오스가 접지에 연결되어 커패시터(Capacitor)의 역할을 한다.
상기 제 2 및 제 3 리페어 수단(32, 33)은 제 1 리페어 수단(31)의 구성 및 동작과 동일하다. 다만, 제 1 리페어 수단(31)은 다수의 감지 증폭기(SA1, ... , SA4)중에서 불량이 발생하는 경우에 리페어 신호를 발생시키고, 제 2 내지 제 3 리페어 수단(32, 33)은 불량이 발생한 감지 증폭기를 선택하기 위한 신호를 발생한다.
상기 제어 신호 발생부(34)는 다수의 NAND 게이트(NA1, ... , NA4)와 다수의 인버터(NOT10, ... , NOT13)로 이루어지는데, 제 1 NAND 게이트(NA1)는 제 1 내지 제 3 리페어 수단(31, 32, 33)의 출력 신호를 입력으로 하고, 제 2 NAND 게이트(NA2)는 제 1 및 제 2 리페어 수단(31, 32)의 출력 신호와 제 3 리페어 수단(33)에서 제 9 노드(n9)의 신호를 입력으로 하고, 제 3 NAND 게이트(NA3)는 제 1 리페어 수단(31)의 출력 신호와 제 2 리페어 수단(32)에서 제 6 노드(n6)의 신호와, 제 3 리페어 수단(33)에서 제 9 노드(n9)의 신호를 입력으로 하고, 제 4 NAND 게이트(NA4)는 졔 1 및 제 3 리페어 수단(31, 33)의 출력 신호와 제 2 리페어 수단(32)에서 제 6 노드(n6)의 출력 신호를 입력으로 한다. 또한, 상기 제 1 내지 제 4 NAND 게이트(NA1, ... , NA4)의 출력단에는 출력 신호를 반전시키기 위한 인버터(NOT10, ... , NOT13)가 각각 연결되어 있다.
상기 스위칭 수단(40)은 제어 신호 발생부(34)에서 다수의 인버터(NOT10, ... , NOT13)를 통하여 전달되는 신호를 각각 게이트로 입력받는 다수의 NMOS 트랜지스터(N7, ... , N10)로 이루어지는데, 상기 다수의 NMOS 트랜지스터(N7, ... , N10)는 드레인과 소오스가 각각 제 1 내지 제 4 감지 증폭기(SA1, ... , SA4)의 입력 단자와 리페어용 감지 증폭기(SA5)의 입력 단자와 연결된다.
상기 출력 신호 선택부(50)는 드레인이 제 1 내지 제 4 감지 증폭기(SA1, ... , SA4)의 출력단에 각각 연결되고, 소오스가 제 1 내지 제 4 출력 버퍼(Buf1, ... , Buf4)에 각각 연결되며, 게이트는 제어 신호 발생부(34)의 다수의 인버터(NOT10, ... , NOT13)를 통해 각각 입력받는 다수의 NMOS 트랜지스터(N11, N13, N15, N17)와, 드레인이 리페어용 감지 증폭기(SA5)에 연결되고, 소오스가 제 1 내지 제 4 출력 버퍼(Buf1, ... , Buf4)에 각각 연결되며, 제어 신호 발생부(34)의 제 1 내지 제 4 NAND 게이트(NA1, ... , NA4)의 출력 신호를 게이트 입력받는 다수의 NMOS 트랜지스터(N12, N14, N16, N18)로 이루어진다.
상기 출력부(60)는 상기 다수의 NMOS 트랜지스터(N11, ... , N18)의 소오스에 연결되어 해당하는 출력 신호를 입력받는 다수의 출력 버퍼(Buf1, ... , Buf4)와 상기 제 1 내지 제 4 출력 버퍼(Buf1, ... , Buf4)를 통하여 전달되는 신호를 출력하기 위한 제 1 내지 제 4 입출력 단자(IO1, ... , IO4)로 이루어진다.
상기와 같은 구조를 갖는 본 발명의 감지 증폭기 리페어 회로는 메모리 셀(10)의 데이터를 증폭하여 출력하는 다수의 감지 증폭기(SA1, ... , SA4)에서 불량이 발생하여 오동작이 일어나는 경우에는 불량이 발생한 감지 증폭기의 출력 단자를 차단하고, 상기 불량이 발생한 감지 증폭기의 입력 신호를 리페어용 감지 증폭기(SA5)를 통하여 출력함으로써 리페어 기능을 수행하도록 구성된다.
상기한 바와 같은 본 발명의 실시예에 따른 감지 증폭기 리페어 회로의 동작을 자세히 설명하면 다음과 같다.
반도체 메모리 장치에서 데이터를 출력하기 위해서는 특정 셀을 선택하게 되고, 선택된 셀과 연결된 NMOS 트랜지스터가 턴-온되어 데이터를 해당하는 감지 증폭기로 전달한다.
감지 증폭기에서 불량이 발생하지 않은 경우는, 상기 감지 증폭기에서 증폭된 출력 신호가 출력 버퍼를 통하여 출력된다.
그러나, 상기 반도체 장치의 감지 증폭부에서 불량이 발생하는 경우가 있다. 이러한 감지 증폭부의 불량은 테스트 과정에서 확인할 수 있는데, 감지 증폭부에서 불량이 발생하는 경우에는 제 1 리페어 수단(31)의 퓨즈(F1)가 절단된다. 그로 인해 제 1 노드(n1)의 전위는 로우 상태로 천이하고, 그에 따라 제 1 내지 제 3 인버터(NOT1, NOT2, NOT3)에 의해 제 2 및 제 3 노드(n2, n3)는 각각 하이 상태와 로우 상태로 천이하고, 출력 신호는 하이 상태를 가지게 된다.
그리고, 상기 다수의 감지 증폭기(SA1, ... , SA4) 중에서 불량이 발생한 감지 증폭기를 나타내는 신호는 제 2 및 제 3 리페어 수단(32, 33)을 통하여 발생된다. 즉, 제 1 감지 증폭기(SA1)에서 불량이 발생하는 경우에는 제 2 및 제 3 퓨즈(F2, F3)가 모두 절단되고, 제 2 감지 증폭기(SA2)에서 불량이 발생하는 경우에는 제 2 퓨즈(F2)만 절단되고, 제 4 감지 증폭기(SA4)에서 불량이 발생하는 경우에는 제 3 퓨즈(F3)만 절단되고, 제 3 감지 증폭기(SA3)에서 불량이 발생하는 경우에는 제 2 및 제 3 퓨즈(F2, F3) 모두 절단되지 않도록 구성된다.
제 1 내지 제 3 리페어 수단(31, 32, 33) 중에서 퓨즈(F1, F2, F3)가 절단된 리페어 수단에서는 하이 상태의 출력 신호가 발생하고, 퓨즈가 절단되지 않은 리페어 수단에서는 로우 상태의 출력 신호가 발생한다. 그리고, 제 1 내지 제 3 리페어 수단(31, 32, 33)의 출력 신호에 의해서 제어 신호 발생부(34)는 다수의 NAND 게이트(NA1, ... , NA4)의 출력 신호가 바뀌게 된다.
스위칭 수단(40)은 리페어 신호 발생부(30)의 출력 신호에 따라서, 불량이 발생한 감지 증폭기의 입력단에 연결된 NMOS 트랜지스터가 턴-온되어 상기 불량이 발생한 감지 증폭기로 입력되는 신호를 리페어용 감지 증폭기로 인가한다.
또한 출력 신호 선택부(50)에서는 리페어 신호 발생부(30)의 출력 신호에 의해서 불량이 발생한 감지 증폭기에 연결된 NMOS 트랜지스터를 턴-오프 시키고, 리페어용 감지 증폭기로 인가된 신호를 해당하는 출력 버퍼에 연결된 NMOS 트랜지스터를 통하여 출력한다.
제 1 감지 증폭기(SA1)에서 불량이 발생한 경우를 가정해 보면, 감지 증폭부에서 불량이 발생했기 때문에 제 1 리페어 수단(31)의 퓨즈(F1)는 절단되고, 하이 상태의 리페어 신호가 출력된다. 그리고, 불량이 발생한 감지 증폭기는 제 1 감지 증폭기(SA1)이기 때문에, 제 2 및 제 3 리페어 수단(32, 33)의 퓨즈(F2, F3)가 모두 절단되어 상기 제 2 및 제 3 리페어 수단(32, 33)에서 모두 하이 신호가 출력된다.
그로 인해, 제어 신호 발생부(34)에서 제 1 NAND 게이트(NA1)에서만 로우 상태의 신호가 출력되고, 제 2 내지 제 4 NAND 게이트(NA2, NA3, NA4)에서는 하이 상태의 신호가 출력된다.
스위칭 수단(40)에서는 인버터(NOT10)를 통하여 제 1 NAND 게이트(NA1)의 출력 신호를 입력으로 하는 NMOS 트랜지스터(N7)만 턴-온되고, 나머지 NMOS 트랜지스터(N8, N9, N10)가 턴-오프됨으로써, 제 1 감지 증폭기(SA1)의 입력 신호는 리페어용 감지 증폭기(SA5)로 제공된다.
한편, 출력 신호 선택부(50)는 제어 신호 발생부(34)의 출력 신호에 의해서 제 1 감지 증폭기(SA1)와 제 1 출력 버퍼(Buf1)에 연결된 NMOS 트랜지스터(N11)는 턴-오프되어 불량이 발생한 제 1 감지 증폭기(SA1)의 출력 신호를 차단하게 된다. 반면에, 리페어용 감지 증폭기(SA5)와 제 1 출력 버퍼(Buf1)에 연결된 NMOS 트랜지스터(N12)는 턴-온되어, 리페어용 감지 증폭기(SA5)로 제공된 제 1 감지 증폭기(SA1)의 입력 신호가 상기 NMOS 트랜지스터(N12)를 통하여 출력 버퍼(Buf1)로 제공된다.
따라서, 불량이 발생한 감지 증폭기에 입력되는 신호를 리페어용 감지 증폭기를 통하여 출력함으로써 리페어를 수행하게 된다.
상기에서는 4 개의 감지 증폭기에 리페어용 감지 증폭기가 1 개 설치된 경우를 도시하였는데, 감지 증폭부의 불량 여부를 감지하기 위한 리페어 수단과, 4 개의 감지 증폭기 중에서 불량이 발생한 감지 증폭기를 선택하기 위한 2 개의 리페어수단이 요구된다.
즉, 2n개의 입출력 단자가 있는 경우에, 감지 증폭부의 불량을 감지하기 위한 하나의 리페어 수단과, 불량이 발생한 감지 증폭기를 선택하기 위한 n 개의 리페어 수단만으로 리페어가 가능하게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명의 감지 증폭기 리페어 회로에 따르면, 감지 증폭기의 오동작으로 인하여 어드레스에 불량이 발생하는 경우에도 이를 리페어 함으로써, 반도체 장치의 신뢰도를 향상시키고, 제품의 수율을 높일 수 있는 장점이 있다.
이하, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. (정정) 반도체 장치의 리페어 회로에 있어서,
    메모리 셀의 데이터를감지 증폭하는 다수의 데이터 감지 증폭부와불량이 발생한데이터 감지 증폭부를 리페어하기 위한리페어용 감지 증폭부로 이루어지는감지 증폭 수단과;
    리페어 신호를 발생하는리페어 신호 발생수단과;
    상기리페어 신호 발생수단의 출력 신호에 따라 다수의데이터 감지 증폭부에 입력되는 신호를리페어용 감지 증폭부로 스위칭하는 스위칭 수단과;
    상기리페어 신호 발생수단의 출력 신호에 따라상기 다수의 데이터 감지 증폭부 또는 리페어용 감지 증폭부의 출력 신호를 선택하는출력 신호 선택수단과;
    상기출력 신호 선택수단에서 선택된 신호를 출력하기 위한출력수단을 포함하는 것을 특징으로 하는 감지 증폭기 리페어 회로.
  2. (정정) 제 1 항에 있어서, 상기리페어 신호 발생수단은,
    감지 증폭부의 불량 발생 여부를 감지하기 위한제 1 리페어부와,
    불량이 발생한감지 증폭부를 선택하기 위한 그 외다수의 리페어부와,
    상기다수의 리페어부의 출력 신호에 따라 제어 신호를 발생하는 제어 신호 발생부를 포함하는 것을 특징으로 하는 감지 증폭기 리페어 회로.
  3. (정정) 제 2 항에 있어서, 상기제어 신호 발생수단은,
    다수의 리페어 수단에서 해당하는 출력 신호를 입력으로 하는 다수의 NAND 게이트와,
    상기 NAND 게이트의 출력단에 각각 연결된 다수의 인버터로 이루어지는 것을 특징으로 하는 감지 증폭기 리페어 회로.
  4. (정정) 제 1 항에 있어서, 상기 스위칭 수단은
    제어 신호 발생부의 출력 신호에 따라 불량이 발생한데이터 감지 증폭부의 입력 신호를리페어용 감지 증폭부의 입력단으로 전달하기 위한 다수의 NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 감지 증폭기 리페어 회로.
  5. (정정) 제 1 항에 있어서, 상기 출력 신호 선택부는
    다수의 데이터 감지 증폭기에서 불량이 발생하지 않는 경우에 상기 다수의데이터 감지 증폭부를 통하여 데이터 신호를 출력 버퍼로 전달하기 위하여,
    드레인이 상기 다수의 감지 증폭기의 출력단에 각각 연결되고, 소오스가 해당하는 다수의 출력 버퍼에 각각 연결되며, 게이트는 제어 신호 발생부의 다수의 인버터를 통해 각각 입력받는 다수의 NMOS 트랜지스터와,
    데이터 감지 증폭부에서 불량이 발생하는 경우에, 상기 불량이 발생한데이터 감지 증폭부에 입력되는 신호를리페어용 감지 증폭부를 통하여 출력 버퍼로 전달하기 위하여,
    드레인이리페어용 감지 증폭부에 연결되고, 소오스가 해당하는 다수의 출력 버퍼에 각각 연결되며, 제어 신호 발생부의 다수의 NAND 게이트의 출력 신호를 게이트로 입력받는 다수의 NMOS 트랜지스터로 이루어지는 것을 특징으로 하는 감지 증폭기 리페어 회로.
KR1019990024610A 1999-06-28 1999-06-28 감지 증폭기 리페어 회로 KR100365427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024610A KR100365427B1 (ko) 1999-06-28 1999-06-28 감지 증폭기 리페어 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024610A KR100365427B1 (ko) 1999-06-28 1999-06-28 감지 증폭기 리페어 회로

Publications (2)

Publication Number Publication Date
KR20010004025A KR20010004025A (ko) 2001-01-15
KR100365427B1 true KR100365427B1 (ko) 2002-12-18

Family

ID=19595831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024610A KR100365427B1 (ko) 1999-06-28 1999-06-28 감지 증폭기 리페어 회로

Country Status (1)

Country Link
KR (1) KR100365427B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455834A1 (en) * 1989-11-21 1991-11-13 Fujitsu Limited Sense amplifier control circuit
JPH05298890A (ja) * 1992-04-17 1993-11-12 Nippon Philips Kk メモリ回路
KR960039600A (ko) * 1995-04-18 1996-11-25 문정환 센스증폭기의 래치장치
KR19980025825A (ko) * 1996-10-05 1998-07-15 김광호 감지증폭기회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0455834A1 (en) * 1989-11-21 1991-11-13 Fujitsu Limited Sense amplifier control circuit
JPH05298890A (ja) * 1992-04-17 1993-11-12 Nippon Philips Kk メモリ回路
KR960039600A (ko) * 1995-04-18 1996-11-25 문정환 센스증폭기의 래치장치
KR19980025825A (ko) * 1996-10-05 1998-07-15 김광호 감지증폭기회로

Also Published As

Publication number Publication date
KR20010004025A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US8078949B2 (en) Semiconductor memory device
US6404663B2 (en) Semiconductor integrated circuit having testing mode for modifying operation timing
KR100266528B1 (ko) 반도체메모리디바이스
US6504769B2 (en) Semiconductor memory device employing row repair scheme
KR100596081B1 (ko) 데이터선 보상용 용장 장치를 구비한 반도체 기억 장치
KR100365427B1 (ko) 감지 증폭기 리페어 회로
KR100518394B1 (ko) 퓨즈의 절단 인식 오류를 일으키기 어려운 반도체 장치
US5886934A (en) Semiconductor memory device capable of through rate control of external output signal waveform
KR100541796B1 (ko) 반도체 메모리 장치의 센스 증폭기 인에이블 타이밍 조절 회로
JPH06215599A (ja) 半導体記憶回路
EP0467638A2 (en) Semiconductor memory device
KR100346418B1 (ko) 반도체 메모리 장치 및 이 장치의 구제 방법
US5719810A (en) Semiconductor memory device having cache memory function
US6256238B1 (en) Semiconductor memory device
KR20000023200A (ko) 반도체 기억 장치
US6529419B2 (en) Apparatus for varying data input/output path in semiconductor memory device
US7031200B2 (en) Data output apparatus for memory device
KR100197988B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100356802B1 (ko) 반도체 메모리 소자
KR100301598B1 (ko) 리페어어드레스선택회로
KR100865708B1 (ko) 반도체 장치
KR20000026168A (ko) 리드 멀티플렉서
KR100365428B1 (ko) 데이타 버스라인 센스 앰프
KR100370142B1 (ko) 와이드(ｗｉｄｅ) 입/출력 데이타라인에 적합한 결함구제회로
KR101096205B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee