KR100363330B1 - 액정 디스플레이 장치의 응답 속도 개선 회로 - Google Patents

액정 디스플레이 장치의 응답 속도 개선 회로 Download PDF

Info

Publication number
KR100363330B1
KR100363330B1 KR1020000054962A KR20000054962A KR100363330B1 KR 100363330 B1 KR100363330 B1 KR 100363330B1 KR 1020000054962 A KR1020000054962 A KR 1020000054962A KR 20000054962 A KR20000054962 A KR 20000054962A KR 100363330 B1 KR100363330 B1 KR 100363330B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
voltage
data
common electrode
response speed
Prior art date
Application number
KR1020000054962A
Other languages
English (en)
Other versions
KR20020022259A (ko
Inventor
이성호
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000054962A priority Critical patent/KR100363330B1/ko
Publication of KR20020022259A publication Critical patent/KR20020022259A/ko
Application granted granted Critical
Publication of KR100363330B1 publication Critical patent/KR100363330B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

여기에 개시된 액정 디스플레이 장치의 응답 속도 개선 회로는, 소정 전압을 기준으로 포지티브 피크 값과 네거티브 피크 값이 동일한 펄스 신호를 발생하는 펄스 발생기, 및 패널 전압 공급 회로에서 발생된 공통 전극 전압과 상기 펄스 발생기에 발생된 펄스 신호를 더하여 액정 커패시터의 공통 전극으로 제공하는 가산기를 포함한다. 이와 같은 응답 속도 개선 회로에 의하면, 상기 가산기로부터 출력되는 공통 전극 전압이 액정의 공통 전극에 인가될 때 모든 액정은 일정 변위로 진동한다. 이 때, 박막 트랜지스터를 통해 데이터 드라이브 IC로부터의 데이터 전압이 액정의 데이터 전극으로 인가되면 진동이 없는 경우와 비교할 때 더 많은 이동 거리를 확보할 수 있게 된다. 그러므로, 액정의 응답 속도가 향상된다.

Description

액정 디스플레이 장치의 응답 속도 개선 회로{CIRCUIT FOR IMPROVING RESPONSE TIME OF LIQUID CRYSTAL DISPLAY APPARATUS}
본 발명은 액정 디스플레이(liquid crystal display: LCD) 장치에 관한 것으로, 좀 더 구체적으로는 입력 데이터 신호에 대한 액정의 응답 속도를 개선하기 위한 액정 디스플레이 장치의 응답 속도 개선 회로에 관한 것이다.
도 1은 일반적인 LCD 패널의 구성을 등가 회로로 보여주는 회로도이다.
도 1을 참조하면, LCD 패널(30) 내의 게이트 라인들(G1 ~ Gj)과 데이터 라인들(D1 ~ Dk)은 격자 형태로 서로 교차하여 배열된다. 하나의 픽셀은 하나의 게이트 라인 및 하나의 소스 라인과 각각 연결되며, 박막 트랜지스터(Thin Film Transistor; T1), 액정 커패시터(CLC), 그리고 보조 용량 커패시터(CST)로 구성된다. 박막 트랜지스터(T1)의 게이트는 게이트 라인(G1)을 통해 게이트 드라이브 IC(20)와 연결되고, 그것의 소스는 데이터 라인(또는 소스 라인; D1)을 통해 데이터 드라이브 IC(또는 소스 드라이브 IC; 10)와 연결된다. 상기 액정 커패시터(CLC)와 보조 용량 커패시터(CST)의 일단들은 상기 박막 트랜지스터(T1)의 드레인 단자와 연결된다. 상기 액정 커패시터(CLC)의 타단은 공통 전극 전압(VCOM)과 연결되며, 상기 보조 용량 커패시터(CST)의 타단은 보조 용량 전극 전압(VST)과 연결된다.
상기 게이트 드라이브 IC(20)로부터 입력된 게이트 드라이브 신호에 응답해서 상기 박막 트랜지스터(T1)가 턴 온되면, 데이터 라인(D1)을 통해 상기 데이터 드라이브 IC(10)로부터 입력된 데이터 전압이 상기 보조 용량 커패시터(CST)와 액정 커패시터(CLC)에 충전된다. 이어서, 상기 박막 트랜지스터(T1)가 턴 오프되면 상기 액정 커패시터(CLC)와 보조 용량 커패시터(CST)에 축적된 전하가 한 프레임동안 충전된 전하를 유지한다. 상기 보조 용량 커패시터(CST)는 액정 커패시터(CLC) 만으로는한 프레임동안 충전된 전하를 유지하기 어려우므로 이를 보조하여 전하를 저장하는 역할을 한다. 상술한 바와 같이 박막 트랜지스터(T1)의 턴 온/오프가 반복되면서 원하는 인가전압이 보조 용량 커패시터(CST) 및 액정 커패시터(CLC)에 전달되어 컬러 영상이 표현된다.
액정은 고분자 물질로서 박막 트랜지스터(T1)를 통해 데이터 드라이브 IC(10)로부터 제공된 전압에 의한 전기장의 변화에 즉각 응답하지 못하고, 어느 정도의 시간을 두고 액정 분자의 배열이 안정된다. 이러한 응답시간의 지연으로 인해 화면에는 전 화면이 오버랩되는 끌림 현상이 발생된다. 이는 화질의 저하를 유발한다.
그러므로, 데이터 신호에 대응하는 전압에 대한 액정의 응답 속도를 향상시킬 수 있는 방법이 요구된다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 데이터 신호에 대응하는 전압에 대한 액정의 응답 속도를 향상시킬 수 있는 액정 디스플레이 장치의 응답 속도 개선 회로를 제공하는데 있다.
도 1은 일반적인 LCD 패널의 구성을 등가 회로로 보여주는 회로도;
도 2는 시간에 따라 질점 M1에 가하는 힘을 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 액정의 응답 속도 개선 회로를 보여주는 블럭도; 그리고
도 4는 도 3에 도시된 펄스 발생기에서 발생되는 펄스 신호의 일 예를 보여주는 파형도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 응답 속도 개선 회로 110 : 펄스 발생기
120 : 가산기 130 : 감산기
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 데이터 전극에 데이터 드라이브 IC로부터의 데이터 전압이 인가되고 공통 전극에 공통 전극 전압이 인가되는 액정 커패시터를 포함하는 액정 디스플레이 장치의 응답 속도를 개선하기 위한 회로는: 기준 전압을 기준으로 포지티브 피크 값과 네거티브 피크 값이 동일한 펄스 신호를 발생하는 펄스 발생기 그리고 패널 전압 공급 회로에서 발생된 공통 전극 전압과 상기 펄스 발생기에 발생된 펄스 신호를 더하여 상기 액정 커패시터의 상기 공통 전극으로 제공하는 가산기를 포함한다.
바람직한 실시예에 있어서, 상기 기준 전압은 0V이다.
바람직한 실시예에 있어서, 상기 기준 전압은 네거티브 피크 값이 0V 보다 높도록 설정되며, 상기 가산기로부터 출력되는 전압에서 상기 기준 전압을 제거하는 감산기를 더 포함한다.
본 발명의 다른 특징에 의하면, 데이터 전극에 데이터 드라이브 IC로부터의 데이터 전압이 인가되고 공통 전극에 공통 전극 전압이 인가되는 액정을 포함하는 액정 디스플레이 장치의 응답 속도를 개선하기 위한 회로는: 소정 전압을 기준으로 포지티브 피크 값과 네거티브 피크 값이 동일한 펄스 신호를 발생하는 펄스 발생기, 및 상기 데이터 드라이브 IC로부터의 데이터 전압과 상기 펄스 발생기에 발생된 펄스 신호를 더하여 상기 액정 커패시터의 상기 데이터 전극으로 제공하는 가산기를 포함한다.
바람직한 실시예에 있어서, 상기 기준 전압은 0V이다.
바람직한 실시예에 있어서, 상기 기준 전압은 네거티브 피크 값이 0V 보다 높도록 설정되며, 상기 가산기로부터 출력되는 전압에서 상기 기준 전압을 제거하는 감산기를 더 포함한다.
(작용)
이와 같은 회로에 의해서, 액정의 응답 속도를 향상시킬 수 있는 응답 속도개선 회로를 구현할 수 있다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 4를 참조하여 상세히 설명한다.
어떤 질점 M1이 속도 V1로 이동될 때 소요되는 힘이 F1이라고 가정하면, 정지된 질점 M1에 F1이 인가되면 질점 M1은 소정 시간 이후에는 V1의 속도를 내게 될 것이나, 이 시간은 초기에 F1보다 큰 힘을 인가했을 경우보다 지연될 것이다. 이는 관성에서 연유되며 같은 시간 내에, 정지된 질점 M1에 어떤 힘을 인가하여 이동되고 있는 질점 M1과 같은 이동 거리를 갖기 위해서는 F1보다 더 큰 힘을 인가해야 한다.
질점 M1이 포함된 계(field)가 힘 F1만을 인가할 수 있는 조건이라고 가정하면, 정지된 질점 M1에 이를 인가하여 더 많은 이동 거리(즉, 응답 시간의 상승)를 확보하기 위하여 도 2와 같은 방법이 사용될 수 있다.
도 2에서, 시간축의 상단 부분을 질점 M1의 왼쪽에서 가해지는 힘이라고 하고, 하단 부분을 오른쪽에서 가하는 힘이라고 할 때 ,동일한 힘이 좌우에서 교번으로 인가되므로 질점 M1의 누적 이동량은 발생하지 않으면서 질점은 좌우로 계속 진동하게 된다. 질점 M1은 진동을 하며 변위를 가지게 되므로 관성 모멘트(moment)는 정지시에 비해 작아지게 된다. 이 상태에서 힘 F1이 인가되면 질점 M1은 응답 시간이 빨라지게 되므로 진동이 없을 때와 비교할 때 더 많은 이동 거리를 확보할 수 있게 된다.
본 발명은 상술한 바와 같은 개념을 액정에 적용하여 액정의 응답 속도를 개선하고자 한다.
도 3은 본 발명의 바람직한 실시예에 따른 액정의 응답 속도 개선 회로를 보여주는 블럭도이고, 도 4는 도 3에 도시된 펄스 발생기(110)에서 발생되는 펄스 신호의 일 예를 보여주는 파형도이다.
도 3을 참조하면, 상기 응답 속도 개선 회로(100)는 펄스 발생기(110), 가산기(120), 그리고 감산기(130)를 포함한다.
상기 펄스 발생기(110)는 0V를 기준으로 절대값이 동일한 포지티브 피크 전압(+V1)과 네거티브 피크 전압(-V1) 사이를 스윙하는 펄스 신호를 생성한다. 이와 같은 펄스 신호의 평균값은 '0'이 된다. 이는 액정의 누적 이동량을 제거하기 위함이다. 그러나, 음의 전압(즉, 0V보다 낮은 전압)이 공급되지 않는 액정 디스플레이 장치에서는 외부로부터 제공되는 오프셋 전압(VOFFSET)을 기준으로 포지티브 피크(positive peak) 폭과 네거티브 피크(negative peak) 폭이 동일한 펄스 신호를 발생한 후 나중에 오프셋 전압(VOFFSET)을 제거한다. 이 실시예에서 상기 펄스 발생기(110)는 도 4에 도시된 바와 같이, 오프셋 전압(VOFFSET)을 중심 전압으로 포지티브 피크 폭(P1)과 네거티브 피크 폭(P2)이 동일한 삼각파(triangle waveform) 신호를 발생한다. 여기서, 상기 오프셋 전압(VOFFSET)은 펄스 신호(PULSE)의 네거티브 피크 값이 0V보다 크도록 설정된다.
상기 가산기(120)는 패널 전압 공급 회로(미 도시됨)에서 발생된 공통 전극전압(VCOM1)과 상기 펄스 발생기(110)에서 발생된 펄스 신호(PULSE)를 더한다. 상기 패널 전압 공급 회로는 공통 전극 전압(VCOM1) 뿐만 아니라 LCD 디스플레이 장치에서 필요로 하는 전압들 예를 들면, 박막 트랜지스터(T1)의 온 전압(Von) 및 오프 전압(Voff) 등을 발생하는 회로이다.
상기 감산기(130)는 상기 가산기(120)로부터 출력되는 전압에서 상기 오프셋 전압(VOFFSET)을 제거한 후, 액정 커패시터의 공통 전극에 인가한다. 그러므로, 오프셋 전압(VOFFSET)은 상기 공통 전극 전압(VCOM2)에 아무런 영향도 미치지 않는다. 이 때, 상기 감산기(130)로부터 출력되는 공통 전극 전압(VCOM2)은 상기 패널 전압 공급 회로로부터 제공된 공통 전극 전압(VCOM1)에 평균값이 '0'인 삼각파 신호만을 더한 것이다.
상기 감산기(130)로부터 출력되는 공통 전극 전압(VCOM2)이 액정의 공통 전극에 인가될 때 모든 액정은 일정 변위로 진동한다. 이 때, 박막 트랜지스터(T1)를 통해 데이터 드라이브 IC로부터의 데이터 전압이 액정의 데이터 전극으로 인가되면 진동이 없는 경우와 비교할 때 더 많은 이동 거리를 확보할 수 있게 된다. 그러므로, 액정의 응답 속도가 향상된다.
상기 펄스 발생기(110)에서 0V를 기준으로 절대값이 동일한 포지티브 피크 전압(+V1)과 네거티브 피크 전압(-V1) 사이를 스윙하는 펄스 신호를 생성하는 경우에는 오프셋 전압(VOFFSET)이 불필요하며, 감산기(130) 또한 불필요하다. 그리고, 상기 가산기(120)로부터 출력되는 전압이 액정 커패시터의 공통 전극에 곧바로 인가된다.
한편, 이 실시예에서는 패널 전압 공급 회로로부터의 공통 전극 전압(VCOM1)에 소정의 펄스 신호를 더하여 액정의 응답 속도 개선을 도모하였으나, 액정의 데이터 전극에 인가되는 데이터 전압에 소정의 펄스 신호를 더하여도 동일한 결과를 얻을 수 있다. 다시 말하면, 데이터 드라이브 IC로부터 제공되는 데이터 전압에 소정을 펄스 신호를 더한 후 데이터 라인과 박막 트랜지스터를 통해 액정의 데이터 전극으로 제공한다. 이러한 방법은 이 분야에 대한 통상의 지식을 가진 자라면 용이하게 실시할 수 있으므로 자세한 설명은 생략한다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
이상과 같은 본 발명에 의하면, 상기 감산기로부터 출력되는 공통 전극 전압이 액정의 공통 전극에 인가될 때 모든 액정은 일정 변위로 진동한다. 이 때, 박막 트랜지스터를 통해 데이터 드라이브 IC로부터의 데이터 전압이 액정의 데이터 전극으로 인가되면 진동이 없는 경우와 비교할 때 더 많은 이동 거리를 확보할 수 있게 된다. 그러므로, 액정의 응답 속도가 향상된다.

Claims (6)

  1. 데이터 전극에 데이터 드라이브 IC로부터의 데이터 전압이 인가되고 공통 전극에 공통 전극 전압이 인가되는 액정 커패시터를 포함하는 액정 디스플레이 장치의 응답 속도를 개선하기 위한 회로에 있어서:
    기준 전압을 기준으로 포지티브 피크 값과 네거티브 피크 값이 동일한 펄스 신호를 발생하는 펄스 발생기; 그리고
    패널 전압 공급 회로에서 발생된 공통 전극 전압과 상기 펄스 발생기에 발생된 펄스 신호를 더하여 상기 액정 커패시터의 상기 공통 전극으로 제공하는 가산기를 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 응답 속도 개선 회로.
  2. 제 1 항에 있어서,
    상기 기준 전압은 0V인 것을 특징으로 하는 액정 디스플레이 장치의 응답 속도 개선 회로.
  3. 제 1 항에 있어서,
    상기 기준 전압은 네거티브 피크 값이 0V 보다 높도록 설정되며; 그리고
    상기 가산기로부터 출력되는 전압에서 상기 기준 전압을 제거하는 감산기를 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 응답 속도 개선 회로.
  4. 데이터 전극에 데이터 드라이브 IC로부터의 데이터 전압이 인가되고 공통 전극에 공통 전극 전압이 인가되는 액정 커패시터를 포함하는 액정 디스플레이 장치의 응답 속도를 개선하기 위한 회로에 있어서:
    소정 전압을 기준으로 포지티브 피크 값과 네거티브 피크 값이 동일한 펄스 신호를 발생하는 펄스 발생기; 그리고
    상기 데이터 드라이브 IC로부터의 데이터 전압과 상기 펄스 발생기에 발생된 펄스 신호를 더하여 상기 액정 커패시터의 상기 데이터 전극으로 제공하는 가산기를 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 응답 속도 개선 회로.
  5. 제 4 항에 있어서,
    상기 기준 전압은 0V인 것을 특징으로 하는 액정 디스플레이 장치의 응답 속도 개선 회로.
  6. 제 4 항에 있어서,
    상기 기준 전압은 네거티브 피크 값이 0V 보다 높도록 설정되며; 그리고
    상기 가산기로부터 출력되는 전압에서 상기 기준 전압을 제거하는 감산기를 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 응답 속도 개선 회로.
KR1020000054962A 2000-09-19 2000-09-19 액정 디스플레이 장치의 응답 속도 개선 회로 KR100363330B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000054962A KR100363330B1 (ko) 2000-09-19 2000-09-19 액정 디스플레이 장치의 응답 속도 개선 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000054962A KR100363330B1 (ko) 2000-09-19 2000-09-19 액정 디스플레이 장치의 응답 속도 개선 회로

Publications (2)

Publication Number Publication Date
KR20020022259A KR20020022259A (ko) 2002-03-27
KR100363330B1 true KR100363330B1 (ko) 2002-12-05

Family

ID=19689339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054962A KR100363330B1 (ko) 2000-09-19 2000-09-19 액정 디스플레이 장치의 응답 속도 개선 회로

Country Status (1)

Country Link
KR (1) KR100363330B1 (ko)

Also Published As

Publication number Publication date
KR20020022259A (ko) 2002-03-27

Similar Documents

Publication Publication Date Title
JPH10206822A (ja) 電圧印加駆動方式
KR970067082A (ko) 활성 메트릭스형 표시 장치의 구동 방법
KR920008662A (ko) 액정 표시 장치
JP2004525405A (ja) ディスプレイ装置
KR970007424A (ko) 액정표시장치의 구조 및 구동방법
KR970067069A (ko) 액티브매트릭스 액정디스플레이의 구동회로
JP3914639B2 (ja) 液晶表示装置
JP3182350B2 (ja) 液晶表示装置の駆動法
KR100363330B1 (ko) 액정 디스플레이 장치의 응답 속도 개선 회로
KR100365501B1 (ko) 액정표시장치의 구동방법
JP2000221474A (ja) 液晶表示装置の駆動方法
KR100552278B1 (ko) 게이트 신호를 가변하는 액정 표시 장치
KR100857378B1 (ko) 게이트 펄스의 구동방법
JP3064702B2 (ja) アクティブマトリクス型液晶表示装置
KR100521270B1 (ko) 공통 전압을 독립적으로 조절할 수 있는 액정표시장치의 구동 회로
KR100658063B1 (ko) 구동방식을 향상시킨 아이피에스 모드 박막트랜지스터액정표시장치
JPS6057391A (ja) 液晶表示装置の駆動方法
KR20040062048A (ko) 액정표시장치
KR20000006515A (ko) 액정표시소자의구동방법
KR200254412Y1 (ko) 액정표시소자
JPH06250611A (ja) 液晶表示装置
KR100948377B1 (ko) 액정 표시 장치, 액정 패널 및 구동 방법
KR970050056A (ko) 박막트랜지스터 액정 표시 장치 구동방법
KR101258262B1 (ko) 액정표시장치 및 그 구동 방법
JPH04106521A (ja) 液晶表示装置の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101112

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee