KR100362387B1 - 주기 검출 장치 및 방법 - Google Patents

주기 검출 장치 및 방법 Download PDF

Info

Publication number
KR100362387B1
KR100362387B1 KR1020000049936A KR20000049936A KR100362387B1 KR 100362387 B1 KR100362387 B1 KR 100362387B1 KR 1020000049936 A KR1020000049936 A KR 1020000049936A KR 20000049936 A KR20000049936 A KR 20000049936A KR 100362387 B1 KR100362387 B1 KR 100362387B1
Authority
KR
South Korea
Prior art keywords
zero crossing
value
coefficient value
crossing point
period
Prior art date
Application number
KR1020000049936A
Other languages
English (en)
Other versions
KR20020016736A (ko
Inventor
이재욱
심대윤
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000049936A priority Critical patent/KR100362387B1/ko
Priority to US09/917,234 priority patent/US6965659B2/en
Publication of KR20020016736A publication Critical patent/KR20020016736A/ko
Application granted granted Critical
Publication of KR100362387B1 publication Critical patent/KR100362387B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10037A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/16Digital recording or reproducing using non self-clocking codes, i.e. the clock signals are either recorded in a separate clocking track or in a combination of several information tracks
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10527Audio or video recording; Data buffering arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 입력신호의 주기를 검출하는 장치 및 방법에 관한 것으로서, 기준클럭이 n배의 계수 값을 갖도록 설정하는 계수 값 설정부와, 아날로그 입력신호를 기준클럭 주기마다 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환하는 A/D 변환기와, A/D 변환기를 통해 얻은 디지털 값의 부호 변화를 검출하여 영점교차 검출신호를 출력하는 영점교차 검출부와, 상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 계수 값 설정부에서 설정한 값에 따라 등분하고, 두 샘플링 시점의 디지털 값을 통해 영점교차지점이 위치하는 구간을 예측하여 계수 값 설정부에서 설정한 값과 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 산정하는 연산처리부와, 연산처리부를 통해 산정된 각 기준클럭의 계수 값을 다음 부호변환 이 전 시점까지 누적하는 계수기 및 계수기에 누적된 계수 값을 상기 계수 값 설정부를 통해 설정한 값으로 나누어 입력신호의 주기를 산출하는 주기 산출부를 구비하여 클럭 주기를 체배하지 않고도 해상도를 자유롭게 높일 수 있다.

Description

주기 검출 장치 및 방법{Device for detecting period and method for the same}
본 발명은 연속적인 입력신호의 주기를 검출하는 장치 및 방법에 관한 것으로서, 특히 기준클럭을 이용하여 원하는 n체배율의 정밀도로 주기를 검출할 수 있는 주기 검출 장치 및 방법에 관한 것이다.
"어떤 연속적인 신호에 포함되어 있는 최고의 주파수를 fc 라고 할 때, 적어도 1/2fc의 주기 펄스로 정보를 추출하면, 그 펄스들에는 원 신호 정보의 대부분을 포함한다."는 샘플링 이론이 정립되어 있다. 그에 따라 CD(Compact Disk) 또는 DVD(Digital Video Disk)에 이용되던 주기 검출기는 기준 데이터 클럭의 2배에 해당하는 클럭으로 입력신호가 연속되는 구간을 계수하여 주기를 검출하였다. 그리고 위와 같은 동작을 수행하기 위하여 2체배 클럭을 사용하는 계수기와 입력신호의 부호를 판별하기 위한 비교기를 갖는 비교적 간단한 장치가 이용되었다.
도 1을 참조하여 종래의 주기 검출 동작을 살펴보면, 입력신호(a)의 부호가 변화되는 시점에서 기준클럭(c)의 2배에 해당하는 2체배된 클럭(b)으로 각 주기를 계수(d)하여 누적하고 있다. 그리고 영점교차지점이 발생하기 이 전까지의 누적된 값 "9"를 계수기 값(e)으로 출력한 후, 다음 영점교차지점 이 전 까지 클럭 수를 계수하기 위하여 초기화시키고 있다. 그 다음 입력신호(a)의 부호가 바뀐 이 후의 새로운 계수 값을 다음 부호가 변화되기 이 전까지 누적하여 계수 값 "5"로 출력하고 있으며, 또 다시 다음 계수를 위하여 초기화하는 동작을 반복하고 있다. 이 때 출력된 계수기 값(e) "9" 및 "5"를 체배수로 나누어 입력신호(a)를 "4.5" 및 "2.5"클럭을 갖는 주기(f)로 검출한다.
위와 같은 종래의 주기 검출 방법은 검출된 주기 값의 신호 복원율을 높이는 방식으로 2배의 복원율을 가지게 되며, 하드웨어의 구현이 간단한 관계로 널리 이용되었다. 같은 방법으로 보다 높은 해상도의 주기를 검출하는 것이 필요하다면 기준클럭에 대해 n체배한 클럭을 이용하여 구현이 가능하다.
그러나 CD/DVD의 배속이 낮을 때에는 n체배된 클럭이 이용되는 하드웨어를 구성하는데 부담이 없었다. 그러나 배속경쟁이 심화되고 있는 현재에는 기준클럭으로 동작하는 회로를 구현하기에도 많은 어려움이 따른다. 따라서 n체배된 클럭을 이용하여 해상도를 높이는 방식은 현재의 기술로 볼 때 하드웨어에 대한 부담이 매우 크며, 그 구현에 있어서 많은 어려움이 따른다는 문제점을 가지고 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 기준클럭을 이용하여 원하는 n체배율의 정밀도로 주기를 검출할 수 있는 주기 검출 장치 및 방법을 제공하는 데 있다.
도 1은 종래의 주기 검출 방법을 설명하기 위한 도면.
도 2는 본 발명에 따른 주기 검출 장치의 블록도.
도 3은 본 발명에 따른 2배 정밀도의 주기 검출 동작을 설명하기 위한 도면.
도 4는 본 발명에 따른 2배 정밀도의 주기 검출 동작 결과를 설명하기 위한 도면.
도 5는 본 발명에 따른 4배 정밀도의 주기 검출 동작을 설명하기 위한 도면.
도 6은 본 발명에 따른 4배 정밀도의 주기 검출 동작 결과를 설명하기 위한 도면.
*도면의 부호에 대한 설명*
10 : 계수 값 설정부 20 : A/D 변환부
30 : 영점교차 검출부 32 : 영점교차지점 구간 검출부
34 : 계수 값 결정부 40 : 연산처리부
50 : 계수기 60 : 주기 값 산출부
z,z1,z2,z3,z4,z5,z6 : 영점교차지점
상기의 목적을 달성하기 위한 본 발명의 주기 검출 장치는 기준클럭이 n배의 계수 값을 갖도록 설정하는 계수 값 설정부와, 아날로그 입력신호를 기준클럭 주기마다 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환하는 A/D 변환기와, 상기 A/D 변환기를 통해 얻은 디지털 값의 부호 변화를 검출하여 영점교차 검출신호를 출력하는 영점교차 검출부와, 상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정부에서 설정한 값에 따라 등분하고, 두 샘플링 시점의 디지털 값을 통해 영점교차지점이 위치하는 구간을 예측하여 상기 계수 값 설정부에서 설정한 값과 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 산정하는 연산처리부와, 상기 연산처리부를 통해 산정된 각 기준클럭의 계수 값을 다음 부호변환 이전 시점까지 누적하는 계수기 및 상기 계수기에 누적된 계수 값을 상기 계수 값 설정부를 통해 설정한 값으로 나누어 입력신호의 주기를 산출하는 주기 산출부가 구비된다.
상기 연산처리부는 상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정부에서 설정한 값에 따라 등분하고, 부호변환 이 전의 디지털 값과 부호변환 이 후의 디지털 값의 비율을 통해서 영점교차지점이 위치하는 구간에 따라 계수 값 증감신호를 출력하는 영점교차지점 구간 검출부 및 상기 계수 값 설정부에서 설정한 값과 상기 영점교차지점 구간 검출부를 통해 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 결정하는 계수 값 결정부가 구비된다.
상기의 목적을 달성하기 위한 본 발명의 입력신호 주기 검출 방법은 기준클럭이 n배의 계수 값을 갖도록 설정하는 단계와, 아날로그 입력신호를 기준클럭 주기마다 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환하는 단계와, 상기 아날로그 디지털 변환 단계를 통해 얻은 디지털 값의 부호 변화를 검출하여 영점교차를 검출하는 단계와, 상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정 단계에서 설정한 값에 따라 등분하고, 두 샘플링 시점의 디지털 값을 통해 영점교차지점이 위치하는 구간을 예측하여 상기 계수 값 설정 단계에서 설정한 값과 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 산정하는 단계와, 상기 연산처리 단계를 통해 산정된 각 기준클럭의 계수 값을 다음 부호변환 이 전 시점까지 누적하는 단계 및 상기 계수 값 누적 단계를 통해 누적된 계수 값을 상기 계수 값 설정 단계를 통해 설정한 값으로 나누어 입력신호의 주기를 산출하는 단계를 포함한다.
상기 연산 처리 단계는 상기 영점교차 검출 단계를 통해 검출된 영점교차 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정 단계에서 설정한 값에 따라 등분하고, 부호변환 이전의 디지털 값과 부호변환 이 후의 디지털 값의 비율을 통해서 영점교차지점이 위치하는 구간을 검출하는 단계 및 상기 계수 값 설정 단계에서 설정한 값과 상기 영점교차지점 구간 검출 단계를 통해 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 결정하는 단계를 포함한다.
이하 첨부한 도면을 참조하여 본 발명을 상세하게 설명한다.
도 2에 보인 것처럼 본 발명에 따른 주기 검출 장치는 계수 값 설정부(10), A/D 변환부(20), 영점교차 검출부(30), 연산처리부(40), 계수기(50) 그리고 주기 값 산출부(60)를 구비한다.
계수 값 설정부(10)는 기준클럭 주기가 n배의 계수 값으로 계산 되도록 설정한다. A/D 변환부(20)는 아날로그 입력신호(Ain)를 기준클럭 주기마다 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환한다. 영점교차 검출부(30)는 A/D 변환부(20)를 통해 출력된 디지털 값의 부호변화를 통해 영점교차를 판별하고 영점교차 검출 신호를 출력한다. 연산처리부(40)는 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 계수 값 설정부(10)에서 설정한 값에 따라 등분하고, 두 샘플링 시점의 디지털 값을 통해 영점교차지점이 위치하는 구간을 예측하여 계수 값 설정부(10)에서 설정한 값과 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 산정한다. 계수기(50)는 연산처리부(40)를 통해 산정된 각 기준클럭의 계수 값을 다음 부호변환 이 전까지 누적한다. 그리고 주기 값 산출부(60)는 연산처리부(40)를 통해 결정된 각 기준클럭의 계수량을 다음 부호 변환이 발생하기 전까지 누적하고, 누적된 값을 상기 계수 값 설정부(10)에서 설정한 값으로 나누어 입력신호(Ain)의 주기를 산출한다.
연산처리부(40)는 영점교차지점 구간 검출부(32) 및 계수 값 결정부(34)를 구비한다.
영점교차지점 구간 검출부(32)는 영점교차 검출부(30)에서 영점교차 검출시 영점교차지점을 사이에 둔 두 샘플링 구간을 계수 값 설정부(10)에서 설정된 값에 따라 등분하고, 두 샘플링 값의 기울기를 통해 영점교차지점이 위치하는 구간을 예측하여 계수 값 증감신호를 출력한다. 계수 값 결정부(34)는 계수 값 설정부(10)를 통해 설정된 값에 따라 각 기준클럭의 계수 값을 계산하며, 영점교차지점 구간 검출부(32)에서 출력되는 증감 신호에 따라 계수 값을 증감하여 각 기준클럭 주기의 계수 값으로 결정한다.
여기에서 영점교차지점 구간 검출부(32)가 영점교차지점을 사이에 둔 두 샘플링 구간을 계수 값 설정부(10)에서 설정된 값에 따라 등분할 때, 설정 값이 n인경우 n+1의 개수의 구간으로 등분하여 영점교차지점이 위치하는 구간을 검출하는 것이 바람직하다. 또한 설정 값이 n인 경우 n개의 구간으로 등분하여 영점교차지점을 검출할 수도 있다. 그 차이는 등분된 구간들 중 영점교차지점의 위치에 따라 증감신호가 "0"부터 "n 또는 -n"까지 아니면 "1"부터 "n 또는 -n"까지의 어느 한 값으로 출력되도록 결정하는 것에 따라 다르게 된다. 이하에는 설정 값이 n일 때 n+1의 구간으로 등분한 경우에 대해서 설명한다.
위와 같은 구성으로 본 발명에 따른 주기 검출 장치의 동작을 도 3a 및 도 3b를 참조하여 살펴보면, 먼저 기준클럭 1주기를 2배로 계수하도록 계수 값 설정부(10)를 통해 설정한 후, 도 3a와 같이 아날로그 신호(a)가 입력되면 A/D 변환부(20)는 각 기준클럭(b) 주기마다 양 또는 음의 부호를 갖는 디지털 값으로 변환한다. 그리고 영점교차 검출부(30)에서는 출력된 디지털 값의 부호가 변화될 때 영점교차가 발생한 것으로 판단하여 영점교차 검출 신호를 출력한다.
영점교차지점 구간 검출부(32)는 영점교차지점(z)을 사이에 둔 두 샘플링 구간(A)을 도 3b에 보인 것처럼 3개의 등간격으로 구분하고, 두 샘플의 디지털 값(y1,y2)을 통해 3개의 구간들 중 영점교차지점(z)이 위치하게 되는 구간을 예측한다. 이 때 구간을 예측하는 방법을 자세히 살펴보면 도 3b에서 보인 것처럼 두 샘플링 시점의 두 디지털 값(y1,y2)을 알기 때문에 두 값을 표시한 부분에서 그 끝점을 상호 연결해보면(점선표시) 부호 값을 결정하는 기준전압과 교차하는 지점을 영점교차지점(z)으로 예측할 수 있다. 즉, 영점교차지점(z)을 중심으로 닮은꼴인 두 개의 직각삼각형으로 볼 수 있으며, 두 디지털 값(y1,y2)과 두 샘플링 시점부터예측된 영점교차지점까지의 거리(x1,x2)의 관계는 x1:x2 = y1:y2의 관계를 만족시키므로 영점 교차 지점이 위치하는 구간을 쉽게 예측할 수 있게 된다.
따라서 영점교차지점 구간 검출부(32)는 도 3b와 같이 '구간 2'에 영점교차지점(z)이 위치하면 도3a에서 영점교차지점(z)이 발생하기 전의 아직 알 수 없는 선 주기의 계수 값(q1)으로 +1의 계수 값 증감신호를 출력하게 된다. 만일 '구간 1'에 위치하면 0의 증감신호를 출력하고, '구간 3'에 위치하면 +2의 증감신호를 출력할 것이다. 또한 아직 알 수 없는 후 주기의 계수 값(q2)으로 '구간 1'에 위치하면 0의 증감신호를, '구간 2'에 위치하면 -1의 증감신호를, '구간 3'에 위치하면 -2의 계수 값 증감신호를 출력하게 된다.
그리하면 계수 값 결정부(34)는 도 4에서처럼 선 주기의 계수 값(q1)에 대하여 주기 값 설정부(10)에서 설정한 대로 +2의 계수값과 영점교차지점 구간 검출부(32)에서 '구간 2'를 검출하여 출력된 증감신호 +1을 전달받아 +3의 계수 값으로 결정하고, 후 주기 값(q2)에 대하여 주기 값 설정부(10)에서 설정한 대로 +2의 계수 값과 영점교차지점 구간 검출부(32)에서 '구간 2'를 검출하여 출력된 증감신호 -1을 전달받아 +1의 계수 값으로 결정한다. 결국 영점교차지점(z)을 사이에 둔 한 쌍의 계수 값의 합은 +4로 일정하며, 영점교차지점이 위치하는 구간에 따라 증감된 계수 값이 결정된다는 것을 알 수 있다.
도 4는 기준클럭에 대해 2배의 계수 값으로 계수 되도록 설정했을 때의 주기 검출 결과를 나타낸다. 각 영점교차지점(z1,z2,z3)이 입력신호(a) 위에 표시되어 있으며, 아날로그 입력신호(a)가 영점교차 없이 지속될 때, 각 주기의 계수 값(c)이 +2로 결정되고, 영점교차가 발생한 구간에서 영점교차지점(z1,z2,z3)의 위치에 따라 두 주기의 계수 값이 각각 다르게 결정된 것을 알 수 있다.
계수기(50)에서는 계수 값 결정부(34)를 통해 매 클럭마다 결정된 계수 값(d)을 누적시키며, 영점교차가 발생하면 누적 값(e) "9"와 "5"를 출력한 후, 초기화하여 다시 새로운 계수를 시작한다.
주기 값 산출부(60)는 계수기(50)에서 출력된 누적 값(e)을 계수 값 설정부(10)에서 설정한 2배의 계수 값으로 다시 나누어 입력신호(a)의 주기(f)로 출력한다. 즉, 누적 계수 값이 "9"와 "5"를 가질 때, 각각 "4.5와 "2.5" 클럭의 주기를 가진 신호로 산출하게 된다.
도 5a 및 5b는 기준클럭에 대하여 4배의 계수 값으로 계수 되도록 설정했을 때의 동작을 설명하기 위한 도면으로서, 도 3a 및 도 3b와 유사하지만 영점교차지점(z)을 사이에 둔 두 샘플링 구간(B)을 5개의 등간격을 갖는 구간으로 세분하고 있고, 입력신호(a)가 지속되는 구간에서 매 클럭(b)의 계수 값(c)이 +2가 아닌 +4로 결정되는 것이 다르다. 그리고 2배의 설정 값으로 주기를 검출했을 때와 마찬가지로 영점교차지점(z)을 사이에 둔 두 샘플링 시점(P3,P4)의 디지털 값(y3,y4)과 두 샘플링 시점(P1,P2)으로부터 영점교차지점까지의 거리(x1,x2) 비율을 이용하여 영점교차지점(z)이 위치하는 구간을 예측하고 있다.
물론 영점교차지점(z)을 사이에 둔 두 샘플링 시점(P1,P2)에서 검출되는 계수 값의 합은 +8이 되며, 영점교차지점(z)이 위치하는 구간에 따라 선 주기의 계수 값이 +4부터 +8까지의 어느 한 값으로 결정되고, 후 주기의 계수 값이 +4부터 0까지의 어느 한 값으로 결정될 것이다. 도 5b에는 영점교차지점(z)이 '구간 2'에 위치하고 있으므로 도 5a의 알 수 없는 좌측의 선주기에 대한 계수 값(q3)이 +1 증가된 +5로 결정될 것이며, 알 수 없는 우측의 후 주기에 대한 계수 값이 +3로 결정 될 것이다.
도 6은 기준클럭에 대해 4배의 계수 값으로 계수 되도록 설정했을 때의 주기 검출 결과를 나타낸다. 아날로그 입력신호(a)의 영점교차지점(z4,z5,z6)을 각각 신호선 상에 표시하였으며, 매 기준클럭(b)마다 결정된 계수 값(c)을 보이고 있다. 그리고 각 영점교차지점(z4,z5,z6)을 사이에 둔 클럭의 선주기에 대해 결정된 계수 값과 후주기에 대해 결정된 계수 값이 영점교차지점(z4,z5,z6)의 위치에 따라 각각 달리하여 타원형의 점선 내에 표시되고 있다.
계수기(50)에 누적되는 값(d)은 입력신호(a)가 영점교차 없이 연속되는 구간에서 +4의 배수로 누적된 값을 보이고 있으며, 영점교차 발생 이 전까지의 누적 값 "17"과 "9"을 출력하고, 초기화하여 다음 계수 값을 누적하고 있다.
그리고 주기 값 산출부(60)에서는 출력된 누적 값 "17"과 "9"를 계수 값 설정부(10)에서 설정한 4배의 계수 값으로 나누어 입력신호의 주기를 산출한다. 영점교차가 발생하기 이 전까지의 누적 값이 "17"과 "9"이므로 4로 나누면 각각 "4.25"와 "2.25" 클럭 주기를 가진 신호로 검출하게 된다.
따라서 본 발명은 종래와 같이 기준클럭 주기를 체배하여 사용하지 않더라도 2배 또는 4배 해상도의 예에서 사용한 방법을 확장하면 얼마든지 원하는 체배율로 주기를 검출할 수가 있게 된다.
이상과 같이 본 발명의 주기 검출 장치 및 방법은 기준클럭만으로 원하는 해상도의 주기를 검출할 수 있으므로 고주파의 클럭을 생성해야 하는 부담을 덜 수 있으며, 하드웨어에 대한 부담없이 해상도를 자유롭게 높일 수 있다.

Claims (12)

  1. 기준클럭이 n배의 계수 값을 갖도록 설정하는 계수 값 설정부;
    아날로그 입력신호를 상기 기준클럭 주기마다 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환하는 A/D 변환기;
    상기 A/D 변환기를 통해 얻은 디지털 값의 부호 변화를 검출하여 영점교차 검출신호를 출력하는 영점교차 검출부;
    상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정부에서 설정한 값에 따라 등분하고, 두 샘플링 시점의 디지털 값을 통해 영점교차지점이 위치하는 구간을 예측하여 상기 계수 값 설정부에서 설정한 값과 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 산정하는 연산처리부;
    상기 연산처리부를 통해 산정된 각 기준클럭의 계수 값을 다음 부호변환 이전 시점까지 누적하는 계수기; 및
    상기 계수기에 누적된 계수 값을 상기 계수 값 설정부를 통해 설정한 값으로 나누어 입력신호의 주기를 산출하는 주기 산출부가 구비된 것을 특징으로 하는 입력신호 주기 검출장치.
  2. 제 1 항에 있어서,
    상기 연산처리부는 상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정부에서 설정한 값에 따라 등분하고, 부호변환 이전의 디지털 값과 부호변환 이 후의 디지털 값의 비율을 통해서 영점교차지점이 위치하는 구간에 따라 계수 값 증감신호를 출력하는 영점교차지점 구간 검출부; 및
    상기 계수 값 설정부에서 설정한 값과 상기 영점교차지점 구간 검출부를 통해 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 결정하는 계수 값 결정부가 구비된 것을 특징으로 하는 입력신호 주기 검출 장치.
  3. 제 2 항에 있어서,
    상기 영점교차지점 검출부는 상기 영점교차지점을 사이에 둔 두 샘플링 구간을 등분할 때 n배의 설정 값에 대해서 n+1개의 구간으로 등분하는 것을 특징으로 하는 입력신호 주기 검출 장치.
  4. 제 2 항에 있어서,
    상기 영점교차지점 구간 검출부는 상기 n+1개의 구간들 중 영점교차지점이 위치하는 구간에 따라 선 주기의 계수 값에 대해 0부터 n까지의 어느 한 증분 값을출력하고, 후 주기의 계수 값에 대해 n부터 0까지의 어느 한 감산 값을 출력하는 것을 특징으로 하는 입력신호 주기 검출 장치.
  5. 제 2 항에 있어서,
    상기 영점교차지점 검출부는 상기 영점교차지점을 사이에 둔 두 샘플링 구간을 등분할 때 n배의 설정 값에 대해서 n개의 구간으로 구분하는 것을 특징으로 하는 입력신호 주기 검출 장치.
  6. 제 5 항에 있어서,
    상기 영점교차지점 구간 검출부는 상기 n개의 구간들 중 영점교차지점이 위치하는 구간에 따라 선 주기 값에 대해 1부터 n까지의 어느 한 증분 값을 출력하고, 후 주기 값에 대해 n부터 1까지의 어느 한 감산 값을 출력하는 것을 특징으로 하는 입력신호 주기 검출 장치.
  7. 기준클럭이 n배의 계수 값을 갖도록 설정하는 단계;
    아날로그 입력신호를 기준클럭 주기마다 샘플링하여 양 및 음의 부호를 갖는 디지털 값으로 변환하는 단계;
    상기 아날로그 디지털 변환 단계를 통해 얻은 디지털 값의 부호 변화를 검출하여 영점교차를 검출하는 단계;
    상기 영점교차 검출 신호 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정 단계에서 설정한 값에 따라 등분하고, 두 샘플링 시점의 디지털 값을 통해 영점교차지점이 위치하는 구간을 예측하여 상기 계수 값 설정 단계에서 설정한 값과 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 산정하는 단계;
    상기 연산처리 단계를 통해 산정된 각 기준클럭의 계수 값을 다음 부호변환 이전 시점까지 누적하는 단계; 및
    상기 계수기에 누적된 계수 값을 상기 계수 값 설정 단계를 통해 설정한 값으로 나누어 입력신호의 주기를 산출하는 단계가 포함된 것을 특징으로 하는 입력신호 주기 검출 방법.
  8. 제 7 항에 있어서,
    상기 연산처리 단계는 상기 영점교차 검출 단계를 통해 검출된 영점교차 발생시 영점교차지점을 사이에 둔 두 샘플링 구간을 상기 계수 값 설정 단계에서 설정한 값에 따라 등분하고, 부호변환 이전의 디지털 값과 부호변환 이 후의 디지털 값의 비율을 통해서 영점교차지점이 위치하는 구간을 검출하는 단계; 및
    상기 계수 값 설정 단계에서 설정한 값과 상기 영점교차지점 구간 검출 단계를 통해 영점교차지점이 예측된 위치에 따라 각 기준클럭의 계수 값을 결정하는 단계가 포함된 것을 특징으로 하는 입력신호 주기 검출 방법.
  9. 제 8 항에 있어서,
    상기 영점교차지점 검출 단계는 상기 영점교차지점을 사이에 둔 두 샘플링 구간을 등분할 때 n배의 설정 값에 대해서 n+1개의 구간으로 등분하는 것을 특징으로 하는 입력신호 주기 검출 방법.
  10. 제 9 항에 있어서,
    상기 영점교차지점 검출 단계는 상기 n+1개의 구간들 중 영점교차지점이 위치하는 구간에 따라 선 주기의 계수 값에 대해 0부터 n까지의 어느 한 증분 값을 출력하고, 후 주기 값에 대해 n부터 0까지의 어느 한 값 감산 값을 출력하는 것을 특징으로 하는 입력신호 주기 검출 방법.
  11. 제 8 항에 있어서,
    상기 영점교차지점 검출 단계는 상기 영점교차지점을 사이에 둔 두 샘플링 구간을 등분할 때 n배의 설정 값에 대해서 n개의 구간으로 등분하는 것을 특징으로 하는 입력신호 주기 검출 방법.
  12. 제 11 항에 있어서,
    상기 영점교차지점 구간 검출 단계는 상기 n개의 구간들 중 영점교차지점이 위치하는 구간에 따라 선 주기 값에 대해 1부터 n까지의 어느 한 증분 값을 출력하고, 후 주기 값에 대해 n부터 1까지의 어느 한 감산 값을 출력하는 것을 특징으로 하는 입력신호 주기 검출 방법.
KR1020000049936A 2000-08-26 2000-08-26 주기 검출 장치 및 방법 KR100362387B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000049936A KR100362387B1 (ko) 2000-08-26 2000-08-26 주기 검출 장치 및 방법
US09/917,234 US6965659B2 (en) 2000-08-26 2001-07-30 Device and method for detecting a period of an input signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000049936A KR100362387B1 (ko) 2000-08-26 2000-08-26 주기 검출 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020016736A KR20020016736A (ko) 2002-03-06
KR100362387B1 true KR100362387B1 (ko) 2002-11-23

Family

ID=19685465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049936A KR100362387B1 (ko) 2000-08-26 2000-08-26 주기 검출 장치 및 방법

Country Status (2)

Country Link
US (1) US6965659B2 (ko)
KR (1) KR100362387B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112229472A (zh) * 2020-09-04 2021-01-15 金卡智能集团股份有限公司 计量仪表的取样计数组件及具有其的计量仪表

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1183914A (ja) * 1997-09-01 1999-03-26 Yamaha Corp 周期検出装置および周期検出方法
JPH1183915A (ja) * 1997-09-01 1999-03-26 Yamaha Corp 信号入力検出装置
JPH11118846A (ja) * 1997-10-20 1999-04-30 Japan Radio Co Ltd 周波数検出装置
JPH11328874A (ja) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd データ再生装置におけるクロック再生装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517519A (en) * 1980-11-07 1985-05-14 Kabushiki Kaisha Suwa Seikosha FSK Demodulator employing a switched capacitor filter and period counters
US4918590A (en) * 1987-11-16 1990-04-17 Sanyo Electric Co., Ltd. Hybrid circuit module having bridge circuit and rectifying circuit disposed on a same substrate
GB2279172B (en) * 1993-06-17 1996-12-18 Matsushita Electric Ind Co Ltd A karaoke sound processor
US6111833A (en) * 1996-02-08 2000-08-29 Sony Corporation Data decoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1183914A (ja) * 1997-09-01 1999-03-26 Yamaha Corp 周期検出装置および周期検出方法
JPH1183915A (ja) * 1997-09-01 1999-03-26 Yamaha Corp 信号入力検出装置
JPH11118846A (ja) * 1997-10-20 1999-04-30 Japan Radio Co Ltd 周波数検出装置
JPH11328874A (ja) * 1998-05-12 1999-11-30 Matsushita Electric Ind Co Ltd データ再生装置におけるクロック再生装置

Also Published As

Publication number Publication date
KR20020016736A (ko) 2002-03-06
US6965659B2 (en) 2005-11-15
US20020025013A1 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
EP0840096B1 (en) Interpolation circuit for encoder
JP2013068626A (ja) 周波数測定装置
KR100362387B1 (ko) 주기 검출 장치 및 방법
JPH09273942A (ja) センサ出力補間方法
US7265693B2 (en) Method and apparatus for detecting position of movable device
JP3346017B2 (ja) 物理量検出装置
KR100356451B1 (ko) 전력 연산 시스템
US4823293A (en) Correlation time-difference detector
KR100512965B1 (ko) 입력신호의 히스토그램 정보에 기초한 주파수 오차검출장치 및 검출방법
JPH08334526A (ja) 速度検出装置
JP2002311040A (ja) 速度検出装置
JPH03125912A (ja) 位置検出装置の出力タイミング補間方法
RU2742710C2 (ru) Устройство для измерения частоты
KR100486207B1 (ko) 디지탈신호들간의상관관계를구하는상관장치
JP3511070B2 (ja) 速度演算装置
JP3015751B2 (ja) エンコーダの内挿回路
JPH01269297A (ja) 標本化周波数変換装置
KR100526864B1 (ko) 타임측정시스템
KR100850777B1 (ko) 오버샘플링에 의해 해상도를 향상시킨 아날로그-디지털변환방법
JPH09292417A (ja) 演算装置
SU858002A1 (ru) Устройство дл вычислени текущей оценки среднего значени
KR100362587B1 (ko) 다이알 펄스 측정 방법
SU1730639A1 (ru) Устройство дл определени шага измерени функции коррел ции
SU942039A1 (ru) Устройство дл поиска максимума коррел ционной функции
KR20020081759A (ko) 정현파 인코더를 채택한 정보 관측 장치 및 방법과 이를이용하는 목표물 제어 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee