KR100358793B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

[목 적] 제조 공정시 문제가 되는 캐소드전극과 저항층의 상호 반응을 방지하고, 저항값의 편차를 줄이도록 한다. 화면의 전체면에서 휘도를 균일하게 하고 고해상도의 화상을 구현한다. 제조 공정의 간소화와 전체 구조의 최적화를 실현한다.

[구 성] 애노드와 캐소드전극이 교차하는 방전전 마다의 저항값을 균일하게 유지하기 위해, 캐소드전극과 저항층의 사이에 컨넥트 바를 개재하여 접촉저항을 무시해도 좋을 만큼 저감시킨다.

보조방전을 일으키기 위한 트리거전극과 캐소드 버스라인을 동일 평면상에 평행하게 형성하고, 그 트리거전극으로부터 돌출된 브랜치전극을 방전셀 내로 연장 배치한다.

Description

플라즈마 디스플레이 패널

[발명의 속하는 기술분야]

본 발명은 플라즈마 디스플레이 패널(PDP; Plasma Display panel)에 관한 것으로서, 보다 상세하게는 캐소드로 인가되는 전류를 제한하기 위한 저항값을 화면의 전체면에서 균일하게 유지할 수 있도록 하는 직류형 플라즈마 디스플레이 패널의 전극 구조에 관한 것이다.

[종래 기술]

일반적으로, PDP은 Ar과 Ne가스를 두장의 그라스판 사이에 봉입하고, 그 사이에 X-Y 매트릭스상으로 애노드와 캐소드를 형성하여, 전압을 가할때 일어나는 방전을 이용해서 네온 발광을 생성하는 평판 디스플레이이다.

이러한 PDP은 자기발광형이기 때문에 표시문자가 밝게 보이는 디스플레이로서, 워크스테이션을 비롯한 OA기기나 노트북형 PC 및 벽걸이형의 대화면 칼라TV 등의 디스플레이로서 응용이 가능하다.

상기 PDP은 그 방전방식에 따라 직류형과 교류형으로 대별되는데, 직류형 메모리 방식의 PDP로는 일본 NHK 연구소에서 제작하여 연구되고 있는 평면형 펄스 메모리(PPM; Planar Pulse Memory) 방식의 PDP이 있다.

또, 본 출원인에 의해 제안된 것으로는 대한민국 특허 공고공보 제94-4437호의 '직류형 PDP 및 구동방법'이 있다.

또한, 종래 공지된 것으로서 화면의 안정한 표시를 위해 보조방전을 도입한 PDP이 있는데, 그 일예로서 본 출원인에 의해 대한민국 특허 공고공보 제94-4186호에 제시된 'PDP 및 그 제조방법'이 있다.

이러한 보조방전 방식의 PDP에 있어서는 하전 입자를 효율적으로 생성하고, 그 하전 입자를 효율적으로 이용하기 위해, 트리거전극 및 유전체층을 보유한다.

[발명이 해결하고자 하는 문제점]

그러나, 종래의 직류형 PDP은 수명이 짧은 문제점이 있다.

이러한 문제점은 방전시 가속된 양이온 전자가 음극에 충돌하게 되는 이온 충격(Ion Sputtering) 효과에 의해, 음극이 손상을 입게 되고 수명이 짧아지는 것에 기인한다.

상기한 문제점을 극복하기 위해, 최근에는 애노드와 캐소드가 교차하는 방전셀의 하나하나에 저항을 연결하여, 그 방전셀에 흐르는 전류를 제한함으로써, 이온충격으로부터 음극을 보호하는 기술이 실용화되어 있다.

이러한 종래의 PDP은 캐소드 버스라인(Bus Line)와 캐소드전극의 사이에 저항층을 형성하는 공지의 기술로 이루어진다.

이 경우에, 상기 캐소드전극은 Ni 재질로 제조되고, 저항층은 RuO₂재질로 이루어진다.

그러나, 종래의 PDP에서 방전셀의 개수는 수십만개 이상이 된다. 이러한 방전셀 하나하나에 저항을 부착하는 것은 공정히 까다로울 뿐아니라, 고도의 기술 사상을 요하게 된다.

더욱, 화면의 균일한 휘도를 얻기 위해서는 각 방전셀의 저항값을 모두 일정하게 유지해야만 하는데, 상기한 캐소드전극과 저항층은 접촉 저항이 큰 문제점이 있다.

구체적으로, 캐소드전극을 형성하는 Ni와 저항층을 형성하는 RuO₂는 제조시 상호 반응을 일으키게 되고, 그에 따라 두 전극의 사이에 접촉 저항이 증대하게 되어, 결국 방전셀의 저항값을 제어할 수 없게 된다.

또한, 종래의 PDP은 트리거전극, 유전체층, 캐소드 버스라인이 각각 층별로 적층되어 있기 때문에, 제조 공정히 복잡한 문제점도 수반하게 된다.

이와 같은 종래 기술의 문제점을 고려하여, 본 발명은 캐소드로 인가되는 전류를 제한하기 위한 저항값을 화면의 전체면에서 균일하게 하고, 제조 공정히 용이하도록 구조를 변경한 플라즈마 디스플레이 패널을 제공하려는 목적을 갖는다.

[문제점을 해결하기 위한 수단]

이에 따라, 본 발명은 종래 기술의 문제점을 해소하기 위한 수단으로써, 다음과 같은 구성을 갖는 플라즈마 디스플레이 패널을 제안한다.

이러한 플라즈마 디스플레이 패널은 두장의 그라스판 사이에 X-Y 매트릭스상으로 대향되는 애노드와 캐소드 버스라인을 구비하며,그 사이에 화소간 크로스토크를 방지하기 위한 격벽을 보유하여 이루어진다.

상기 캐소드 버스라인과 캐소드전극의 사이에 저항층을 보유한다.

여기서, 본 발명은 상기 애노드와 캐소드전극이 교차하는 방전셀 마다의 저항값을 균일하게 유지하기 위해, 캐소드전극과 저항층의 사이에 컨넥트 바를 개재하여 접촉저항을 무시해도 좋을 만큼 저하시킨 것에 특징이 있다.

또, 본 발명은 보조방전을 일으키기 위한 트리거전극과 캐소드 버스라인을 동일 평면상에 평행하게 형성하고 있으며, 그 트리거전극으로부터 돌출된 브랜치전극이 각각 방전셀 내로 연장 배치되어 있음을 특징으로 한다.

이러한 본 발명의 전극 구조는 트리거전극, 유전체층 및 캐소드 버스라인이 적층되는 종래의 전극 구조와 달리, 제조가 용이한 이점이 있다.

[실 시 예]

이하, 본 발명을 실현하기 위한 바람직한 실시예를 첨부 도면에 의거 보다 상세하게 설명한다.

제1도는 본 발명에 관련된 플라즈마 디스플레이 패널을 도시한 일부 절개 사시도이다.

도면에서의 설명 부호 1, 3은 각각 전면 그라스판과 후면 그라스판을 나타내고 있다.

상기 전면 그라스판(1)의 저면에는 칼라를 구현하기 위한 텔타형으로 배치된 R, G, B 형광체와 애노드(5)가 배치된다.

상기 후면 그라스판(3)의 상면에는 상기 애노드(5)와 X-Y매트릭상으로 대향 및 교차되도록 캐소드 버스라인(7)이 형성되어 있다.

또, 상기 캐소드 버스라인(7)에는 저항층(11)과 컨넥트 바(13) 및 캐소드전극(71)이 연결되어 있다.

한편, 상기 캐소드 버스라인(7)의 사이 마다에 그와 평행하게 라인상으로 배치되는 트리거전극(9)이 마련되어 있다.

상기 트리거전극(9)은 공지된 바와 같이, 하전 입자를 효율적으로 생성하고 그 하전 입자를 효율적으로 이용하기 위한 것인 바, 이는 유전체층을 개재하여 캐소드 버스라인과 다른 층으로 분리되었던 종래 구조와 달리, 캐소드 버스라인(7)과 동일 평면상에 형성된다.

이러한 본 발명의 구조는 얼핏 보아 후면 그라스판(3)상의 전극 구조를 복잡하게 할 수도 있으나, 본 출원인이 제시하는 제조방법에 의해 용이하게 실현 가능하다.

구체적으로, 최근 Dupont사에서는 노광에 의한 막형성 방법으로서 "FODEL"공법을 제시하고 있다. 상기 "FODEL"공법은 감광성 잉크를 사용하여 소성, 포토레지스트 도포 및 에칭 공정을 생략하고, 용이한 제조 공정을 실현한 것이다.

더불어, 상기 캐소드 버스라인(7)과 트리거전극(9)의 상측에는 스루우 홀(15)을 보유하는 유전체충(17)이 형성되어 있으며, 그 상측에는 다시 화소 즉, 방전셀을 구획하며 화소간의 크로스토오크를 방지하는 격벽(19)이 형성되어 있다.

이상에서 설명한 본 발명의 플라즈마 디스플레이 패널을 구성하는 후면 그라스판의 구조가 제2도에 잘 도시되어 있다.

도면을 통하여, 본 발명의 전극 구조와 작용을 보다 상세하게 설명하면 다음과 같다.

도면에서 가상선으로 도시된 도면 부호 15는 스루우 홀의 위치를 나타내고 있으며, 도면 부호 19는 격벽의 위치를 나타내고 있다.

도시된 바와 같이, 상기 캐소드 버스라인(7)은 애노드(5)와 캐소드전극(71)이 이루는 수십만개의 화소 즉, 방전셀의 저항값을 디스플레이의 전체면에서 균일하게 유지하기 위해, 저항층(11)과 연결되어 있다.

상기 저항층(11)은 공지된 바와 같이, RuO₂재질로 이루어져 있다.

여기서, 본 발명은 상기 저항층(11)과 캐소드전극(71)과의 사이에 발생될 수 있는 접촉 저항을 방지하기 위해, 그 사이에 별도의 컨넥트 바(13)를 개재한다.

이러한 컨넥트 바(13)는 Ag를 주성분으로 하는 페이스트로 이루어지는 바, 이는 저항층(11)을 구성하는 RuO₂와 반응을 일으키지 않는 물질로 잘 알려진 것이다.

또, 상기 컨넥트 바(13)는 Ni 재질로 이루어진 캐소드전극(71)과도 접촉 저항을 일으키지 않는 물질이다.

따라서, 본 발명의 컨넥트 바(13)에 의하면 각각의 방전셀에서, 일어날 수 있는 저항값의 편차를 무시해도 좋을 정도로 저감시킬 수 있는 것이다.

더욱, 상기와 같은 저항 편차의 저감은 디스플레이 패널의 화면 휘도를 균일하게 할 수 있으며, 미려하고 고해상도를 갖는 화상을 구현할 수 있다.

한편, 본 발명의 트리거전극(9)은 도면을 통하여 알 수 있는 바와 같이, 캐소드 버스라인(7)과 동일 평면상에 평행하게 형성되어 있을 뿐아니라, 각각의 방전셀 내로 연장되는 브랜치전극(91)을 포함한다.

따라서, 상기 브렌치 전극(91)은 캐소드 버스라인(7)과의 사이에서 발생되는 보조 방전을 더욱 용이하게 한다.

더불어, 본 발명에 의한 트리거전극(9)은 종래의 복수층 구조와 달리, 캐소드 버스라인(7)과 동일 평면상에 형성되기 때문에, 제조 공정히 간소화되고 디스플레이 패널의 전체 구조를 더욱 콤팩트화 할 수 있다.

한편, 상술한 트리거전극(9)은 도면을 통해 설명한 바와 같이, 라인상으로 구성되어 있으나, 본 발명은 이에 한정되는 것은 아니며, 구동방법에 따라 다수개의 라인을 동시 구동할 필요가 있을 때, 몇 개의 트리거전극(9)을 쇼트시켜 사용할 수도 있다.

[발명의 효과]

이상에서 설명한 실시예를 통하여, 본 발명의 플라즈마 디스플레이 패널은 종래 제조 공정시 문제가 되었던 캐소드전극과 저항층의 반응을 방지하고, 화면의전체면에서 균일한 휘도를 실현하게 됨을 알 수 있다.

또, 본 발명은 트리거전극과 캐소드 버스라인, 브랜치 전극, 켄넥트 바를 동일 평면상에 1공정으로 동시에 형성할 수 있는 잇점이 있으므로 제조공정의 간소화와 전체 구조의 최적화를 실현할 수 있는 효과도 아울러 갖게 된다.

제1도는 본 발명에 관련된 플라즈마 디스플레이 패널을 도시한 일부 절개 사시도.

제2도는 본 발명에 관련된 전극 구조를 도시한 것으로서, 제1도에 도시된 후면 그라스판의 평면도.

Claims (3)

1. 전,후면 그라스판의 사이에 X-Y 매트릭스상으로 대향되는 애노드와 캐소드 버스라인을 구비하고, 상기 캐소드 버스라인과 캐소드전극의 사이에 저항층을 형성하며, 그 사이에 방전셀간의 크로스토크를 방지하기 위한 격벽을 보유하는 플라즈마 디스플레이 패널에 있어서,

   캐소드전극과 저항층의 사이에 컨넥트 바를 개재하여 연결하되, 그 컨넥트 바를 Ag를 주성분으로 하는 페이스트로 형성하여 이루어짐을 특징으로 하는 플라즈마 디스플레이 패널.
2. 제1항에 있어서, 후면 그라스판에는 캐소드 버스라인과 평행하게 라인상으로 형성되는 트리거전극이 형성되어 있음을 특징으로 하는 플라즈마 디스플레이 패널.
3. 제2항에 있어서, 트리거전극은 방전셀 내로 연장 형성되는 브랜치전극을 포함하여 이루어짐을 특징으로 하는 플라즈마 디스플레이 패널.