KR100357878B1 - mold for manufacturing semiconductor package - Google Patents

mold for manufacturing semiconductor package Download PDF

Info

Publication number
KR100357878B1
KR100357878B1 KR1019990038573A KR19990038573A KR100357878B1 KR 100357878 B1 KR100357878 B1 KR 100357878B1 KR 1019990038573 A KR1019990038573 A KR 1019990038573A KR 19990038573 A KR19990038573 A KR 19990038573A KR 100357878 B1 KR100357878 B1 KR 100357878B1
Authority
KR
South Korea
Prior art keywords
substrate
cavity
mold
pressure
semiconductor package
Prior art date
Application number
KR1019990038573A
Other languages
Korean (ko)
Other versions
KR20010027015A (en
Inventor
이기욱
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019990038573A priority Critical patent/KR100357878B1/en
Publication of KR20010027015A publication Critical patent/KR20010027015A/en
Application granted granted Critical
Publication of KR100357878B1 publication Critical patent/KR100357878B1/en

Links

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

이 발명은 반도체패키지 제조용 금형에 관한 것으로, 섭스트레이트에 탑재된 반도체칩이 봉지 공정중 봉지재의 압력에 의해 크랙(crack)되는 현상을 제거하기 위해, 봉지재가 흘러가는 런너 및 게이트가 형성되어 있고, 상기 게이트에 연통되어서는 소정 공간의 캐비티가 형성된 탑다이와; 상기 탑다이의 캐비티와 대응되는 영역에는 반도체칩이 접착된 섭스트레이트가 안착되어 몰딩되도록 일정 공간의 캐비티가 형성된 바텀다이로 이루어진 반도체패키지용 금형에 있어서, 상기 바텀다이의 캐비티에는 봉지 공정중 상기 섭스트레이트의 저면이 받는 압력이 일정해지도록 압력균일화 수단이 더 형성된 것을 특징으로 함.The present invention relates to a mold for manufacturing a semiconductor package, in order to eliminate the phenomenon that the semiconductor chip mounted on the substrate is cracked by the pressure of the encapsulant during the encapsulation process, a runner and a gate through which the encapsulant flows are formed. A top die in communication with the gate, the top die having a cavity of a predetermined space; In a mold for a semiconductor package including a bottom die in which a cavity having a predetermined space is formed in a region corresponding to a cavity of the top die to be seated and molded with a semiconductor chip bonded thereto, wherein the cavity of the bottom die is in the sealing process during the sealing process. Pressure equalization means is further formed so that the pressure received by the bottom of the straight is constant.

Description

반도체패키지 제조용 금형{mold for manufacturing semiconductor package}Mold for manufacturing semiconductor package

본 발명은 반도체패키지 제조용 금형에 관한 것으로, 더욱 상세하게 설명하면 섭스트레이트에 탑재된 반도체칩이 봉지 공정중 봉지재의 압력에 의해 크랙(crack)되는 현상을 제거할 수 있는 반도체패키지 제조용 금형에 관한 것이다.The present invention relates to a mold for manufacturing a semiconductor package, and more particularly, to a mold for manufacturing a semiconductor package capable of removing a phenomenon in which a semiconductor chip mounted on a substrate is cracked due to the pressure of the encapsulant during the sealing process. .

일반적인 볼그리드어레이(ball grid array) 또는 핀그리드어레이(pin grid array) 등의 반도체 패키지 제조 과정은 웨이퍼(wafer)상에 다수 형성되어 있는 반도체칩을 낱개로 자르고 검사하는 소잉(sawing) 단계와, 접착제를 이용하여 섭스트레이트 또는 리드프레임 등에 상기 반도체 칩을 접착하는 반도체 칩 부착 단계와, 상기의 자재를 히터 블록(heater block)상에 안치시킨 후 도전성 와이어(wire)를 이용하여 반도체칩의 입/출력 패드와 섭스트레이트의 본드핑거 끝단을 접속하는 와이어 본딩(wire bonding) 단계와, 상기 와이어 본딩이 끝난 반도체 칩, 도전성 와이어 등을 외부 환경으로부터 보호하고, 전기적으로 절연하며, 반도체칩의 작동시 발생되는 열을 효과적으로 방출하고, 마더보드(mother board)에 용이한 실장을 위하여 봉지재로 성형하는 몰딩(molding) 단계 등으로 이루어진다.The process of manufacturing a semiconductor package, such as a general ball grid array or pin grid array, includes a sawing step of cutting and inspecting a plurality of semiconductor chips formed on a wafer individually. Attaching the semiconductor chip to a substrate or lead frame using an adhesive; and placing the material on a heater block, and then entering / exiting the semiconductor chip using a conductive wire. A wire bonding step of connecting the output pad and the bond finger end of the substrate, and protecting the wire-bonded semiconductor chip, the conductive wire, etc. from the external environment, electrically insulated, and generated during operation of the semiconductor chip. Efficiently dissipate the heat, and molding step (molding) to form an encapsulant for easy mounting on the motherboard (mother board) Is done.

여기서 상기 봉지재를 이용한 몰딩 방법은 반도체 패키지 제조 단계의 핵심이라고도 볼 수 있으며, 다른 어떠한 가공법보다 간편하고 생산성이 높아 오늘날 반도체 몰딩 공정에 가장 많이 사용되고 있는 방법이다. 상기 봉지재는 보통 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용하는데 이는 세라믹(ceramic)과 비교해서 열안정성이나 신뢰성면에서는 열등하지만 가격이 저렴하고 생산성이 월등히 높기 때문에 오늘날 반도체 패키지에 사용되는 대부분의 봉지재는 상기 에폭시 몰딩 컴파운드이다.Here, the molding method using the encapsulant may be regarded as the core of the semiconductor package manufacturing step. The molding method using the encapsulant is the most commonly used in the semiconductor molding process because it is simpler and more productive than any other processing method. The encapsulant usually uses an epoxy molding compound, which is inferior in terms of thermal stability and reliability compared to ceramic, but is inexpensive and highly productive, so most encapsulants used in semiconductor packages today are The epoxy molding compound.

종래 이러한 공정을 수행하기 위한 금형 및 봉지 상태를 도3 및 도4에 도시하였다. 우선, 상기 금형은 크게 트랜스퍼램, 탑다이 및 바텀다이로 구성되어 있으며, 이를 위주로 설명하면 다음과 같다.3 and 4 show a mold and an encapsulation state for performing such a process. First, the mold is largely composed of a transfer ram, a top die, and a bottom die, which will be described below.

먼저 소정의 프레스(도시되지 않음)로부터 힘을 전달받아 고융체 상태의 봉지재(40)를 소정 방향으로 밀어 넣을 수 있도록 하는 트랜스퍼램(30)이 구비되어 있다.First, a transfer ram 30 is provided to receive a force from a predetermined press (not shown) and to push the encapsulant 40 in a high melt state in a predetermined direction.

한편, 탑다이(10)는 상기 트랜스퍼램(30)이 삽입된 상태에서 하강하여 그 하부에 위치된 고융체의 봉지재(40)가 소정 방향으로 흐르도록 일정 공간의 램포트(11)가 형성되어 있다.On the other hand, the top die 10 is lowered in the state where the transfer ram 30 is inserted to form a ram port 11 of a predetermined space so that the encapsulant 40 of the high-melting body located in the lower portion flows in a predetermined direction. It is.

상기 탑다이(10)의 램포트(11)에 연결되어서는 상기 트랜스퍼램(30)의 가압력에 의해 연화된 봉지재(40)가 일정 방향으로 흐를 수 있도록 다수의 런너(12) 및 게이트(13)가 형성되어 있다.The plurality of runners 12 and the gate 13 are connected to the ram port 11 of the top die 10 so that the encapsulant 40 softened by the pressing force of the transfer ram 30 may flow in a predetermined direction. ) Is formed.

또한 상기 게이트(13)에 연통되어서는 탑다이(10) 및 바텀다이(20)에 반도체칩이 탑재된 섭스트레이트가 위치할 수 있도록 일정한 공간을 갖는 다수의 캐비티(14,24)가 형성되어 있다.In addition, the plurality of cavities 14 and 24 having a predetermined space are formed in the top die 10 and the bottom die 20 so that the substrates on which the semiconductor chips are mounted may be located in communication with the gate 13. .

여기서 상기 탑다이(10) 및 바텀다이(20)에는 상기 고융체상의 봉지재(40)가용이하게 연화되도록 가열수단으로서 히트 카트리지(도시되지 않음) 등이 내장되어 있으며 또 다수의 에어벤트(15)가 형성되어 상기 흘러 들어오는 봉지재(40)의 가스 및 공기를 캐비티(14,24)의 외부로 방출시킬 수 있도록 되어 있다.Here, the top die 10 and the bottom die 20 have a heat cartridge (not shown) or the like as a heating means so as to soften the high-melting encapsulant 40 easily, and a plurality of air vents 15 are provided. ) Is formed so that the gas and air of the encapsulant 40 flowing out can be discharged to the outside of the cavities 14 and 24.

한편, 최근의 반도체칩(60)이 접착되는 섭스트레이트(70)는 폴리이미드 테이프(polyimide tape), 폴리이미드 필름 등의 매우 얇고 유연한 재료를 사용하기 때문에, 도5a 및 도5b에 도시된 바와 같이 상기 섭스트레이트(70)에 접착제(80)로 반도체칩(60)을 접착하고 경화시킨 후에는 볼록형(도5a)이나 오목형(도5b)으로 상기 섭스트레이트(70)가 휘어지는 현상이 빈번하게 일어난다. 즉, 반도체칩(60), 접착제(80) 및 섭스트레이트(70) 사이의 열팽창계수는 서로 상이하고 또한 섭스트레이트(70)가 매우 얇기 때문에 일정온도를 공급받은 후에는 도면에 도시된 바와 같이 볼록형이나 오목형으로 섭스트레이트(70)가 휘는 것이다. 도면중 미설명 부호 90은 도전성와이어이다.On the other hand, since the substrate 70 to which the semiconductor chip 60 is bonded recently uses a very thin and flexible material such as a polyimide tape or a polyimide film, as shown in FIGS. 5A and 5B. After bonding and curing the semiconductor chip 60 with the adhesive 80 to the substrate 70, the phenomenon that the substrate 70 is bent in a convex shape (Fig. 5A) or a concave shape (Fig. 5B) frequently occurs. . That is, since the thermal expansion coefficients between the semiconductor chip 60, the adhesive 80, and the substrate 70 are different from each other, and the substrate 70 is very thin, as shown in the figure after being supplied with a constant temperature, it is convex. The recess 70 is bent in a concave shape. In the figure, reference numeral 90 denotes a conductive wire.

상기와 같이 휘어진 섭스트레이트(70)는 상기 탑다이(10) 및 바텀다이(20)의 캐비티(14,24) 사이에 안착된 후 봉지 공정중에 매우 치명적인 문제가 발생한다. 즉, 상기와 같이 섭스트레이트(70)가 오목하게 휘어진 경우에는 별문제가 발생하지 않으나 볼록하게 휘어진 경우에는 바텀다이(20)와 반도체칩(60) 저면의 섭스트레이트(70) 사이에 공기층이 형성되고, 이 공기층이 다른쪽으로 빠져나가지 못함으로써 결국 봉지재(40)의 압력과 상기 공기층 및 섭스트레이트와 직접 접촉하는 금형 사이의 압력 불균형으로 인해 반도체칩(60)이 크랙되는 문제가 발생되고 있다.Substrate 70 is bent as described above is seated between the cavity (14, 24) of the top die 10 and the bottom die 20, a very fatal problem occurs during the sealing process. That is, when the substrate 70 is bent concave as described above, no problem occurs, but when the substrate is bent convex, an air layer is formed between the bottom die 20 and the substrate 70 of the bottom surface of the semiconductor chip 60. As the air layer does not escape to the other side, the semiconductor chip 60 is cracked due to the pressure imbalance between the encapsulant 40 and the mold in direct contact with the air layer and the substrate.

이를 더욱 자세히 설명하면, 오목형의 섭스트레이트(70) 경우에는 그 섭스트레이트(70)와 바텀다이(20)의 캐비티(24) 사이의 공기층이 외부로 용이하게 빠져나가 별문제가 발생하지 않으나 볼록형인 경우에는 섭스트레이트(70)와 바텀다이(20)의 캐비티(24) 사이에 소정의 공기층이 가두어지고 이것이 봉지 공정중 제공되는 각종 열에 의해 팽창됨과 동시에, 상부에서는 봉지재(40)가 고압으로 누르게 된다. 한편, 상기 공기층이 형성되지 않고 바텀다이(40)의 캐비티(24) 저면과 직접 접촉하는 섭스트레이트(70)에도 일정한 압력이 작용하게 된다. 그러나, 저면에 공기층이 형성된 섭스트레이트(70) 영역과 상기 바텀다이(20)의 캐비티(24) 저면과 직접 접촉하는 섭스트레이트(70) 사이에 작용하는 압력은 전혀 상이함으로써 결국 압력 불균형에 의해 섭스트레이트(70)에 접착된 반도체칩(60)에도 중앙이 받는 압력과 내주연이 받는 압력이 틀려짐으로써 결국 크랙(crack)이 발생되는 것이다.In more detail, in the case of the recessed substrate 70, the air layer between the substrate 70 and the cavity 24 of the bottom die 20 easily escapes to the outside, so that no problem occurs, but the convex shape is convex. In this case, a predetermined air layer is confined between the substrate 70 and the cavity 24 of the bottom die 20 and is expanded by various heats provided during the encapsulation process, and at the same time, the encapsulant 40 is pressed at a high pressure. do. On the other hand, the air layer is not formed and a constant pressure also acts on the substrate 70 in direct contact with the bottom surface of the cavity 24 of the bottom die 40. However, the pressure acting between the region of the substrate 70 where the air layer is formed on the bottom surface and the substrate 70 which is in direct contact with the bottom surface of the cavity 24 of the bottom die 20 is completely different and thus is caused by pressure imbalance. In the semiconductor chip 60 bonded to the straight 70, the pressure received by the center and the pressure received by the inner circumference are different, resulting in cracks.

도4에서 화살표의 굵기는 압력의 크기를 나타낸다.In Fig. 4, the thickness of the arrow indicates the magnitude of the pressure.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 봉지 공정중 봉지재의 압력과 섭스트레이트 및 바텀다이 사이에 가두어진 공기층 압력의 불균형으로 인해 반도체칩이 크랙되는 현상을 제거할 수 있는 반도체패키지 제조용 금형을 제공하는데 있다.Therefore, the present invention has been made to solve the above-mentioned conventional problems, it is possible to eliminate the phenomenon that the semiconductor chip cracks due to the imbalance of the pressure of the encapsulant and the air layer pressure trapped between the substrate and the bottom die during the sealing process. To provide a mold for manufacturing a semiconductor package.

도1a 및 도1b는 본 발명에 의한 반도체패키지 제조용 금형을 도시한 단면도 및 요부 단면도이다.1A and 1B are sectional views showing the mold for manufacturing a semiconductor package according to the present invention, and a sectional view showing the main parts thereof.

도2는 본 발명에 의한 금형에 반도체패키지가 탑재되어 몰딩되는 상태를 도시한 상태도이다.Figure 2 is a state diagram showing a state in which the semiconductor package is mounted and molded in the mold according to the present invention.

도3은 종래 반도체패키지 제조용 금형을 도시한 단면도이다.3 is a cross-sectional view showing a mold for manufacturing a conventional semiconductor package.

도4는 종래 금형에 반도체패키지가 탑재되어 몰딩되는 상태를 도시한 상태도이다.4 is a state diagram illustrating a state in which a semiconductor package is mounted and molded in a conventional mold.

도5a 및 도5b는 반도체칩이 탑재된 섭스트레이트가 볼록형 또는 오목형으로 휘어진 상태를 도시한 상태도이다.5A and 5B are diagrams showing a state in which a substrate having semiconductor chips is bent in a convex or concave shape.

- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-

10; 탑다이(top die) 12; 런너(runner)10; Top die 12; Runner

13; 게이트(gate) 20; 바텀다이(bottom die)13; Gate 20; Bottom die

14,24; 캐비티(cavity) 30; 트랜스퍼램(transfer ram)14,24; Cavity 30; Transfer ram

60; 반도체칩 70; 섭스트레이트(substrate)60; Semiconductor chip 70; Substrate

80; 접착제 90; 도전성와이어(wire)80; Adhesive 90; Conductive Wire

101; 보형물 102; 유동체101; Implant 102; fluid

103; 폴리이미드 필름(polyimide film)103; Polyimide film

상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지 제조용 금형은 봉지재가 흘러가는 런너 및 게이트가 형성되어 있고, 상기 게이트에 연통되어서는 소정 공간의 캐비티가 형성된 탑다이와; 상기 탑다이의 캐비티와 대응되는 영역에는 반도체칩이 접착된 섭스트레이트가 안착되어 몰딩되도록 일정 공간의 캐비티가 형성된 바텀다이로 이루어진 반도체패키지용 금형에 있어서, 상기 바텀다이의 캐비티에는 봉지 공정중 상기 섭스트레이트의 저면이 받는 압력이 일정해지도록 압력균일화 수단이 더 형성된 것을 특징으로 한다.In order to achieve the above object, a mold for manufacturing a semiconductor package according to the present invention includes a runner and a gate through which an encapsulant flows, and a top die having a cavity of a predetermined space in communication with the gate; In a mold for a semiconductor package including a bottom die in which a cavity having a predetermined space is formed in a region corresponding to a cavity of the top die to be seated and molded with a semiconductor chip bonded thereto, wherein the cavity of the bottom die is in the sealing process during the sealing process. It is characterized in that the pressure homogenizing means is further formed so that the pressure received by the bottom of the straight becomes constant.

여기서, 상기 압력균일화 수단은 실리콘(silicone), 열에 강한 합성수지, 폴리이미드(polyimide) 또는 이들의 합성물중 어느 하나로 성형된 부드러운 보형물로 할 수 있다.Here, the pressure homogenization means may be a soft implant molded into any one of silicon (silicone), heat resistant synthetic resin, polyimide (polyimide) or a combination thereof.

또한, 상기 압력균일화 수단은 바텀다이의 캐비티에 유체를 넣고 폴리이미드 필름 등으로 봉합한 유동체로 할 수도 있다.The pressure homogenizing means may be a fluid in which a fluid is placed in a cavity of a bottom die and sealed with a polyimide film or the like.

상기와 같이 하여 본 발명에 의한 반도체패키지 제조용 금형에 의하면 섭스트레이트의 저면에 압력균일화 수단 즉, 외형이 변할 수 있는 부드러운 보형물이나 유동체가 위치되어 있음으로써 섭스트레이트의 상면을 봉지재가 일정한 압력으로 누르게 되면, 그 섭스트레이트의 저면에 위치한 압력균일화 수단이 섭스트레이트의 저면을 따라 밀착되는 동시에 파스칼(Pascal)의 원리에 의하여 섭스트레이트를 향하는 압력도 균일해지고, 따라서 압력의 불평형에 의한 스트레스가 최소화되어 결국 섭스트레이트에 접착된 반도체칩의 크랙 현상을 억제하게 된다.As described above, according to the mold for manufacturing a semiconductor package according to the present invention, when the sealing material is pressed at a constant pressure on the upper surface of the substrate by the pressure homogenizing means, ie, a soft implant or fluid having a change in appearance, is placed on the bottom of the substrate. At the same time, the pressure homogenization means located at the bottom of the substrate is in close contact with the bottom of the substrate and at the same time, the pressure toward the substrate is uniformed according to Pascal's principle, thus minimizing the stress caused by the pressure unbalance. The crack phenomenon of the semiconductor chip adhered to the straight line can be suppressed.

여기서 파스칼의 원리란 밀폐된 용기 중에서 정지(靜止)하고 있는 유체의 일부에 압력을 가할 때 그 압력은 강도를 변하지 않고 유체 내의 모든 부분에 전달된다는 법칙을 말한다.Here, Pascal's principle refers to the law that when pressure is applied to a part of a stationary fluid in a closed container, the pressure is transmitted to all parts of the fluid without changing its strength.

이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.

도1a 및 도1b는 본 발명에 의한 반도체패키지 제조용 금형을 도시한 단면도 및 요부 단면도이다.1A and 1B are sectional views showing the mold for manufacturing a semiconductor package according to the present invention, and a sectional view showing the main parts thereof.

종래와 같이 본 발명에 의한 금형 역시 트랜스퍼램(30), 탑다이(10) 및 바텀다이(20)로 크게 이루어져 있다.As in the prior art, the mold according to the present invention also includes a transfer ram 30, a top die 10, and a bottom die 20.

먼저, 소정의 프레스(도시되지 않음)로부터 힘을 전달받아 고융체 상태의 봉지재(40)를 소정 방향으로 밀어 넣을 수 있도록 하는 트랜스퍼램(30)이 구비되어 있고, 탑다이(10)는 상기 트랜스퍼램(30)이 삽입된 상태에서 하강하여 그 하부에 위치된 고융체의 봉지재(40)가 소정 방향으로 흐르도록 일정 공간의 램포트(11)가 형성되어 있으며, 상기 탑다이(10)의 램포트(11)에 연결되어서는 상기 트랜스퍼램(30)의 가압력에 의해 연화된 봉지재(40)가 일정 방향으로 흐를 수 있도록 다수의 런너(12) 및 게이트(13)가 형성되어 있다. 또한 상기 게이트(13)에 연통되어서는 상기 탑다이(10) 및 바텀다이(20)에 반도체칩(60)이 탑재된 섭스트레이트(70)가 위치할 수 있도록 일정한 공간을 갖는 다수의 캐비티(14,24)가 형성되어 있으며, 이러한 구조는 종래와 동일하다.First, a transfer ram 30 is provided to receive a force from a predetermined press (not shown) and to push the encapsulant 40 in a high melt state in a predetermined direction, and the top die 10 includes the top die 10. Ramport 11 of a predetermined space is formed to descend in the state in which the transfer ram 30 is inserted to flow the encapsulant 40 of the high melt body located below the top ram 10, the top die 10 A plurality of runners 12 and gates 13 are formed to be connected to the ram port 11 so that the encapsulant 40 softened by the pressing force of the transfer ram 30 may flow in a predetermined direction. In addition, the plurality of cavities 14 having a predetermined space may be connected to the gate 13 so that the substrate 70 having the semiconductor chip 60 mounted thereon may be located on the top die 10 and the bottom die 20. 24 is formed, and this structure is the same as in the prior art.

본 발명은 상기 바텀다이(20)의 캐비티(24)에 봉지 공정중 상기 섭스트레이트(70)의 저면이 받는 압력이 균일해지도록 외형이 변할 수 있는 압력균일화 수단이 더 형성된 것을 특징으로 한다.The present invention is characterized in that the cavity 24 of the bottom die 20 is further formed pressure equalization means that can be changed in appearance so that the pressure received by the bottom of the substrate 70 during the sealing process is uniform.

여기서, 상기 압력균일화 수단은 바텀다이(20)에 형성된 캐비티(24)의 깊이를 종래보다 더 깊게 형성하고 위치시키는 것이 바람직하다.Here, it is preferable that the pressure homogenizing means forms and positions the depth of the cavity 24 formed in the bottom die 20 to be deeper than before.

상기 압력균일화 수단은 실리콘(silicone), 열에 강한 합성수지(예를 들면 테프론(teflon;상표명)), 폴리이미드(polyimide) 또는 이들의 합성물중 어느 하나로 성형된 부드러운 보형물(101)이 가능하며, 그 재질을 한정하는 것은 아니다.The pressure homogenizing means may be a soft implant 101 formed of any one of silicone, heat-resistant synthetic resin (for example, Teflon (trade name)), polyimide, or a combination thereof, and the material thereof. It is not intended to limit.

또한, 상기 압력균일화 수단은 바텀다이(20)의 캐비티(24)에 유동체(102)를 넣고, 폴리이미드 필름(103) 등으로 그 상부를 봉합하여 외부로 흘러나오지 못하도록 함이 더욱 바람직하다. 상기와 같이 유동체 또는 유체일 경우에는 파스칼의 원리가 더욱 잘 적용되기 때문이다.In addition, the pressure homogenizing means is more preferably put the fluid 102 in the cavity 24 of the bottom die 20, the upper portion is sealed with a polyimide film 103 or the like so as not to flow out. This is because Pascal's principle is better applied to fluids or fluids as described above.

도2는 본 발명에 의한 금형에 반도체패키지 즉, 반도체칩이 접착된 섭스트레이트가 탑재되어 몰딩되는 상태를 도시한 상태도이다.FIG. 2 is a state diagram illustrating a state in which a semiconductor package, that is, a substrate having a semiconductor chip bonded thereto is mounted and molded in a mold according to the present invention.

도시된 바와 같이 탑다이(10) 및 바텀다이(20) 사이에 구비된 캐비티(14,24)에는 반도체칩(60)이 탑재된 섭스트레이트(70)가 위치되어 있다. 이러한 상태에서 상기 캐비티(14,24)내로 봉지재(40)가 흘러 들어오게 되면, 상기 반도체칩(60) 및 섭스트레이트(70)의 상부는 봉지재(40)에 의해 고온고압을 받게 된다.As illustrated, the substrates 70 and the semiconductor chips 60 are disposed in the cavities 14 and 24 provided between the top die 10 and the bottom die 20. When the encapsulant 40 flows into the cavities 14 and 24 in this state, the upper portion of the semiconductor chip 60 and the substrate 70 is subjected to high temperature and high pressure by the encapsulant 40.

한편, 이때 상기 바텀다이(20)의 캐비티(24)에는 압력균일화 수단 즉, 부드러운 보형물(101)이나 유동체(102)가 위치되어 있음으로써, 상기 섭스트레이트(70)의 휘어진 형상을 따라 그 외형이 변함으로써 섭스트레이트(70)의 저면을 따라 밀착 또는 근접되는 동시에 파스칼의 원리에 의하여 상기 섭스트레이트(70)의 모든 저면을 향하여 작용하는 압력이 균일하게 된다.On the other hand, at this time by the pressure homogenization means, that is, the soft prosthesis 101 or the fluid 102 is located in the cavity 24 of the bottom die 20, the appearance is along the bent shape of the substrate 70 By changing, the pressure acts toward all the bottoms of the substrate 70 by the principle of Pascal while at the same time being in close contact with or near the bottom of the substrate 70.

따라서, 종래와 같이 섭스트레이트 저면에 압력 불균형이 발생하지 않게 되고, 또한 반도체칩도 봉지재로부터 균일한 압력을 받아 그 반도체칩이 크랙되는 현상을 방지하게 되는 것이다.Therefore, the pressure imbalance does not occur on the bottom of the substrate as in the prior art, and the semiconductor chip is also subjected to uniform pressure from the encapsulant to prevent the semiconductor chip from cracking.

이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modified embodiments may be possible without departing from the scope and spirit of the present invention.

상기와 같이 하여 본 발명에 의한 반도체패키지 제조용 금형에 의하면 섭스트레이트의 저면에 압력균일화 수단 즉, 외형이 변할 수 있는 부드러운 보형물이나 유동체가 위치되어 있음으로써 섭스트레이트의 상면을 봉지재가 일정한 압력으로 누르게 되면, 그 섭스트레이트의 저면에 위치한 압력균일화 수단이 섭스트레이트의 저면을 따라 밀착되는 동시에 섭스트레이트를 향하는 압력도 균일해지고, 따라서 압력의 불평형에 의한 스트레스가 최소화되어 결국 섭스트레이트에 접착된 반도체칩의 크랙 현상을 억제하는 효과가 있다.As described above, according to the mold for manufacturing a semiconductor package according to the present invention, when the sealing material is pressed at a constant pressure on the upper surface of the substrate by the pressure homogenizing means, ie, a soft implant or fluid having a change in appearance, is placed on the bottom of the substrate. In addition, the pressure homogenization means located at the bottom of the substrate is in close contact with the bottom of the substrate and at the same time the pressure toward the substrate is uniform, thus minimizing the stress caused by the unbalance of pressure and eventually cracking the semiconductor chip bonded to the substrate. It is effective in suppressing the phenomenon.

Claims (3)

봉지재가 흘러가는 런너 및 게이트가 형성되어 있고, 상기 게이트에 연통되어서는 소정 공간의 캐비티가 형성된 탑다이와;A top die having a runner and a gate through which the encapsulant flows, and having a cavity in a predetermined space communicating with the gate; 상기 탑다이의 캐비티와 대응되는 영역에는 반도체칩이 접착된 섭스트레이트가 안착되어 몰딩되도록 일정 공간의 캐비티가 형성된 바텀다이로 이루어진 반도체패키지용 금형에 있어서,In the mold for a semiconductor package comprising a bottom die formed with a cavity of a predetermined space so that the substrate is bonded to the substrate bonded to the region of the cavity of the top die, 상기 바텀다이의 캐비티에는 봉지 공정중 상기 섭스트레이트의 저면이 받는 압력이 일정해지도록 압력균일화 수단이 더 형성된 것을 특징으로 하는 반도체패키지 제조용 금형.A mold for manufacturing a semiconductor package, characterized in that the pressure homogenizing means is further formed in the cavity of the bottom die so that the pressure applied to the bottom of the substrate is constant during the sealing process. 제1항에 있어서, 상기 압력균일화 수단은 실리콘(silicone), 열에 강한 합성수지, 폴리이미드(polyimide) 또는 이들의 합성물중 어느 하나로 성형된 부드러운 보형물인 것을 특징으로 하는 반도체패키지 제조용 금형.The mold for manufacturing a semiconductor package according to claim 1, wherein the pressure homogenizing means is a soft prosthesis formed of any one of silicon, heat resistant synthetic resin, polyimide, or a combination thereof. 제1항에 있어서, 상기 압력균일화 수단은 바텀다이의 캐비티에 유체를 넣고 폴리이미드 필름 등으로 봉합한 유동체인 것을 특징으로 하는 반도체패키지 제조용 금형.The mold for manufacturing a semiconductor package according to claim 1, wherein the pressure homogenizing means is a fluid in which a fluid is placed in a cavity of a bottom die and sealed with a polyimide film.
KR1019990038573A 1999-09-10 1999-09-10 mold for manufacturing semiconductor package KR100357878B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990038573A KR100357878B1 (en) 1999-09-10 1999-09-10 mold for manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990038573A KR100357878B1 (en) 1999-09-10 1999-09-10 mold for manufacturing semiconductor package

Publications (2)

Publication Number Publication Date
KR20010027015A KR20010027015A (en) 2001-04-06
KR100357878B1 true KR100357878B1 (en) 2002-10-25

Family

ID=19610902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990038573A KR100357878B1 (en) 1999-09-10 1999-09-10 mold for manufacturing semiconductor package

Country Status (1)

Country Link
KR (1) KR100357878B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390451B1 (en) * 1999-12-01 2003-07-04 앰코 테크놀로지 코리아 주식회사 prevention structure for crack of substrate for manucture of semiconductor package in moulder

Also Published As

Publication number Publication date
KR20010027015A (en) 2001-04-06

Similar Documents

Publication Publication Date Title
US7520052B2 (en) Method of manufacturing a semiconductor device
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
US20050146057A1 (en) Micro lead frame package having transparent encapsulant
JP2000208540A (en) Method for airtightly sealing thin semiconductor chip scale package
KR20050114695A (en) Semiconductor device and method of manufacturing thereof
JPH09199637A (en) Resin sealing type semiconductor device and its manufacture
JP2004134591A (en) Method for manufacturing semiconductor integrated circuit device
TW546790B (en) Semiconductor package having a resin cap member
JPH06252316A (en) Method for forming plastic member on lead frame
JP2007036273A (en) Method for manufacturing semiconductor integrated circuit device
JPH10326800A (en) Manufacture of semiconductor device and mold for semiconductor manufacturing device
KR100357878B1 (en) mold for manufacturing semiconductor package
JP3784597B2 (en) Sealing resin and resin-sealed semiconductor device
JP2982971B2 (en) Post mold cavity package for integrated circuits with internal dam bar
US6933178B1 (en) Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package
WO2019227918A1 (en) Base-island-free frame packaging structure and process method therefor
KR100331068B1 (en) Molding structure for semiconductor package
KR100400828B1 (en) mold for semiconductor package
KR100225597B1 (en) Method for making a heat sink of semiconductor package
JPH06209071A (en) Resin sealed type semiconductor device and its manufacture
JPH06283629A (en) Semiconductor device and method and mold for manufacturing same
KR20010037252A (en) Mold for manufacturing semiconductor package
JPH09199639A (en) Semiconductor device and its formation
JPS61240664A (en) Semiconductor device
JP2004158539A (en) Method for manufacturing resin sealed semiconductor device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061010

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee