KR100331068B1 - Molding structure for semiconductor package - Google Patents
Molding structure for semiconductor package Download PDFInfo
- Publication number
- KR100331068B1 KR100331068B1 KR1019960049378A KR19960049378A KR100331068B1 KR 100331068 B1 KR100331068 B1 KR 100331068B1 KR 1019960049378 A KR1019960049378 A KR 1019960049378A KR 19960049378 A KR19960049378 A KR 19960049378A KR 100331068 B1 KR100331068 B1 KR 100331068B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- mounting plate
- chip mounting
- semiconductor package
- semiconductor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
본 발명은 반도체 패키지용 금형 구조에 관한 것으로, 보다 상세하게 설명하면 금형 내부에 이중핀을 설치함으로서 봉지제를 이용한 반도체 패키지의 몰딩시 반도체 칩 탑재판의 이동 및 보이드 형성을 감소시키고, 성형이 완료된 반도체 패키지에서는 그 내부에서 발생될 수 있는 열응력과 포화 수증기압을 완화 시켜서 내균열성을 향상 시키고, 상품성 등을 향상 시킬수 있는 반도체 패키지용 금형 구조에 관한 것이다.The present invention relates to a die structure for a semiconductor package, and more particularly, to a die structure for a semiconductor package, in which a double pin is provided in a die to reduce movement of a semiconductor chip mounting plate and void formation during molding of the semiconductor package using the sealing agent, The present invention relates to a mold structure for a semiconductor package, which can improve thermal cracking resistance and saturable water vapor pressure in a semiconductor package.
일반적인 반도체 패키지의 제조 과정을 QFP(Quad Flat Package)형 반도체 패키지를 중심으로 간단히 설명하면 웨이퍼(Wafer)상에 다수로 형성된 반도체 칩 등을 낱개로 자르고 검사하는 소잉(Sawing) 단계와, 접착제를 사용하여 리드 프레임(Lead Frame)의 반도체 칩 탑재판상에 상기 반도체 칩을 접착시키는 반도체 칩 부착 단계와, 상기의 자재를 히터 블록(Heater Block)상에 안치시킨후 전도성 와이어(Wire)를 이용하여 반도체 칩의 입/출력 패드(Input/Output Pad)와 리드 프레임의 내부 리드 끝단을 연결하는 와이어 본딩(Wire Bonding) 단계와, 상기 와이어 본딩이 끝난 반도체 칩 및 내부 리드 등에 봉지제를 이용하여 외부 환경으로부터 보호하고, 전기적으로 절연하며, 반도체 칩의 작동시 발생되는 열을 효과적으로 방출하고, 메인 보드에 용이한 실장을 위하여 일정한 모양으로 성형하는 몰딩(Molding)단계 등으로 이루어진다.A general semiconductor package manufacturing process will be briefly described with reference to a QFP (Quad Flat Package) type semiconductor package. A semiconductor wafer having a plurality of semiconductor chips formed thereon is cut and inspected singly, A semiconductor chip mounting step of bonding the semiconductor chip onto a semiconductor chip mounting board of a lead frame, placing the semiconductor chip on a heater block, and then mounting the semiconductor chip on the heater block using a conductive wire, A wire bonding step of connecting an input / output pad of the lead frame and an inner lead of the lead frame to each other, and an encapsulating material, such as a semiconductor chip and an inner lead, And electrically isolates the heat generated from the semiconductor chip, effectively dissipates the heat generated during operation of the semiconductor chip, and has a uniform shape for easy mounting on the main board And a molding step for molding the molding material.
여기서 상기 몰딩 단계는 반도체 패키지 제조 단계의 핵심이라고도 볼 수 있으며, 다른 어떠한 가공법보다 간편하고 생산성이 높아 오늘날 반도체 몰딩 공정에 가장 많이 사용되고 있는 방법이다. 상기 봉지제는 보통 에폭시 몰딩 컴파운드 (Epoxy Molding Compound)를 이용하는데 이는 세라믹(Ceramic)과 비교해서 열안정성이나 신뢰성면에서는 열등하지만 가격이 저렴하고 생산성이 월등히 높기 때문에 오늘날 반도체 패키지에 사용되는 대부분의 봉지제는 상기 에폭시 몰딩 컴파운드를 이용하고 있다.Here, the molding step may be regarded as a core of the semiconductor package manufacturing step, and is simpler and more productive than any other processing method, and is the most widely used method in the semiconductor molding process today. The encapsulant usually uses an epoxy molding compound, which is inferior in thermal stability and reliability compared to ceramics, but at a lower cost and with a much higher productivity, most of the bags used in semiconductor packages today The above epoxy molding compound is used.
종래 이러한 에폭시 몰딩 컴파운드를 이용하여 몰딩하는 방법은 도 1 에 도시된 바와 같이 금형을 이용하게 되는데 그 구조 및 작용을 간단히 설명하면 다음과 같다.Conventionally, a molding method using such an epoxy molding compound uses a mold as shown in FIG. 1. The structure and operation of the mold will be briefly described below.
우선 트랜스퍼 몰딩 프레스(155' : Transfer Molding Press)로부터 힘을 전달받아 고체 형태의 봉지제(180')를 소정의 방향으로 밀어넣을수 있도록 가압하는 플런저(150' ; Plunger)와, 상기 고체상의 봉지제(180')가 위치되어 연화될 수 있도록 소정의 공간부로 형성된 팟(145' ; Pot')과, 상기 팟(145')의 통로에 연결되어 상기 연화된 봉지제(180')가 흐를 수 있도록 다수의 런너(140' ; Runner) 및 게이트(135' ; Gate)가 형성되어 있으며, 전도성 와이어(165')로 반도체 칩(160')과 내부 리드(175')가 와이어 본딩된 반도체 패키지 자재가 위치하게 되며 상기 자재의 상, 하면쪽으로는 상기 게이트(135')에 연결되어 일정한 공간부로서 다수의 캐비티(120')가 형성된 상형(100') 및 하형(115')로 이루어져 있다. 여기서 상기 상형(100') 및 하형(115')에는 상기 고체상의 봉지제(180')가 연화 되도록 가열 수단으로서 히터(130')가 내장되어 있으며 또 다수의 에어 벤트(125' ; Air Vent)가 형성되어 상기 흘러들어오는 봉지제(180')의 개스 및 공기를 방출시킬수 있도록 되어 있다.A plunger 150 'that receives a force from a transfer molding press 155' and presses the solid encapsulant 180 'so as to push the solid encapsulant 180' in a predetermined direction, (145 ') formed with a predetermined space so that the softened sealing material (180') can be positioned and softened, and the soft sealing material (180 ') connected to the passage of the soft sealing pad A semiconductor package material in which a semiconductor chip 160 'and an inner lead 175' are wire-bonded with a conductive wire 165 'is formed in a semiconductor package material 140' having a plurality of runners 140 'and a gate 135' And a top mold 100 'and a bottom mold 115', which are connected to the gate 135 'to form a plurality of cavities 120' as a predetermined space. A heater 130 'is built in the upper and lower molds 100' and 115 'as heating means to soften the solid encapsulant 180', and a plurality of air vents 125 ' So that gas and air in the flowing encapsulant 180 'can be released.
이와 같은 구조를 하는 금형으로서 반도체 패키지가 몰딩되는 방법은 먼저 트랜스퍼 몰딩 프레스(155')에 의해 플런저(150')가 고체상의 봉지제(180')를 팟 (145')에 위치시켜 놓고 이어서 히터(130')의 열에 의해 상기 봉지제(180')가 연화되며 상기 연화된 봉지제(180')는 점성체의 형태로서 런너(140')와 게이트(135')를 통해 반도체 패키지 자제가 안착되어 있는 상, 하형(115')의 캐비티(120')를 채우게 된다. 그러면 상기 캐비티(120')로 흘러들어온 봉지제(180')는 에어 벤트(125')를 통해 탈기(Degassing) 과정을 거치며 경화가 진행되는 것이다.A method for molding a semiconductor package as a mold having such a structure is as follows. First, a plunger 150 'is placed on a pot 145' in a solid state by a transfer molding press 155 ' The sealant 180 'is softened by the heat of the sealant 130' and the softened sealant 180 'is in the form of a viscous body and the semiconductor package sealant is seated through the runner 140' and the gate 135 ' Thereby filling the cavity 120 'of the upper and lower molds 115'. Then, the sealing agent 180 'flowing into the cavity 120' undergoes a degassing process through the air vent 125 'and curing proceeds.
그러나 이와 같은 금형의 구조 및 방법은 반도체 칩 탑재판(170') 상면에 반도체 칩(160') 및 본딩된 와이어가 위치하고 하면에는 미끈한 면을 가지기 때문에 상, 하면의 봉지재가 각기 다른 속도로 흐르고 따라서 상기 반도체 칩 탑재판 (170')의 이동(Shift) 또는 들림 현상이 발생하게 된다. 또한 상기와 같이 봉지재의 흐르는 속도가 불균일함으로서 공기가 임이의 영역에 갇히게 되거나, 봉지재가 완전히 다 채워지기 전에 경화가 진행되어 반도체 패키지 내, 외부에 각종 보이드 및 흠집을 형성하게 되는 등의 문제점이 있다.However, since the semiconductor chip 160 'and the bonded wire are positioned on the upper surface of the semiconductor chip mounting plate 170' and the lower surface of the semiconductor chip mounting plate 170 'has a smooth surface, the sealing material of the upper and lower surfaces flows at different speeds The semiconductor chip mounting plate 170 'is shifted or lifted. Also, since the flow rate of the sealing material is non-uniform as described above, the air is trapped in the space, or the sealing material is hardened before the sealing material is completely filled, and various voids and scratches are formed in the inside and outside of the semiconductor package .
또한 상기와 같이 반도체 칩 탑재판(170')의 이동은 본딩된 와이어를 끊어지게 할 뿐만 아니라, 각종 보이드 및 흠집이 있는 반도체 패키지는 그 제품이 메인보드에 실장되거나 또는 반도체 칩(160')의 작동으로 고열이 제공될때 내부에서 열응력과 포화 수증기압을 발생시켜 반도체 패키지를 파손시키는 원인이 되는 것이다.In addition, the movement of the semiconductor chip mounting board 170 'as described above causes not only the bonded wire to be cut off but also the semiconductor package having various voids and scratches is mounted on the main board or the semiconductor chip 160' When high temperature is supplied by operation, thermal stress and saturated water vapor pressure are generated inside, which causes damage to the semiconductor package.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 금형 내부에 이중핀을 설치함으로서 봉지제를 이용한 반도체 패키지의 몰딩시 반도체 칩 탑재판의 이동 및 보이드 형성을 감소시키고, 성형이 완료된 반도체 패키지에서는 그 내부에서 발생될 수 있는 열응력과 포화 수증기압을 완화 시켜서 내균열성을 향상시키고, 상품성 등을 향상 시킬수 있는 반도체 패키지용 금형 구조를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a semiconductor device and a method for manufacturing the semiconductor device, The present invention provides a mold structure for a semiconductor package which can alleviate thermal stress and saturated water vapor pressure which may be generated therein, thereby improving crack resistance and improving merchantability and the like.
도 1 은 종래의 반도체 패키지용 금형 구조를 나타낸 단면도이다.1 is a cross-sectional view showing a conventional mold structure for a semiconductor package.
도 2 는 본 발명의 제 1 실시예인 반도체 패키지용 금형 구조를 나타낸 단면도이다.2 is a cross-sectional view illustrating a mold structure for a semiconductor package according to a first embodiment of the present invention.
도 3 는 본 발명의 제 2 실시예인 반도체 패키지용 금형 구조를 나타낸 단면도이다.3 is a cross-sectional view illustrating a mold structure for a semiconductor package according to a second embodiment of the present invention.
- 도면중 주요 부분에 대한 부호의 설명 -DESCRIPTION OF REFERENCE NUMERALS -
100 ; 상형 115 ; 하형100; Topology 115; Bottom
120 : 캐비티 125 ; 에어 벤트120: cavity 125; Air vent
130 ; 히터 135 ; 게이트130; Heater 135; gate
140 ; 런너 145 ; 팟140; Runner 145; Pot
150 ; 플런저 155 ; 트랜스퍼 몰딩 프레스150; Plunger 155; Transfer molding press
160 ; 반도체 칩 165 ; 전도성 와이어160; A semiconductor chip 165; Conductive wire
170 ; 반도체 칩 탑재판 175 ; 내부 리드170; A semiconductor chip mounting plate 175; Inner lead
180 ; 봉지제 200 ; 내부핀180; Encapsulation 200; Inner pin
210 ; 외부핀 220 ; 스프링210; An outer pin 220; spring
상기한 목적을 달성하기 위해 본 발명에 의한 반도체 패키지 금형의 구조는, 트랜스퍼 몰딩 프레스로부터 힘을 전달받아 봉지제를 소정의 방향으로 밀어넣을수 있도록 가압하는 플런저와, 상기 봉지제가 위치되어 연화되는 팟과, 상기 팟의 통로에 연결되어 상기 연화된 봉지제가 흐를 수 있도록 형성된 런너 및 게이트와, 전도성 와이어로 반도체 칩 탑재판상의 반도체 칩과 내부 리드가 와이어 본딩된 반도체 패키지 자재가 위치하며 상기 자재의 상, 하면쪽으로는 상기 게이트에 연결되어 일정한 공간부로서 형성된 캐비티와, 상기 캐비티를 감싸고 있는 상형과 하형로 이루어져 반도체 칩등을 몰딩하기 위한 반도체 패키지용 금형 구조에 있어서, 상기 반도체 칩 탑재판의 하면에 위치되는 하형의 캐비티 저면에는, 원통형의 외부핀을 삽입하고 상기 외부핀 내부에는 반도체 칩 탑재판을 탄력적으로 지지할 수 있도록 상기 외부핀보다 구경이 작은 내부핀이 스프링에 의해 지지되며 상기 반도체 칩 탑재판 저면까지 연장 설치하여 된 것을 특징으로 한다.In order to accomplish the above object, the structure of a semiconductor package mold according to the present invention includes a plunger for receiving a force from a transfer molding press and pressing the sealant so as to push the sealant in a predetermined direction, A runner and a gate connected to a path of the pot to allow the softened sealant to flow therethrough, and a semiconductor package material in which a semiconductor chip on a semiconductor chip mounting plate and an inner lead are wire-bonded with a conductive wire, A cavity formed as a constant space part connected to the gate on the lower side and an upper mold and a lower mold surrounding the cavity so as to mold a semiconductor chip or the like, the mold structure being disposed on a lower surface of the semiconductor chip mounting plate A cylindrical outer pin is inserted into the cavity bottom surface of the lower mold, Bupin inside a small internal diameter than the external pin pin to elastically support the semiconductor chip mounting board is carried by the spring characterized in that the installed extended to the bottom surface of the semiconductor chip mounting board.
여기서 상기 외부핀과 그 외부핀 내부의 스프링에 의해 지지되는 내부핀은 반도체 칩 탐재판 저면에 위치하는 하형의 캐비티에 적어도 한 개 이상 설치하여 본 발명의 목적을 달성할 수도 있다.Here, at least one or more of the outer fins and the inner fins supported by the springs in the outer fins may be provided in the cavity of the lower mold positioned at the bottom of the semiconductor chip probe plate to achieve the object of the present invention.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자가 본 발명에 의한 반도체 패키지용 금형 구조를 용이하게 실시할수 있을 정도로 본 발명에 의한 반도체 패키지용 금형 구조를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, a mold structure for a semiconductor package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art will be able to easily carry out the mold structure for a semiconductor package according to the present invention As follows.
도 2 는 본 발명의 제 1 실시예인 반도체 패키지용 금형 구조를 나타낸 단면도이다.2 is a cross-sectional view illustrating a mold structure for a semiconductor package according to a first embodiment of the present invention.
상기 금형은 크게 상형(100)과 하형(115)로 이루어져 있으며, 상형(100)의 상부에는 트랜스퍼 몰딩 프레스(155)가 설치되어 있고 상기 트랜스퍼 몰딩 프레스 (155)로부터 가압력의 힘을 전달받아 고체 형태의 봉지제(180)를 소정의 방향으로 밀어넣는 플런저(150)가 위치되어 있으며, 상기 고체 형태의 봉지제(180)가 안착되어 연화되며 소정의 공간부인 팟(145)이 상기 플런저(150)의 저면에 형성되어 있고, 상기 팟(145)의 통로에 연결되어 상기 연화된 봉지제(180)가 플런저(150)의 가압으로 인해 소정의 방향으로 흐를 수 있도록 다수의 런너(140)와 게이트(135)가 형성되어 있으며, 전도성 와이어(165)로 반도체 칩(160)과 내부 리드(175)가 와이어 본딩된 단계의 반도체 패키지 자재가 위치하며 상기 자재의 상, 하면쪽으로는 상기 게이트(135)에 연결되어 일정한 공간부로서 캐비티(120)가 형성된 상형(100)및 하형(115)으로 이루어져 있다. 여기서 상기 상형(100) 및 하형(115)에는 상기 고체상의 봉지제(180)가 높은 열에 의해 연화 되도록 가열 수단으로서 히터(130)가 내장되어 있으며(하형(115)에는 도시되지 않음) 또 다수의 에어 벤트(125)가 형성되어 상기 흘러들어오는 봉지제(180)의 개스 및 공기를 방출시킬수 있도록 되어 있다. 또한 상기 반도체 칩 탑재판(170)의 하면에 위치되는 하형(115)의 캐비티(120)저면에는, 즉 하형(115)의 캐비티(120) 표면에는 원통형의 외부핀(210)이 삽입되어 있고, 상기 외부핀(210) 내부에는 반도체 칩 탑재판(170)을 저면에서 탄력적으로 지지할 수 있도록 상기 외부핀(210)보다 구경이 작은 내부핀(200)이 스프링(220)에 의해 어느 정도 상, 하로 유동이 가능한 구조로, 상기 반도체 칩 탑재판(170) 저면까지 연장 설치되어 있는 것이다.The mold is largely composed of an upper mold 100 and a lower mold 115. A transfer molding press 155 is installed on the upper mold 100 and receives a pressing force from the transfer molding press 155, A plunger 150 for pushing the encapsulant 180 in a predetermined direction is placed and the solid encapsulant 180 is seated and softened and a pod 145, which is a predetermined space, And a plurality of runners 140 and gates (not shown) are connected to the passages of the pots 145 to allow the softened encapsulant 180 to flow in a predetermined direction due to the pressure of the plunger 150. [ And a semiconductor package material in which the semiconductor chip 160 and the inner lead 175 are wire-bonded with the conductive wire 165 is positioned on the upper side and the lower side of the material is positioned on the gate 135 As a result, And includes a top mold 100 and a bottom mold 115 on which the bead 120 is formed. The upper mold 100 and the lower mold 115 are provided with a heater 130 as a heating means so that the solid encapsulant 180 is softened by high heat (not shown in the lower mold 115) An air vent 125 is formed to discharge gas and air from the flowing encapsulant 180. A cylindrical outer fin 210 is inserted into the bottom surface of the cavity 120 of the lower mold 115 located on the lower surface of the semiconductor chip mounting plate 170, that is, on the surface of the cavity 120 of the lower mold 115, The inner pin 200 having a diameter smaller than that of the outer fin 210 is supported by the spring 220 to a certain extent so that the semiconductor chip mounting plate 170 can be elastically supported on the bottom surface of the outer fin 210, And is extended to the bottom surface of the semiconductor chip mounting plate 170. [0064]
여기서, 상기 외부핀(210)과 그 외부핀(210) 내부의 스프링(220)에 의해 지지되는 내부핀(200)은 반도체 칩 탑재판(170) 저면에 위치하는 하형(115)의 캐비티 (120)에 한 개를 설치하거나 또는 도 3 의 제 2 실시에에 도시한 바와 같이 적어도 한 개 이상으로 반도체 칩 탑재판(170) 저면에서 대칭되는 구조로 설치할 수도 있는 것이다.The inner pin 200 supported by the spring 220 in the outer fin 210 and the outer fin 210 is inserted into the cavity 120 of the lower mold 115 located on the bottom of the semiconductor chip mounting plate 170 As shown in FIG. 3, or may be arranged symmetrically on the bottom surface of the semiconductor chip mounting plate 170 by at least one as shown in the second embodiment of FIG.
한편, 상기 외부핀(210)내에 삽입되어 반도체 칩 탑재판(170) 저면까지 연장되어 설치된 내부 핀은 그 구경을 0.05∼1mm 하여 설치하는 것이 가장 양호한 결과를 얻을 수 있다.On the other hand, it is most preferable that the inner pin inserted into the outer fin 210 and extending to the bottom surface of the semiconductor chip mounting plate 170 has a diameter of 0.05 to 1 mm.
이와 같은 구조의 금형으로서 반도체 패키지가 몰딩되는 방법은 우선 금형 외부에 설치된 트랜스퍼 몰딩 프레스(155)에 의해 플런저(150)가 고체상의 봉지제(180)를 팟(145)으로 밀어 넣으면 상, 하형(115)에 설치된 히터(130)의 열 및 미리예열된 상, 하형(115)에 존재하는 열로 인해 상기 팟(145)내부의 봉지제(180)가 연화되며 상기 연화된 봉지제(180)는 이어서 상기 플런저(150)의 밀어내는 힘에 의해 점성체의 형태로서 런너(140)와 게이트(135)를 통해 반도체 패키지 자제가 안착되어 있는 상, 하형(115)의 캐비티(120)를 채우게 된다. 이때 상기 반도체 칩 탑재판 (170)의 상면에 위치하는 반도체 칩(160) 및 와이어 본딩 영역과 그 반도체 칩 탑재판(170)의 저면에 설치된 내, 외부 핀의 마찰력으로 인해 그 봉지제(180)의 흐르는 속도가 비슷하게 되며 비슷한 시간에 상기 캐비티(120)의 다른 끝단에서 봉지제 (180)가 섞이게 되고, 에어 벤트(125)를 통해 봉지제(180) 내부의 개스와 캐비티 (120)에 처음부터 존재하던 공기를 탈기하면서 봉지제(180)의 경화가 진행된다.A method of molding a semiconductor package as a mold having such a structure is as follows. First, when the plunger 150 pushes the solid sealing agent 180 into the pot 145 by the transfer molding press 155 installed on the outside of the mold, The heat of the heater 130 installed in the pot 115 and the heat existing in the preheated upper and lower molds 115 soften the sealant 180 inside the pot 145 and the softened sealant 180 The pushing force of the plunger 150 fills the cavity 120 of the upper and lower molds 115 in which the semiconductor package is placed through the runner 140 and the gate 135 as a form of a viscous body. At this time, due to the frictional force between the semiconductor chip 160 and the wire bonding region located on the upper surface of the semiconductor chip mounting plate 170 and the inner and outer pins provided on the bottom surfaces of the semiconductor chip mounting plate 170, The encapsulant 180 is mixed at the other end of the cavity 120 at a similar time and the gas in the encapsulant 180 and the cavity 120 are introduced from the beginning through the air vent 125 The sealing agent 180 is cured while the air present is being degassed.
또한 상기 반도체 칩 탑재판(170)의 저면에 설치된 내, 외부핀(200, 210)이 상기 반도체 칩 탑재판(170)을 저면에서 지지하기 때문에 흘러들어오는 봉지제 (180)로 인해 그 반도체 칩 탑재판(170)의 유동 현상을 없앨수 있고, 봉지제(180)가 흘러들어오는 동안 반도체 칩 탑재판(170) 저면에 작용되는 응력을 흡수할수 있으며, 더불어 외부핀(210) 내부에는 스프링(220)에 의해 내부핀(200)이 상, 하로 유동 가능하기 때문에 다양한 다운셋(Sown Set)의 깊이를 같는 반도체 패키지 자제를 안정적으로 몰딩할수 있는 것이다.Since the inner and outer pins 200 and 210 provided on the bottom surface of the semiconductor chip mounting plate 170 support the semiconductor chip mounting plate 170 on the bottom surface of the semiconductor chip mounting plate 170, It is possible to eliminate the flow phenomenon of the plate 170 and absorb the stress acting on the bottom surface of the semiconductor chip mounting plate 170 while the sealing agent 180 flows in. The inner fin 200 can flow upward and downward, so that it is possible to stably mold the semiconductor package sub-assembly having various depths of the down set.
본 발명은 비록 이상에서와 같은 실시예들에 한하여만 설명하였지만, 여기에만 한정되지 않으며 본 발명의 범주와 사상에서 벗어남 없이 여러 가지의 변형과 수정이 이루어 질 수 있을 것이다.Although the present invention has been fully described by way of example only with reference to the accompanying drawings, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims.
따라서 본 발명은 반도체 패키지용 금형에 있어서, 상기 반도체 칩 탑재판의 하면에 위치되는 하형의 캐비티 저면에는, 원통형의 외부핀을 삽입하고 상기 외부핀 내부에는 반도체 칩 탑재판을 탄력적으로 지지할 수 있도록 상기 외부핀보다 구경이 작은 내부핀이 스프링에 의해 지지되며 상기 반도체 칩 탑재판 저면까지 연장하여 설치한 구조를 제공함으로서, 봉지제를 이용한 반도체 패키지의 몰딩시 반도체 칩 탑재판의 이동, 반도체 칩 탑재판에 작용하는 응력 및 보이드 형성을 감소시키고, 아울러 몰딩이 완료된 반도체 패키지는 반도체 칩 탑재판의 저면에 통공이 형성됨으로서 그 반도체 패키지 내부에서 발생될 수 있는 열응력과 포화 수증기압을 완화 시켜 내균열성을 향상 시키고, 상품성 등을 향상 시키는 효과도 있는 것이다.Therefore, the present invention provides a mold for a semiconductor package, wherein a cylindrical outer pin is inserted into a cavity bottom surface of a lower mold located on a lower surface of the semiconductor chip mounting plate, and the semiconductor chip mounting plate is elastically supported in the outer fin The inner pin having a diameter smaller than that of the outer pin is supported by a spring and extends to the bottom surface of the semiconductor chip mounting plate. Accordingly, when the semiconductor package is molded using the sealing agent, The semiconductor package having the molded semiconductor package mounted thereon has a through hole formed in the bottom surface of the semiconductor chip mounting plate to reduce the thermal stress and the saturated water vapor pressure which may be generated in the semiconductor package, And also has an effect of improving merchantability and the like.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049378A KR100331068B1 (en) | 1996-10-29 | 1996-10-29 | Molding structure for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960049378A KR100331068B1 (en) | 1996-10-29 | 1996-10-29 | Molding structure for semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030031A KR19980030031A (en) | 1998-07-25 |
| KR100331068B1 true KR100331068B1 (en) | 2002-08-21 |
Family
ID=37479287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960049378A KR100331068B1 (en) | 1996-10-29 | 1996-10-29 | Molding structure for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100331068B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100583496B1 (en) * | 2000-08-14 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | Circuit board for semiconductor package |
| CN117080309B (en) * | 2023-09-12 | 2024-04-12 | 连云港宝馨光电科技有限公司 | Photovoltaic semiconductor packaging equipment |
-
1996
- 1996-10-29 KR KR1019960049378A patent/KR100331068B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980030031A (en) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381042A (en) | Packaged integrated circuit including heat slug having an exposed surface | |
| KR101418397B1 (en) | Semiconductor package, and method for fabricating the same | |
| KR100703830B1 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP4630449B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8084301B2 (en) | Resin sheet, circuit device and method of manufacturing the same | |
| KR200309906Y1 (en) | lead frame for fabricating semiconductor package | |
| JP2000208540A (en) | Method for airtightly sealing thin semiconductor chip scale package | |
| JPH11198187A (en) | Transfer molding device | |
| JP5308108B2 (en) | Circuit device manufacturing method | |
| KR100331068B1 (en) | Molding structure for semiconductor package | |
| KR100591718B1 (en) | Resin-sealed semiconductor device | |
| US5447888A (en) | Process of ejecting an encapsulated semiconductor device from a mold by directly contacting exterior leads with ejector pins | |
| US6696750B1 (en) | Semiconductor package with heat dissipating structure | |
| US6352878B1 (en) | Method for molding a bumped wafer | |
| KR101835787B1 (en) | A moulding apparatus for manufacturing semiconductor package | |
| KR101239117B1 (en) | Power semiconductor package and method for fabricating the same | |
| JP3787131B2 (en) | Mold used for manufacturing BGA package | |
| KR100357878B1 (en) | mold for manufacturing semiconductor package | |
| KR200202053Y1 (en) | Cull block structure of molding die for semiconductor device package | |
| KR20010001599A (en) | mold for semiconductor package | |
| JP2010086996A (en) | Method of manufacturing circuit device | |
| EP1187201A1 (en) | Multiple-chip module | |
| JP2009146929A (en) | Resin sealing device for semiconductor device, and method of manufacturing semiconductor device | |
| JPH11330116A (en) | Manufacture of semiconductor device and lead frame and molding die to be used for the method | |
| KR20010019658A (en) | Mold for semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130320 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140314 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |