KR200202053Y1 - Cull block structure of molding die for semiconductor device package - Google Patents
Cull block structure of molding die for semiconductor device package Download PDFInfo
- Publication number
- KR200202053Y1 KR200202053Y1 KR2019950024962U KR19950024962U KR200202053Y1 KR 200202053 Y1 KR200202053 Y1 KR 200202053Y1 KR 2019950024962 U KR2019950024962 U KR 2019950024962U KR 19950024962 U KR19950024962 U KR 19950024962U KR 200202053 Y1 KR200202053 Y1 KR 200202053Y1
- Authority
- KR
- South Korea
- Prior art keywords
- molding
- semiconductor device
- molding die
- curl block
- molding resin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Abstract
본 고안은 반도체소자 패키지공정의 단위 공정인 몰딩 공정시 몰딩수지(Com-pound)의 경화 시간을 절감하여 생산성을 향상시킬 수 있을 뿐만 아니라, 몰딩 불량에 따른 와이어의 휩쓸림(Sweeping) 현상을 방지하므로써 반도체소자의 수율을 향상시킬 수 있도록 한 것이다.The present invention not only improves the productivity by reducing the curing time of the molding resin (Com-pound) during the molding process, which is a unit process of the semiconductor device packaging process, but also prevents the sweeping of wires due to molding failure. This is to improve the yield of the semiconductor device.
이를 위해, 본 고안은 반도체소자 패키지 공정용 몰딩 다이의 캐비티(1)에 충진되는 몰딩 수지(2)의 경화 시간을 저감시킬 수 있도록 컬 블록(3)의 내면에 컬 블록(3) 내에 유입된 몰딩 수지(2)와 컬 블록(3) 벽면과의 열전달 면적을 증가시키기 위한 요철(4)을 형성하여서 된 반도체소자 패키지 공정용 몰딩 다이의 컬 블록 구조이다.To this end, the present invention is introduced into the curl block 3 on the inner surface of the curl block 3 to reduce the curing time of the molding resin 2 filled in the cavity 1 of the molding die for semiconductor device package process. It is a curl block structure of a molding die for a semiconductor device package process by forming an unevenness 4 for increasing the heat transfer area between the molding resin 2 and the curl block 3 wall surface.
Description
제1도는 종래의 몰딩 다이를 나타낸 종단면도.1 is a longitudinal sectional view of a conventional molding die.
제2도는 제1도의 A-A선을 나타낸 평면도.2 is a plan view showing a line A-A in FIG.
제3도는 본 고안의 몰딩 다이를 나타낸 종단면도.Figure 3 is a longitudinal sectional view showing a molding die of the present invention.
제4도는 제3도의 B-B선을 나타낸 평면도.4 is a plan view showing a line B-B in FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 캐비티 2 : 몰딩 수지1: cavity 2: molding resin
3 : 컬 블록 4 : 요철3: curl block 4: irregularities
본 고안은 반도체소자 패키지 공정용 몰딩 다이(Molding Die)의 컬 블록(Cull Block) 구조에 관한 것으로서, 더욱 상세하게는 반도체소자 패키지 공정의 단위 공정인 몰딩 공정시 몰딩 수지(Compound)의 경화 시간을 절감하여 생산성을 향상시킬 수 있도록 한 것이다.The present invention relates to a Cull Block structure of a molding die for a semiconductor device package process, and more specifically, to a curing process of a molding resin during a molding process, which is a unit process of a semiconductor device package process. It is to reduce productivity to improve productivity.
일반적으로, 반도체 제조 공정시 웨이퍼에 집적회로를 형성하는 FAB공정(Fab- rication Process)을 완료한 후에는 웨이퍼 상에 만들어진 각 칩을 분리하는 다이싱(Dicing), 분리된 각 칩을 리드프레임의 패들(paddle)에 안착시키는 칩 본딩(Chip Bonding), 칩 위의 본딩 패드(Bonding pad)와 리드프레임의 인너 리드(Inner Lead)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한 후 회로를 보호하기 위해 몰딩(Molding)을 수행하게 된다.In general, after the FAB process (Fabrication Process) for forming integrated circuits on the wafer during the semiconductor manufacturing process, dicing to separate each chip made on the wafer, each chip separated into a lead frame After performing chip bonding to settle on paddle, wire bonding electrically connecting bonding pad on chip and inner lead of lead frame Molding is performed to protect the circuit.
또한, 몰딩을 수행한 후에는 리드프레임의 써포트 바(Support Bar)및 댐 바(Dam Bar)를 자르는 트리밍(Trimming) 및 아웃 리드(Out Lead)를 소정의 형상으로 굽혀 주는 포밍(Farming)공정을 동시에 수행하므로 써 패키지 공정을 완료하게 되다.In addition, after molding, the forming process of bending the trimming and out lead to cut the support bar and the dam bar of the lead frame into a predetermined shape is performed. At the same time, the package process is completed.
한편, 이와 같이 이루어지는 반도체소자의 패키지 공정의 단위 공정인 몰딩 공정시에 사용되는 몰딩 다이에는 제1도에 나타낸 바와 같이, 상·하형의 결합에 의해 만들어진 공간인 캐비티(1)와, 상기 캐비티(1) 내로 주입되는 몰딩 수지(2)의 유동압을 감쇠시키는 완충지 역할을 하는 컬 블록(3a)과, 상기 캐비티(1)와 컬 블록(3a)을 연결하며 몰딩 수지(2)가 안정된 상태로 균일하게 주입되도록 하는 게이트(7)와, 상기 컬 블록(3a)에 연결되며 열 경화성 수지인 몰딩 수지(2)가 삽입되어 플런저(6)에 의해 가압되는 통로인 포트(5)가 각각 형성된다.On the other hand, in the molding die used in the molding step, which is a unit step of the semiconductor device package step, the cavity 1, which is a space formed by a combination of upper and lower types, as shown in FIG. 1, and the cavity ( 1) Curl block 3a serving as a buffer for damping the flow pressure of the molding resin 2 injected into the cavity, and the cavity 1 and the curl block 3a are connected to each other and the molding resin 2 is in a stable state. A gate 7 to be uniformly injected and a port 5, which is a passage connected to the curl block 3a and a molding resin 2, which is a thermosetting resin, is inserted and pressed by the plunger 6, are respectively formed. .
이때, 상기 캐비티(1) 내에 충진되는 몰딩 수지(2)는 열 경화성 수지이므로 물리적 특성상 고온, 고압에서 경화하는 시간을 필요로 하며 한번 경화하면 다시 가열해도 연화되지 않는다.At this time, since the molding resin 2 filled in the cavity 1 is a thermosetting resin, it requires time to cure at high temperature and high pressure due to physical properties, and once cured, the molding resin 2 does not soften when heated again.
따라서, 몰딩시 금형 내부의 포트(5)에 타블렛(Tablet)형의 몰딩 수지(2)가 주입된 상태에서 플런저(6)가 상숭하여 가압함에 따라, 몰딩 다이로부터 열을 전달 받아 용융된 몰딩 수지(2)가 몰딩 다이 내의 유동로인 컬 블록(3a) 및 게이트(7)를 지나 캐비티(1)의 공간 내에 충진된 후 일정 시간이 지나 경화되어 성형되므로써 반도체소자에 대한 몰딩이 이루어지게 된다.Therefore, when the plunger 6 is pressurized while being pressurized while the tablet-type molding resin 2 is injected into the pot 5 inside the mold during molding, the molten molding resin receives heat from the molding die. (2) is filled in the space of the cavity 1 through the curl block 3a and the gate 7, which are the flow paths in the molding die, and then cured and molded after a predetermined time, thereby molding the semiconductor device.
그러나, 이와 같은 종래의 반도체소자 몰딩 공정시에는 몰딩 수지(2)의 유동로인 컬 블록(3a) 내부 공간의 높이가 높아 컬 블록(3a) 내부로 유입된 상태의 몰딩 수지(2) 내부까지 몰딩 다이의 열이 전달되는데 많은 시간이 소요되므로 인해 열 경화성 수지인 몰딩 수지(2)를 경화시키는데 많은 시간이 소요되므로써 생산성의 저하를 초래하는 문제점이 있었다.However, in the conventional semiconductor device molding process, the height of the inner space of the curl block 3a, which is the flow path of the molding resin 2, is high, so that the inner part of the molding resin 2 flows into the curl block 3a. Since it takes a long time for the heat of the molding die to be transferred, there is a problem in that it takes a long time to cure the molding resin 2, which is a thermosetting resin, resulting in a decrease in productivity.
또한, 와이어 본딩 공정에 사용되어 칩과 인너 리드의 전기적 통로 역할을 하게 되는 와이어의 직경이 25∼33㎛로 아주 미세하므로 인해 몰딩 수지(2)의 주입시 플런저(6)의 압력이 몰딩 수지(2)를 통해 본딩된 와이어에 그대로 전해질 경우, 와이어 휩쓸림(Sweeping) 현상이 발생되어 와이어간의 쇼트(short)가 발생되므로 반도체소자의 수율을 저하시키게 되는 등 많은 문제점이 있었다.In addition, since the diameter of the wire, which is used in the wire bonding process and serves as an electrical passage between the chip and the inner lead, is very fine, 25 to 33 μm, the pressure of the plunger 6 during injection of the molding resin 2 causes the molding resin ( When the electrolyte is bonded to the wire bonded through 2), wire sweeping occurs and shorts occur between wires, thereby lowering the yield of semiconductor devices.
특히, 반도체소자의 다핀화, 와이어 길이의 연장등으로 인해 상기한 와이어의 휩쓸림(Sweeping) 현상은 더욱 큰 문제점으로 대두되고 있다.In particular, the sweeping phenomenon of the wire has become a bigger problem due to the multi-pinning of the semiconductor device, the extension of the wire length, and the like.
본 고안은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체소자 제조시 단위 공정인 몰딩 공정시 몰딩 수지(Compound)의 경화 시간을 절감하여 생산성을 향상시킬 수 있을 뿐만 아니라 몰딩 불량에 따른 와이어의 휩쓸림(Sweeping) 현상을 방지하므로써 반도체소자의 수율을 향상시킬 수 있도록 한 반도체소자 패키지 공정용 몰딩 다이의 컬 블록 구조를 제공하는데 그 목적이 있다.The present invention is to solve the above problems, it is possible to improve the productivity by reducing the curing time of the molding resin (Compound) during the molding process, which is a unit process in the manufacturing of semiconductor devices, as well as the wire swept due to the molding failure SUMMARY OF THE INVENTION An object of the present invention is to provide a curl block structure of a molding die for a semiconductor device package process that can improve the yield of a semiconductor device by preventing a sweeping phenomenon.
상기한 목적을 달성하기 위해 본 고안은 반도체소자 패키지 공정용 몰딩 다이의 캐비티에 충진되는 몰딩 수지의 경화 시간을 저감시킬 수 있도록 컬 블록의 내면에 컬 블록 내에 유입된 몰딩 수지와 컬 블록 벽면과의 열전달 면적을 증가시키기 위한 요철을 형성하여서된 반도체소자 패키지 공정용 몰딩 다이의 컬 블록 구조이다.In order to achieve the above object, the present invention provides a method for reducing the curing time of a molding resin filled in a cavity of a molding die for a semiconductor device package process. It is a curl block structure of a molding die for a semiconductor device package process by forming irregularities for increasing the heat transfer area.
이하, 본 고안의 일 실시예를 청부 도면 제3도 및 제4도를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4 of the drawings.
제3도는 본 고안의 몰딩 다이를 나타낸 종단면도이고, 제4도는 제3도의 평면도로서, 반도체소자 패키지 공정용 몰딩 다이의 캐비티(1)에 충진되는 몰딩 수지(2)의 경화 시간을 저감시킬 수 있도록 컬 블록(3)의 내면에 컬 블록(3) 내에 유입된 몰딩 수지(2)와 컬 블록(3) 벽면과의 열전달 면적을 증가시키기 위한 요철(4)을 형성하여 구성된다.FIG. 3 is a longitudinal sectional view showing a molding die of the present invention, and FIG. 4 is a plan view of FIG. 3 to reduce the curing time of the molding resin 2 filled in the cavity 1 of the molding die for a semiconductor device package process. The concave and convex portions 4 are formed on the inner surface of the curl block 3 so as to increase the heat transfer area between the molding resin 2 introduced into the curl block 3 and the wall of the curl block 3.
이때, 상기 몰딩 다이의 컬 블록(3) 내면에 형성된 요철(4)은 나선형 또는 복수개의 동심원으로 이루어지며, 그 단면이 딤플(Dimple) 모양으로 형성된다.At this time, the concave-convex 4 formed on the inner surface of the curl block 3 of the molding die is made of a spiral or a plurality of concentric circles, the cross section is formed in a dimple shape.
이와 같이 구성된 본 고안은 제3도 및 제4도에 나타낸 바와 같이, 반도체 소자 제조를 위한 몰딩 공정시 금형 내부의 포트(5)에 타블렛형의 몰딩 수지(2)가 주입된 상태에서 플런저(6)가 상승하여 가압함에 따라, 몰딩 다이로부터 열을 전달받아 용융된 몰딩 수지(2)가 몰딩 다이 내의 유동로인 컬 블록(3) 및 게이트(7)를 지나 캐비티(1)의 공간 내에 충진된 후 일정 시간이 지나 경화되므로써 반도체소자에 대한 몰딩이 이루어지게 된다.The present invention configured as described above has a plunger 6 in a state in which the tablet-type molding resin 2 is injected into the port 5 inside the mold during the molding process for manufacturing a semiconductor device, as shown in FIGS. 3 and 4. As the pressure rises and pressurizes, the molten molding resin 2 receives heat from the molding die and is filled in the space of the cavity 1 through the curl block 3 and the gate 7, which are flow paths in the molding die. After a certain period of time, the molding of the semiconductor device is achieved.
이때, 상기 몰딩 다이의 컬 블록(3) 내면에는 나선형 또는 복수개의 동심원으로 이루어진 요철(4)이 형성되어 있으므로 플런저(6)에 의해 가압된 용융 수지의 유동을 방해하여 유동압을 낮추게 된다.At this time, since the concave-convex portion 4 formed of a spiral or a plurality of concentric circles is formed on the inner surface of the curl block 3 of the molding die, the flow pressure is lowered by preventing the flow of the molten resin pressurized by the plunger 6.
또한, 상기 나선형 또는 복수개의 동심원으로 이루어진 요철(4)로 인해 컬 블록(3) 내에 유입된 몰딩 수지(2)와 컬 블록(3) 벽면과의 접촉 면적이 종래에 비해 증가하게 되므로써, 컬 블록(3)의 공간부로 유입된 몰딩 수지(2)의 내부까지 균일하게 몰딩 다이의 열이 전달되어 열 경화성 수지인 몰딩 수지(2)가 캐비티(1)에 충진되었을때 경화 시간이 줄어들게 된다.In addition, the contact area between the molding resin 2 introduced into the curl block 3 and the wall of the curl block 3 due to the irregularities 4 formed of the spiral or the plurality of concentric circles increases as compared with the conventional art. The heat of the molding die is uniformly transferred to the inside of the molding resin 2 introduced into the space of (3), so that the curing time is reduced when the molding resin 2, which is a thermosetting resin, is filled in the cavity 1.
따라서, 몰딩 다이의 캐비티(1) 내로 주입되는 몰딩 수지(2)의 유동압을 효과적으로 저감시켜 몰딩 수지(2)의 유동압에 의한 와이어 휩쓸림(Sweeping)현상을 방지하므로써 공정 수율을 향상시킬 수 있을 뿐만 아니라, 캐비티(1) 내에 주입된 몰딩 수지(2)의 경화 시간을 단축시켜 생산성을 향상시킬 수 있게 된다.Accordingly, the process yield can be improved by effectively reducing the flow pressure of the molding resin 2 injected into the cavity 1 of the molding die, thereby preventing the wire sweeping caused by the flow pressure of the molding resin 2. In addition, the curing time of the molding resin 2 injected into the cavity 1 can be shortened to improve productivity.
한편, 상기 몰딩 다이의 컬 블록(3) 내면에 형성된 요철(4)의 형태에 있어서, 요철(4)의 단면은 딤플형상 또는 그 밖의 여러 가지 형상이 가능하며, 요철(4)의 높이 및 요철(4)의 갯수등도 몰딩 수지(2)의 특성 및 주입되는 몰딩 수지(2)의 부피를 고려하여 달리 설계되어 질 수 있음은 설게 알 수 있는 것이다.On the other hand, in the form of the unevenness 4 formed on the inner surface of the curl block 3 of the molding die, the cross-section of the unevenness 4 may be a dimple or other various shapes, the height and unevenness of the unevenness 4 The number of (4) and the like can also be designed differently in consideration of the properties of the molding resin 2 and the volume of the molding resin 2 to be injected.
이상에서와 같이, 본 고안은 반도체소자 패키지공정의 단위 공정인 몰딩 공정시 몰딩수지(Compound)의 경화 시간을 절감하여 생산성을 향상시킬 수 있을 뿐만 아니라, 몰딩 불량에 따른 와이어의 휩쓸림(Sweeping) 현상을 방지하므로써 반도체소자의 수율을 향상시킬 수 있도록 한 매우 유용한 고안이다.As described above, the present invention not only improves productivity by reducing the curing time of the molding resin (Compound) during the molding process, which is a unit process of the semiconductor device package process, but also sweeps the wire due to poor molding. It is a very useful design to improve the yield of semiconductor devices by preventing the phenomenon.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950024962U KR200202053Y1 (en) | 1995-09-15 | 1995-09-15 | Cull block structure of molding die for semiconductor device package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950024962U KR200202053Y1 (en) | 1995-09-15 | 1995-09-15 | Cull block structure of molding die for semiconductor device package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970015322U KR970015322U (en) | 1997-04-28 |
| KR200202053Y1 true KR200202053Y1 (en) | 2000-11-15 |
Family
ID=19423437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950024962U KR200202053Y1 (en) | 1995-09-15 | 1995-09-15 | Cull block structure of molding die for semiconductor device package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200202053Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304921B1 (en) * | 1998-12-29 | 2001-11-02 | 마이클 디. 오브라이언 | structure for mold die in fabrication of semiconductor package |
-
1995
- 1995-09-15 KR KR2019950024962U patent/KR200202053Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970015322U (en) | 1997-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5331205A (en) | Molded plastic package with wire protection | |
| KR100462105B1 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| US5767566A (en) | Plastic mold type semiconductor device | |
| JP3338490B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR200309906Y1 (en) | lead frame for fabricating semiconductor package | |
| KR200489288Y1 (en) | Lead frame device and lead frame device assembly including the same | |
| KR200202053Y1 (en) | Cull block structure of molding die for semiconductor device package | |
| JPH0213462B2 (en) | ||
| JP2000003923A (en) | Resin sealing of semiconductor device and resin-sealing device for that | |
| KR200232738Y1 (en) | Mold Die for semiconductor packaging | |
| KR200146686Y1 (en) | Bottom gate type mold die for semiconductor package molding process | |
| JPH06132458A (en) | Resin sealed semiconductor device and lead frame therefor | |
| JP2976199B2 (en) | Lead frame for semiconductor package having die pad | |
| KR100331068B1 (en) | Molding structure for semiconductor package | |
| JP3106946B2 (en) | Manufacturing method of resin-encapsulated semiconductor device and its mold | |
| KR200177346Y1 (en) | Semiconductor package | |
| KR100658894B1 (en) | Molding method of Lead Frame | |
| KR20010001886U (en) | plunger for molding process in fabrication of semiconductor package | |
| KR940007377B1 (en) | Method of moulding for semiconductor package | |
| KR100970215B1 (en) | Mold used fabricating of fine pitch ball grid array package | |
| KR100228776B1 (en) | Apparatus for molding semiconductor chip package | |
| JPH05251615A (en) | Lead frame for resin seal semiconductor device | |
| JPS612348A (en) | Resin-sealed semiconductor device and manufacture thereof | |
| KR19990012316A (en) | Molding mold apparatus of semiconductor package | |
| JPH0691118B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 10 |
|
| EXPY | Expiration of term |