KR100400828B1 - mold for semiconductor package - Google Patents
mold for semiconductor package Download PDFInfo
- Publication number
- KR100400828B1 KR100400828B1 KR10-1999-0036183A KR19990036183A KR100400828B1 KR 100400828 B1 KR100400828 B1 KR 100400828B1 KR 19990036183 A KR19990036183 A KR 19990036183A KR 100400828 B1 KR100400828 B1 KR 100400828B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- mold
- package material
- conductive
- cavity
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
Abstract
이 발명은 반도체패키지용 금형에 관한 것으로, 반도체패키지 자재의 몰딩시 반도체패키지 자재의 도전성 노출부가 금형에 용이하게 접지되도록 하기 위해, 봉지재가 흘러가는 런너 및 게이트가 형성되어 있고, 상기 게이트에 연통되어서는 반도체패키지 자재가 안착되어 몰딩되도록 소정 공간의 캐비티가 형성된 탑다이와; 상기 탑다이의 캐비티와 대응되는 영역에 일정 공간의 캐비티가 형성된 바텀다이로 이루어진 반도체패키지용 금형에 있어서, 상기 반도체패키지 자재의 도전성 노출부와 탄력적으로 접촉되도록 상기 반도체패키지 자재와 접촉하는 탑다이 또는 바텀다이중 어느 한면에 도전성 탄력부재가 더 접착된 것을 특징으로 함.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mold for a semiconductor package, wherein a runner and a gate through which an encapsulant flows are formed to communicate with the gate so that the conductive exposed portion of the semiconductor package material is easily grounded to the mold when molding the semiconductor package material. Top die formed with a cavity of a predetermined space so that the semiconductor package material is seated and molded; In a die for a semiconductor package consisting of a bottom die formed with a cavity of a predetermined space in a region corresponding to the cavity of the top die, a top die in contact with the semiconductor package material to elastically contact the conductive exposed portion of the semiconductor package material or A conductive elastic member is further adhered to either side of the bottom die.
Description
본 발명은 반도체패키지용 금형에 관한 것으로, 더욱 상세하게 설명하면 반도체패키지 자재의 몰딩시 반도체패키지 자재의 도전성 노출부가 금형에 용이하게접지되도록 한 반도체패키지용 금형에 관한 것이다.The present invention relates to a mold for a semiconductor package, and more particularly, to a mold for a semiconductor package in which the conductive exposed portion of the semiconductor package material is easily grounded to the mold during molding of the semiconductor package material.
일반적인 볼그리드어레이(ball grid array) 또는 핀그리드어레이(pin grid array) 등의 반도체 패키지 제조 과정은 웨이퍼(wafer)상에 다수 형성되어 있는 반도체 칩을 낱개로 자르고 검사하는 소잉(sawing) 단계와, 접착제를 이용하여 인쇄회로기판 등에 상기 반도체 칩을 접착하는 반도체 칩 부착 단계와, 상기의 자재를 히터 블록(heater block)상에 안치시킨 후 도전성 와이어(wire)를 이용하여 반도체 칩의 입/출력 패드와 인쇄회로기판의 본드핑거 끝단을 연결하는 와이어 본딩(wire bonding) 단계와, 상기 와이어 본딩이 끝난 반도체 칩, 도전성 와이어 등에 봉지재를 이용하여 외부 환경으로부터 보호하고, 전기적으로 절연하며, 반도체 칩의 작동시 발생되는 열을 효과적으로 방출하고, 마더보드(mother board)에 용이한 실장을 위하여 일정한 모양으로 성형하는 몰딩(molding) 단계 등으로 이루어진다.The process of manufacturing a semiconductor package, such as a general ball grid array or pin grid array, includes a sawing step of cutting and inspecting a plurality of semiconductor chips formed on a wafer individually. A semiconductor chip attaching step of adhering the semiconductor chip to a printed circuit board using an adhesive, and placing the material on a heater block, and then using the conductive wire (wire) input / output pad of the semiconductor chip And a wire bonding step of connecting the ends of the bond fingers of the printed circuit board, and using an encapsulant such as the wire-bonded semiconductor chip and the conductive wire to protect from the external environment and electrically insulate the semiconductor chip. Molding that effectively releases heat generated during operation and molds to a certain shape for easy mounting on a motherboard It consists of steps and the like.
여기서 상기 봉지재를 이용한 몰딩 방법은 반도체 패키지 제조 단계의 핵심이라고도 볼 수 있으며, 다른 어떠한 가공법보다 간편하고 생산성이 높아 오늘날 반도체 몰딩 공정에 가장 많이 사용되고 있는 방법이다. 상기 봉지재는 보통 에폭시 몰딩 컴파운드(epoxy molding compound)를 이용하는데 이는 세라믹(ceramic)과 비교해서 열안정성이나 신뢰성면에서는 열등하지만 가격이 저렴하고 생산성이 월등히 높기 때문에 오늘날 반도체 패키지에 사용되는 대부분의 봉지재는 상기 에폭시 몰딩 컴파운드이다.Here, the molding method using the encapsulant may be regarded as the core of the semiconductor package manufacturing step. The molding method using the encapsulant is the most commonly used in the semiconductor molding process because it is simpler and more productive than any other processing method. The encapsulant usually uses an epoxy molding compound, which is inferior in terms of thermal stability and reliability compared to ceramic, but is inexpensive and highly productive, so most encapsulants used in semiconductor packages today are The epoxy molding compound.
종래 이러한 봉지재를 이용하여 몰딩하는 방법은 도 1에 도시된 바와 같이 탑다이와 바텀다이로 구성된 금형을 이용하게 되는데 그 구조 및 작용을 간단히 설명하면 다음과 같다.Conventionally, the method of molding using such an encapsulant uses a mold composed of a top die and a bottom die as shown in FIG. 1.
우선 소정의 프레스(도시되지 않음)로부터 힘을 전달받아 고융체 상태의 봉지재(40)를 소정 방향으로 밀어 넣을 수 있도록 하는 트랜스퍼 램(30)이 구비되어 있다.First, a transfer ram 30 is provided to receive a force from a predetermined press (not shown) and to push the encapsulant 40 in a high melt state in a predetermined direction.
한편, 상기 탑다이(10)에는 상기 트랜스퍼 램(30)이 삽입된 상태에서 하강하여 그 하부에 위치된 고융체의 봉지재(40)가 소정 방향으로 흐르도록 일정 공간의 램포트(11)가 형성되어 있다.On the other hand, the ram port 11 of a predetermined space is lowered in the state where the transfer ram 30 is inserted into the top die 10 so that the encapsulant 40 of the high-melting body located in the lower portion flows in a predetermined direction. Formed.
또한, 상기 탑다이(10)의 램포트(11)에 연결되어서는 상기 트랜스퍼 램(30)의 가압력에 의해 연화된 봉지재(40)가 일정 방향으로 흐를 수 있도록 다수의 런너(12) 및 게이트(13)가 형성되어 있다.In addition, the plurality of runners 12 and gates may be connected to the ram port 11 of the top die 10 so that the encapsulant 40 softened by the pressing force of the transfer ram 30 may flow in a predetermined direction. (13) is formed.
또한 상기 게이트(13)에 연통되어서는 탑다이(10) 및 바텀다이(20)에 반도체 패키지 자재(50)가 위치할 수 있도록 일정한 공간을 갖는 다수의 캐비티(14,24)가 형성되어 있다.In addition, a plurality of cavities 14 and 24 having a predetermined space are formed in the top die 10 and the bottom die 20 so that the semiconductor package material 50 can be located in communication with the gate 13.
여기서 상기 탑다이(10) 및 바텀다이(20)에는 상기 고융체상의 봉지재(40)가 용이하게 연화되도록 가열수단으로서 히트 카트리지(16) 등이 내장되어 있으며 또 다수의 에어 벤트(15)가 형성되어 상기 흘러 들어오는 봉지재(40)의 가스 및 공기를 캐비티(14)의 외부로 방출시킬 수 있도록 되어 있다.Here, the top die 10 and the bottom die 20 have a heat cartridge 16 or the like as a heating means so that the high-melting encapsulant 40 is softened, and a plurality of air vents 15 are provided. It is formed so that the gas and air of the encapsulant (40) flowing in can be discharged to the outside of the cavity (14).
한편, 상기와 같은 몰딩 공정중에 봉지재는 고온·고압 상태로 반도체 자재 즉, 반도체칩, 도전성와이어 및 인쇄회로기판 등과 마찰하게 된다. 이와 같은 마찰 현상은 결국 반도체칩, 도전성와이어 및 인쇄회로기판 등에 정전기가 축적되도록한다.On the other hand, during the molding process as described above, the encapsulant rubs with a semiconductor material, such as a semiconductor chip, a conductive wire, a printed circuit board, and the like at a high temperature and high pressure. This friction phenomenon causes static electricity to accumulate in semiconductor chips, conductive wires, and printed circuit boards.
그러나 도면중 확대도에 나타난 바와 같이 반도체패키지 자재의 도전성 노출부 예를 들면, 회로패턴, 볼랜드(ball land) 또는 APMP(Au plated metal plane) 등등은 커버코트(52)에 의해 오픈된 상태이므로 일정한 높이차를 가지며, 금형중 바텀다이(20) 또는 탑다이(10)와 직접적으로 접촉하지 않는 상태이다. 즉, 반도체패키지 자재(50)의 도전성 노출부(51)가 금형에 전혀 접지되지 않는 상태이다.However, as shown in the enlarged view of the drawing, the conductive exposed portion of the semiconductor package material, for example, a circuit pattern, a ball land, or an Au plated metal plane (APMP), is opened by the cover coat 52, and thus is constant. It has a height difference and is not in direct contact with the bottom die 20 or the top die 10 in the mold. In other words, the conductive exposed portion 51 of the semiconductor package material 50 is not grounded to the mold at all.
따라서, 몰딩중 많은 량의 정전기가 반도체패키지 자재에 그대로 축적되게 된다. 상기와 같이 정전기가 축적된 반도체패키지 자재는 금형에서 꺼내지거나, 또는 다른 장비에 로딩될 때 상기 반도체패키지 자재와 장비의 도전성 영역이 순간적으로 접촉하게 될 때, 그 반도체패키지 자재에 축적된 정전기가 일시에 흐르게 되어 결국 반도체패키지가 파손되는 문제점이 있다.Therefore, a large amount of static electricity during molding is accumulated in the semiconductor package material as it is. As described above, when the semiconductor package material accumulating static electricity comes into contact with the semiconductor package material and the conductive region of the equipment when it is taken out of a mold or loaded into another equipment, the static electricity accumulated in the semiconductor package material is temporarily suspended. Flows into the semiconductor package, which eventually breaks.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지 자재의 몰딩시 반도체패키지 자재의 도전성 노출부가 금형에 용이하게 접지되도록 한 반도체패키지용 금형을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned conventional problems, and to provide a mold for a semiconductor package so that the conductive exposed portion of the semiconductor package material is easily grounded to the mold during molding of the semiconductor package material.
도1은 종래의 일반적인 반도체패키지용 금형을 도시한 단면도이다.1 is a cross-sectional view showing a mold for a conventional general semiconductor package.
도2는 본 발명에 의한 반도체패키지용 금형을 도시한 단면도이다.2 is a cross-sectional view showing a mold for a semiconductor package according to the present invention.
- 도면중 주요 부호에 대한 설명 --Description of the main symbols in the drawings-
10; 탑다이(top die) 11; 램포트(ram port)10; Top die 11; Ram port
12; 런너(runner) 13; 게이트(gate)12; Runner 13; Gate
14; 탑다이 캐비티(cavity) 15; 에어벤트(air vent)14; Top die cavity 15; Air vent
16; 히트 카트리지 20; 바텀다이(bottom die)16; Heat cartridge 20; Bottom die
24; 바텀다이 캐비티 30; 트랜스퍼 램(transfer ram)24; Bottom die cavity 30; Transfer ram
40; 봉지재 50; 반도체패키지 자재40; Encapsulant 50; Semiconductor Package Material
51; 도전성 노출부 52; 커버코트51; Conductive exposed portion 52; Cover coat
60; 도전성 탄력부재60; Conductive elastic member
상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지용 금형은 봉지재가 흘러가는 런너 및 게이트가 형성되어 있고, 상기 게이트에 연통되어서는 반도체패키지 자재가 안착되어 몰딩되도록 소정 공간의 캐비티가 형성된 탑다이와; 상기 탑다이의 캐비티와 대응되는 영역에 일정 공간의 캐비티가 형성된 바텀다이로 이루어진 반도체패키지용 금형에 있어서, 상기 반도체패키지 자재의 도전성 노출부와 탄력적으로 접촉되도록 상기 반도체패키지 자재와 접촉하는 탑다이 또는 바텀다이중 어느 한면에 도전성 탄력부재가 더 형성된 것을 특징으로 한다.In order to achieve the above object, a mold for a semiconductor package according to the present invention includes a runner and a gate through which an encapsulant flows and a top die in which a cavity of a predetermined space is formed to be molded by molding a semiconductor package material. ; In a die for a semiconductor package consisting of a bottom die formed with a cavity of a predetermined space in a region corresponding to the cavity of the top die, a top die in contact with the semiconductor package material to elastically contact the conductive exposed portion of the semiconductor package material or A conductive elastic member is further formed on one surface of the bottom die.
여기서, 상기 도전성 탄력부재는 카본-실리콘층 또는 카본-고무 중에서 어느 하나를 선택하여 이용함이 바람직하다.Here, the conductive elastic member is preferably used by selecting any one of the carbon-silicon layer or carbon-rubber.
상기와 같이 하여 본 발명에 의한 반도체패키지용 금형은 반도체패키지 자재의 도전성 노출부와 접촉할 수 있도록 탄력적이며 도전성이 있는 도전성 탄력부재가 금형에 더 형성됨으로써, 몰딩중 반도체패키지 자재에 발생되는 정전기를 금형쪽으로 모두 방출함으로써 정전기의 일시적 방출에 의한 반도체패키지 자재의 파손을 방지하게 된다.As described above, the mold for a semiconductor package according to the present invention is further formed with a resilient and conductive conductive resilient member in the mold so as to be in contact with the conductive exposed portion of the semiconductor package material, thereby preventing static electricity generated in the semiconductor package material during molding. By discharging all toward the mold, the semiconductor package material is prevented from being damaged by the temporary discharge of static electricity.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art can easily implement the present invention.
도2는 본 발명에 의한 반도체패키지용 금형을 도시한 단면도이다.2 is a cross-sectional view showing a mold for a semiconductor package according to the present invention.
도시된 바와 같이 본 발명에 의한 반도체패키지용 금형 역시 탑다이(10), 바텀다이(20) 및 트랜스퍼 램(30) 등으로 이루어져 있다.As shown, the mold for semiconductor package according to the present invention also includes a top die 10, a bottom die 20, a transfer ram 30, and the like.
상기 탑다이(10)는 종래와 같이 봉지재(40)가 투입되는 통로로서 램포트(11)가 형성되어 있고, 상기 램포트(11)의 하부에 연통되어서는 봉지재(40)가 흘러들어가는 통로로서 런너(12) 및 게이트(13)가 형성되어 있다. 또한 상기 게이트(13)에 연통되어서는 반도체패키지 자재(50)가 안착되어 몰딩되는 소정 공간의 캐비티(14)가 형성되어 있다.The top die 10 has a ram port 11 formed as a passage through which the encapsulant 40 is inserted, and the encapsulant 40 flows through the lower portion of the top die 10. The runner 12 and the gate 13 are formed as passages. In addition, when communicating with the gate 13, a cavity 14 having a predetermined space in which the semiconductor package material 50 is seated and molded is formed.
상기 탑다이(10)의 하부에는 바텀다이(20)가 위치되어 있으며, 상기 탑다이(10)의 캐비티(14)에 대응되는 영역에도 역시 일정 공간의 캐비티(24)가 형성되어 있다.A bottom die 20 is positioned below the top die 10, and a cavity 24 having a predetermined space is also formed in a region corresponding to the cavity 14 of the top die 10.
한편, 상기 바텀다이(20)의 캐비티(24)에는 탄력적이며 도전성이 있는 도전성 탄력부재(60)가 더 형성되어 있다. 여기서 상기 도전성 탄력부재(60)는 카본-실리콘층 또는 카본-고무중 어느 하나를 선택하여 형성함이 바람직하다. 즉, 카본 성분으로 인하여 도전성이 있고 또한 실리콘 또는 고무 성분으로 탄력성이 있게 되는 것이다.On the other hand, the cavity 24 of the bottom die 20 is further formed with a conductive elastic member 60 is elastic and conductive. The conductive elastic member 60 is preferably formed by selecting any one of a carbon-silicon layer or carbon-rubber. In other words, the carbon component is conductive and elastic in silicone or rubber component.
이러한 도전성 탄력부재(60)는 바텀다이(20)의 캐비티(24) 뿐만 아니라, 반도체패키지 자재(50)와 접촉하는 탑다이(10)에도 형성할 수 있다.The conductive elastic member 60 may be formed on the top die 10 in contact with the semiconductor package material 50 as well as the cavity 24 of the bottom die 20.
또한, 상기 도전성 탄력부재(60)는 반도체패키지 자재(50)에 형성된 도전성 노출부(51)와 대응하는 영역에만 형성할 수 있으며, 이는 당업자의 선택사항에 불과하다.In addition, the conductive resilient member 60 may be formed only in a region corresponding to the conductive exposed portion 51 formed in the semiconductor package material 50, which is merely a selection of those skilled in the art.
상기와 같이 하여, 바텀다이(20)의 캐비티(24)에 반도체패키지 자재(50)가 안착되고, 상기 반도체패키지 자재(50)를 탑다이(10)가 누르게 되면 상기 반도체패키지 자재(50)중 도전성 노출부(51)는 도면에 도시된 바와 같이 도전성 탄력부재(60)와 접촉하게 된다. 즉, 상기 도전성 탄력부재(60)는 탄력적이며 도전성이 있기 때문에, 상기 도전성 노출부(51)까지 탄력적으로 늘어나게 되어 접촉하게 되며, 정전기는 상기 도전성 탄력부재(60) 및 바텀다이(20)를 통하여 방출되는것이다.As described above, when the semiconductor package material 50 is seated in the cavity 24 of the bottom die 20, and the top die 10 is pressed against the semiconductor package material 50, the semiconductor package material 50 is removed. The conductive exposed portion 51 is in contact with the conductive elastic member 60 as shown in the figure. That is, since the conductive elastic member 60 is elastic and conductive, the conductive elastic member 60 is elastically stretched to the conductive exposed portion 51 to be in contact with each other, and the static electricity is transferred through the conductive elastic member 60 and the bottom die 20. Is released.
여기서, 상기 도전성 노출부(51)는 반도체패키지 자재(50)에 형성된 회로패턴, 볼랜드 또는 APMP 영역 등을 예로 할 수 있다.The conductive exposed portion 51 may be, for example, a circuit pattern formed in the semiconductor package material 50, a borland, or an APMP region.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기예만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.As described above, although the present invention has been described with reference to the above embodiments, the present invention is not limited thereto, and various modifications may be made without departing from the scope and spirit of the present invention.
따라서, 본 발명에 의한 반도체패키지용 금형에 의하면 반도체패키지 자재의 도전성 노출부가 금형에 부착된 도전성 탄력부재에 접촉됨으로써 몰딩중 발생하는 정전기가 상기 도전성 탄력부재를 통하여 금형쪽으로 용이하게 방출되어, 결국 정전기에 의한 반도체패키지 자재의 파손현상을 방지하게 되는 효과가 있다.Therefore, according to the mold for a semiconductor package according to the present invention, the electroconductive exposed portion of the semiconductor package material comes into contact with the conductive elastic member attached to the mold, so that static electricity generated during molding is easily released to the mold through the conductive elastic member, and eventually There is an effect to prevent the phenomenon of damage to the semiconductor package material.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0036183A KR100400828B1 (en) | 1999-08-30 | 1999-08-30 | mold for semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0036183A KR100400828B1 (en) | 1999-08-30 | 1999-08-30 | mold for semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010019658A KR20010019658A (en) | 2001-03-15 |
| KR100400828B1 true KR100400828B1 (en) | 2003-10-08 |
Family
ID=19609151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0036183A KR100400828B1 (en) | 1999-08-30 | 1999-08-30 | mold for semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100400828B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729025B1 (en) * | 2001-04-02 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | Mold for semiconductor package and molding method |
| KR100788113B1 (en) * | 2006-08-09 | 2007-12-21 | 앰코 테크놀로지 코리아 주식회사 | Mold structure for manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910005432A (en) * | 1989-08-28 | 1991-03-30 | 정몽헌 | Molding Compound Flash Prevention Structure |
| JPH09134929A (en) * | 1995-11-09 | 1997-05-20 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device, and mold device and lead frame used for it, and semiconductor integrated circuit device using it |
| KR19980028434A (en) * | 1996-10-22 | 1998-07-15 | 김광호 | Molding mold of semiconductor package |
| KR20000027502A (en) * | 1998-10-28 | 2000-05-15 | 김영환 | Structure for preventing electrostatic discharge of mold for semiconductor package |
-
1999
- 1999-08-30 KR KR10-1999-0036183A patent/KR100400828B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910005432A (en) * | 1989-08-28 | 1991-03-30 | 정몽헌 | Molding Compound Flash Prevention Structure |
| JPH09134929A (en) * | 1995-11-09 | 1997-05-20 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device, and mold device and lead frame used for it, and semiconductor integrated circuit device using it |
| KR19980028434A (en) * | 1996-10-22 | 1998-07-15 | 김광호 | Molding mold of semiconductor package |
| KR20000027502A (en) * | 1998-10-28 | 2000-05-15 | 김영환 | Structure for preventing electrostatic discharge of mold for semiconductor package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010019658A (en) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380048B1 (en) | Die paddle enhancement for exposed pad in semiconductor packaging | |
| US5843808A (en) | Structure and method for automated assembly of a tab grid array package | |
| US6246115B1 (en) | Semiconductor package having a heat sink with an exposed surface | |
| US5705851A (en) | Thermal ball lead integrated package | |
| US6781242B1 (en) | Thin ball grid array package | |
| US6309575B1 (en) | Transfer molding method for forming integrated circuit package | |
| US5200366A (en) | Semiconductor device, its fabrication method and molding apparatus used therefor | |
| US6544812B1 (en) | Single unit automated assembly of flex enhanced ball grid array packages | |
| JPH06209055A (en) | Thermally reinforced semiconductor device with its exposed rear and its manufacture | |
| US20110084375A1 (en) | Semiconductor device package with integrated stand-off | |
| US6750534B2 (en) | Heat spreader hole pin 1 identifier | |
| KR100400828B1 (en) | mold for semiconductor package | |
| KR100829613B1 (en) | Semiconductor chip package and method of manufacturing the same | |
| US6933178B1 (en) | Method of manufacturing semiconductor packages and a clamping device for manufacturing a semiconductor package | |
| KR0127737B1 (en) | Semiconductor package | |
| KR100388289B1 (en) | Printed Circuit Board for Ball Grid Array Semiconductor Packages | |
| KR100357880B1 (en) | Printed Circuit Board for Semiconductor Packages | |
| KR20110076608A (en) | Heat radiating type semiconductor package | |
| KR20000060748A (en) | Structure for stacking electric elements | |
| KR100357878B1 (en) | mold for manufacturing semiconductor package | |
| KR100559512B1 (en) | Circuit board and mold for semiconductor package | |
| KR100357879B1 (en) | Printed Circuit Board for Semiconductor Packages | |
| KR100400673B1 (en) | printed circuit board for semiconductor package | |
| KR100369394B1 (en) | substrate for semiconductor package and manufacturing method of semiconductor package using it | |
| KR20050011208A (en) | Semiconductor chip package having heat sink and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060919 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |