KR100788113B1 - Mold structure for manufacturing semiconductor device - Google Patents

Mold structure for manufacturing semiconductor device Download PDF

Info

Publication number
KR100788113B1
KR100788113B1 KR1020060075274A KR20060075274A KR100788113B1 KR 100788113 B1 KR100788113 B1 KR 100788113B1 KR 1020060075274 A KR1020060075274 A KR 1020060075274A KR 20060075274 A KR20060075274 A KR 20060075274A KR 100788113 B1 KR100788113 B1 KR 100788113B1
Authority
KR
South Korea
Prior art keywords
mold
elastic member
substrate
pad
nest
Prior art date
Application number
KR1020060075274A
Other languages
Korean (ko)
Inventor
정연수
김진성
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020060075274A priority Critical patent/KR100788113B1/en
Application granted granted Critical
Publication of KR100788113B1 publication Critical patent/KR100788113B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

A mold structure for manufacturing a semiconductor device is provided to absorb and reduce clamping pressure of a mold by forming an elastic member at a predetermined region of the mold. A mold structure for manufacturing a semiconductor device includes at least one mold having a sealant injecting structure and an elastic member(120) as one surface of the mold. The elastic member has a predetermined area and a predetermined thickness. The elastic member includes at least one vacuum hole(124). The mold includes an upper mold positioned at an upper part thereof and a lower mold positioned at a lower part thereof. The elastic member is formed at one mold selected from the upper mold and the lower mold. Further, a position pin of which a length is longer than a thickness of the elastic member is installed at a circumference of the elastic member.

Description

반도체 장치 제조용 금형 구조{MOLD STRUCTURE FOR MANUFACTURING SEMICONDUCTOR DEVICE}Mold structure for semiconductor device manufacturing {MOLD STRUCTURE FOR MANUFACTURING SEMICONDUCTOR DEVICE}

도 1a는 본 발명의 일실시예에 따른 반도체 장치 제조용 금형 구조를 도시한 평면도이다.1A is a plan view illustrating a mold structure for manufacturing a semiconductor device according to an embodiment of the present invention.

도 1b는 도 1a의 1b-1b선 단면도이다.FIG. 1B is a cross-sectional view taken along the line 1b-1b of FIG. 1A.

도 1c는 도 1a의 금형 위에 서브스트레이트 등이 안착된 상태를 도시한 평면도이다.FIG. 1C is a plan view illustrating a substrate and the like seated on the mold of FIG. 1A.

도 1d는 도 1a의 금형에서 반도체 장치가 몰딩된 상태를 도시한 평면도이다.FIG. 1D is a plan view illustrating a state in which a semiconductor device is molded in the mold of FIG. 1A.

도 2a는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 금형 구조를 도시한 평면도이다.2A is a plan view illustrating a mold structure for manufacturing a semiconductor device according to another embodiment of the present invention.

도 2b는 도 2a의 2b-2b선 단면도이다.FIG. 2B is a cross-sectional view taken along the line 2b-2b of FIG. 2A.

도 2c는 도 2a의 금형 위에 서브스트레이트 등이 안착된 상태를 도시한 평면도이다.FIG. 2C is a plan view illustrating a substrate and the like seated on the mold of FIG. 2A.

도 2d는 도 2c의 2d-2d선 단면도이다.FIG. 2D is a cross-sectional view taken along the line 2d-2d of FIG. 2C.

도 2e는 도 2a의 금형에서 반도체 장치가 몰딩된 상태를 도시한 평면도이다.FIG. 2E is a plan view illustrating a state in which a semiconductor device is molded in the mold of FIG. 2A.

도 2f는 도 2e의 2f-2f선 단면도이다.FIG. 2F is a cross-sectional view taken along the line 2f-2f of FIG. 2E.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100,200; 본 발명에 의한 반도체 장치 제조용 금형 구조100,200; Mold structure for manufacturing a semiconductor device according to the present invention

110; 금형 112; 포지션 핀110; Mold 112; Position pin

114; 진공홀 120; 탄성 부재114; A vacuum hole 120; Elastic member

124; 진공 홀 130; 서브스트레이트124; Vacuum hole 130; Substrate

132; 반도체 다이 134; 봉지부132; Semiconductor die 134; Encapsulation

210; 금형 211; 네스트210; Mold 211; Nest

212; 포지션 핀 삽입홈212; Position pin insertion groove

본 발명은 반도체 장치 제조용 금형 구조에 관한 것으로서, 보다 상세히는 반도체 장치의 몰딩(molding) 공정시 금형의 클램핑(clamping) 압력을 완화시켜 서브스트레이트(substrate)의 손상 현상을 방지할 수 있는 반도체 장치 제조용 금형 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mold structure for manufacturing a semiconductor device, and more particularly, to manufacturing a semiconductor device that can prevent a damage phenomenon of a substrate by relieving clamping pressure of a mold during a molding process of a semiconductor device. It relates to a mold structure.

일반적으로 반도체 장치는 리드프레임(lead frame), 경성 인쇄회로기판, 연성 인쇄회로기판 또는 세라믹(ceramic) 기판 등과 같은 서브스트레이트 위에 반도체 다이(die)를 접착시키고, 이를 와이어(wire)로 본딩한 후, 봉지재료로 몰딩한 구조를 갖는다. 물론, 봉지재의 외측으로는 리드(lead)가 노출(또는 돌출)되거나, 솔더볼(solder ball) 등이 부착된 형태일 수 있다.In general, a semiconductor device bonds a semiconductor die on a substrate such as a lead frame, a rigid printed circuit board, a flexible printed circuit board, or a ceramic substrate, and bonds the wire to a die. It has a structure molded by encapsulation material. Of course, the lead may be exposed (or protruded) to the outside of the encapsulant, or may be in the form of a solder ball attached thereto.

또한, 이러한 반도체 장치의 제조 방법은 서브스트레이트 위에 반도체 다이 를 접착시키는 다이 어태치(die attach) 공정과, 상기 반도체 다이와 서브스트레이트를 와이어로 연결하는 와이어 본딩(wire bonding) 공정과, 상기 서브스트레이트 위의 반도체 다이 및 와이어를 봉지재로 봉지하는 몰딩(molding) 공정으로 이루어질 수 있다. 물론, 이밖에도 서브스트레이트에 솔더볼을 용착하는 솔더볼 리플로우(solder ball reflow) 공정 및 낱개의 반도체 장치로 분리하는 소잉(sawing) 공정 등을 더 포함할 수 있다.In addition, a method of manufacturing such a semiconductor device includes a die attach process of adhering a semiconductor die on a substrate, a wire bonding process of connecting the semiconductor die and the substrate with a wire, and a method of manufacturing the semiconductor die on the substrate. The semiconductor die and the wire may be formed by a molding process of encapsulating the encapsulant. Of course, the present invention may further include a solder ball reflow process for welding solder balls onto the substrate, a sawing process for separating the semiconductor devices into individual semiconductor devices, and the like.

한편, 상술한 바와 같이 서브스트레이트는 매우 다양한 종류가 존재하는데, 이중에서도 세라믹 기판 등은 자체 물성 특성상 외부 충격에 쉽게 손상될 수 있는 위험이 있다. 특히, 몰딩 공정은 서브스트레이트를 금형에 안착시킨 후 강한 힘으로 클램핑한 상태에서 봉지재를 트랜스퍼 또는 인젝션(transfer or injection)하여 수행할 수 있는데, 이때 상기 금형의 클램핑 압력에 의해 상기 세라믹 기판이 쉽게 손상될 수 있다. 즉, 통상적으로 금형은 상부 금형과 하부 금형으로 분할되어 있고, 상기 하부 금형에 다이 어태치 및 와이어 본딩이 완료된 서브스트레이트가 안착된다. 그리고, 이어서 상기 하부 금형에 상부 금형이 강하게 클램핑된 상태에서 상기 상부 금형과 하부 금형 사이의 공간에 봉지재가 트랜스퍼 또는 인젝션된다. 물론, 이때 상기 서브스트레이트는 상부 금형과 하부 금형에 의해 강하게 압착된다. 물론, 원하지 않는 영역으로의 몰드 플래시(mold flash: 봉지재 찌거기)가 발생하지 않도록 상기 상부 금형과 하부 금형 사이의 클램핑 압력은 대단히 크며, 이때 상기 서브스트레이트가 손상되는 경우가 많다.On the other hand, as described above, there are a wide variety of substrates, among which there is a risk that the ceramic substrate or the like may be easily damaged by external shock due to its physical properties. In particular, the molding process may be performed by transferring or injecting the encapsulant in a state where the substrate is seated in the mold and clamped with a strong force, wherein the ceramic substrate is easily formed by the clamping pressure of the mold. Can be damaged. That is, the mold is usually divided into an upper mold and a lower mold, and a substrate on which die attach and wire bonding is completed is seated on the lower mold. Subsequently, the encapsulant is transferred or injected into the space between the upper mold and the lower mold while the upper mold is strongly clamped to the lower mold. Of course, at this time, the substrate is strongly compressed by the upper mold and the lower mold. Of course, the clamping pressure between the upper mold and the lower mold is very large so that a mold flash to an undesired area does not occur, and the substrate is often damaged.

종래에는 이러한 서브스트레이트의 손상 현상을 줄이기 위해, 서브스트레이 트에 캐리어(carrier)와 테잎(tape)을 부착하여 함께 몰딩하는 방법이 알려져 있다. 즉, 상기 캐리어는 다수의 서브스트레이트를 쉽게 이송하기 위한 것이고, 상기 테잎은 금형의 클램핑시 클램핑 압력을 줄이고 몰드 플래시 현상을 억제하기 위한 것이다. In the related art, in order to reduce damage of the substrate, a method of molding a carrier and a tape by attaching the substrate to the substrate is molded. That is, the carrier is for easily transporting a plurality of substrates, and the tape is for reducing the clamping pressure and suppressing the mold flash phenomenon when clamping the mold.

그러나, 이러한 캐리어나 테잎은 모든 서브스트레이트마다 적용되어야 함으로써 반도체 패키징(packaging) 비용이 과다하게 소요될 뿐만 아니라, 금형에 서브스트레이트가 정확한 위치로 안착되지 못하도록 하는 한 불량 요인으로 작용하는 경우가 많다. 따라서, 종래에는 금형에의 서브스트레이트 안착 위치가 정확하지 않아 몰딩 불량이 많고, 또한 몰드 플래시 발생 현상도 빈번하다. 물론, 상기와 같이 금형에의 부정확한 서브스트레이트 안착은 종종 금형 클램핑시 서브스트레이트가 손상되도록 하는 한 원인을 제공하기도 한다.However, such carriers or tapes have to be applied to every substrate, which leads to excessive semiconductor packaging costs, and often serves as a defect factor that prevents substrates from being placed in the correct position. Therefore, conventionally, the substrate seating position on the mold is not accurate, so there are many molding failures, and mold flashing is also frequently occurring. Of course, incorrect substrate seating into the mold as described above often provides a cause for causing the substrate to be damaged during clamping of the mold.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 반도체 장치의 몰딩 공정시 금형의 클램핑 압력을 완화시켜 서브스트레이트의 손상 현상을 방지할 수 있는 반도체 장치 제조용 금형 구조를 제공하는데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention is to provide a mold structure for manufacturing a semiconductor device that can prevent the damage phenomenon of the substrate by reducing the clamping pressure of the mold during the molding process of the semiconductor device. have.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치 제조용 금형 구조는 봉지재를 주입할 수 있도록 램팟이 형성된 적어도 하나의 금형과, 상기 금형의 일면으로서 상기 램팟의 일측에 소정 면적 및 두께를 가지며 안착된 탄성 부재를 포함한다.In order to achieve the above object, the mold structure for manufacturing a semiconductor device according to the present invention includes at least one mold in which a ram pot is formed to inject an encapsulant, and has a predetermined area and thickness on one side of the ram pot as one surface of the mold. Elastic member.

여기서, 상기 금형은 상부에 위치된 상부 금형과, 하부에 위치된 하부 금형으로 이루어지며, 상기 탄성 부재는 상부 금형 또는 하부 금형중 선택된 어느 하나에 설치될 수 있다.Here, the mold is composed of an upper mold located at the top, and a lower mold located at the bottom, and the elastic member may be installed on any one selected from the upper mold or the lower mold.

또한, 상기 탄성 부재에는 적어도 하나의 진공 홀이 형성될 수 있다.In addition, at least one vacuum hole may be formed in the elastic member.

또한, 상기 금형에는 상기 탄성 부재의 진공 홀과 대응되는 위치에 진공 홀이 형성될 수 있다.In addition, a vacuum hole may be formed in the mold at a position corresponding to the vacuum hole of the elastic member.

또한, 상기 탄성 부재의 외주연에는 상기 탄성 부재의 두께보다 긴 길이를 갖는 적어도 하나의 포지션 핀이 더 설치될 수 있다.In addition, at least one position pin having a length longer than the thickness of the elastic member may be further installed on an outer circumference of the elastic member.

또한, 상기 탄성 부재는 고무 패드, 고무 코팅 패드, 필름 패드, 테잎 패드 및 플라스틱 패드중 선택된 어느 하나일 수 있다.In addition, the elastic member may be any one selected from a rubber pad, a rubber coating pad, a film pad, a tape pad, and a plastic pad.

상기한 목적을 달성하기 위해 본 발명에 의한 또다른 반도체 장치 제조용 금형은 봉지재를 주입할 수 있도록 적어도 하나의 램팟이 형성되고, 상기 램팟과 일정 거리 이격된 영역에는 일정 깊이를 갖는 적어도 하나의 네스트가 형성된 금형과, 상기 금형중 상기 네스트의 바닥면에 안착된 탄성 부재를 포함한다.In order to achieve the above object, another mold for manufacturing a semiconductor device according to the present invention has at least one ram pot formed to inject an encapsulant, and at least one nest having a predetermined depth in an area spaced a predetermined distance from the ram pot. And a resilient member seated on the bottom surface of the nest of the mold.

여기서, 상기 금형은 상부에 위치된 상부 금형과, 하부에 위치된 하부 금형으로 이루어지며, 상기 탄성 부재는 상부 금형 또는 하부 금형중 선택된 어느 하나에 설치될 수 있다.Here, the mold is composed of an upper mold located at the top, and a lower mold located at the bottom, and the elastic member may be installed on any one selected from the upper mold or the lower mold.

또한, 상기 탄성 부재의 두께는 상기 네스트의 깊이보다 작을 수 있다.In addition, the thickness of the elastic member may be smaller than the depth of the nest.

또한, 상기 네스트는 측벽에 적어도 하나의 포지션 핀 삽입홈이 더 형성될 수 있다.In addition, the nest may further have at least one position pin insertion groove formed on the sidewall.

또한, 상기 포지션 핀 삽입홈은 네스트의 깊이보다 더 깊게 형성될 수 있다.In addition, the position pin insertion groove may be formed deeper than the depth of the nest.

또한, 상기 탄성 부재에는 적어도 하나의 진공 홀이 형성될 수 있다.In addition, at least one vacuum hole may be formed in the elastic member.

또한, 상기 금형에는 상기 탄성 부재의 진공 홀과 대응되는 위치에 진공 홀이 형성될 수 있다.In addition, a vacuum hole may be formed in the mold at a position corresponding to the vacuum hole of the elastic member.

또한, 상기 탄성 부재는 고무 패드, 고무 코팅 패드, 필름 패드, 테잎 패드 및 플라스틱 패드중 선택된 어느 하나일 수 있다.In addition, the elastic member may be any one selected from a rubber pad, a rubber coating pad, a film pad, a tape pad, and a plastic pad.

상기와 같이 하여 본 발명에 의한 반도체 장치 제조용 금형 구조는 서브스트레이트가 안착되는 금형의 소정 영역에 탄성 부재가 설치됨으로써, 금형의 클램핑 압력을 상기 탄성 부재가 흡수 및 완화하게 된다. 따라서, 금형의 클램핑 압력에 의한 서브스트레이트의 파손 현상이 방지된다.As described above, in the mold structure for manufacturing a semiconductor device according to the present invention, the elastic member is provided in a predetermined region of the mold on which the substrate is seated, whereby the elastic member absorbs and relaxes the clamping pressure of the mold. Thus, breakage of the substrate due to the clamping pressure of the mold is prevented.

또한, 상기와 같이 하여 본 발명에 의한 반도체 장치 제조용 금형 구조는 서브스트레이트가 안착되는 금형의 소정 영역에 포지션 핀이 설치되거나, 일정 깊이의 네스트가 형성되거나, 일정 깊이의 포지션 핀 삽입홈이 형성됨으로써, 서브스트레이트가 정확한 위치에 안착된다. 따라서, 서브스트레이트의 파손 현상이 방지됨은 물론 몰드 플래시 현상도 방지된다.In addition, as described above, in the mold structure for manufacturing a semiconductor device according to the present invention, a position pin is formed in a predetermined region of a mold on which the substrate is seated, a nest of a predetermined depth is formed, or a position pin insertion groove of a predetermined depth is formed. The substrate is seated in the correct position. Therefore, the damage of the substrate is prevented as well as the mold flash phenomenon.

또한, 상기와 같이 본 발명에 의한 반도체 장치 제조용 금형 구조는 종래와 같이 서브스트레이트에 캐리어 및 테잎을 적용할 필요가 없음으로써, 제조 원가도 대폭 절감된다.In addition, as described above, the mold structure for manufacturing a semiconductor device according to the present invention does not require the carrier and the tape to be applied to the substrate as in the prior art, thereby significantly reducing the manufacturing cost.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 1a는 본 발명의 일실시예에 따른 반도체 장치 제조용 금형 구조(100)를 도시한 평면도이다.1A is a plan view illustrating a mold structure 100 for manufacturing a semiconductor device according to an embodiment of the present invention.

도시된 바와 같이 본 발명에 의한 반도체 장치 제조용 금형의 구조(100)는 금형(110)과 탄성 부재(120)를 포함한다.As shown, the structure 100 of a mold for manufacturing a semiconductor device according to the present invention includes a mold 110 and an elastic member 120.

상기 금형(110)은 몰딩 공정중 상호 클램핑하는 상부 금형 또는 하부 금형중 선택된 어느 하나일 수 있으나, 본 발명에서 특정 금형으로 한정하는 것은 아니다. 그러나 도면에서는 상기 금형중 하부 금형을 예로 하여 도시하였다. 또한, 상기 금형(110)에는 대략 중앙에 봉지재가 주입되는 램팟(113)이 형성되어 있다. The mold 110 may be any one selected from an upper mold or a lower mold clamped to each other during the molding process, but is not limited to a specific mold in the present invention. However, in the drawings, the lower mold is shown as an example. In addition, the mold 110 has a ram pot 113 in which an encapsulant is injected in the center thereof.

상기 금형(110)의 램팟(113)과 소정 거리 이격된 영역에는 다수의 진공홀(124)을 갖는 일정 두께의 탄성 부재(120)가 각각 형성되어 있다. 이러한 탄성 부재(120)에는 실제로 몰딩할 서브스트레이트가 안착되는 영역이다. 상기 탄성 부재(120)의 네변과 대응되는 위치에는 일정 길이의 포지션 핀(112)이 형성되어 있음으로써, 상기 탄성 부재(120) 위에 서브스트레이트(130)가 정확하게 안착되도록 한다. 물론, 이러한 포지션 핀(112)에 의해 상기 탄성 부재(120)의 위치도 변동되지 않는다.In the region spaced apart from the ram pot 113 of the mold 110 by a predetermined distance, elastic members 120 having a predetermined thickness having a plurality of vacuum holes 124 are formed. The elastic member 120 is a region in which the substrate to be molded is actually mounted. Position pins 112 having a predetermined length are formed at positions corresponding to four sides of the elastic member 120, so that the substrate 130 is accurately seated on the elastic member 120. Of course, the position of the elastic member 120 is also not changed by the position pin 112.

도 1b는 도 1a의 1b-1b선 단면도이다.FIG. 1B is a cross-sectional view taken along the line 1b-1b of FIG. 1A.

도시된 바와 같이 상기 탄성 부재(120)는 일정 두께를 가지며 금형(110) 위 에 설치될 수 있고, 다수의 진공 홀(124)이 형성되어 있다. 더불어, 상기 탄성 부재(120)의 진공 홀(124)과 대응되는 위치의 금형(110)에도 다수의 진공홀(114)이 형성됨으로써, 상기 탄성 부재(120)에 서브스트레이트가 안착되었을 때, 그 서브스트레이트를 강한 흡인력에 의해 안정적으로 고정 및 지지할 수 있도록 되어 있다. 물론, 상기 금형(110)의 진공홀(114)은 외부 진공 장치(도시되지 않음)에 연결되어 있음은 당연하다.As shown, the elastic member 120 may have a predetermined thickness and be installed on the mold 110, and a plurality of vacuum holes 124 are formed. In addition, a plurality of vacuum holes 114 are also formed in the mold 110 at a position corresponding to the vacuum hole 124 of the elastic member 120, so that when the substrate is seated in the elastic member 120, The substrate can be stably fixed and supported by a strong suction force. Of course, the vacuum hole 114 of the mold 110 is naturally connected to an external vacuum device (not shown).

더불어, 상기 탄성 부재(120)의 외측에는 상기 탄성 부재(120)의 높이보다 더 높은 포지션 핀(112)이 삽입되어 있으며, 이러한 포지션 핀(112)에 의해 상기 탄성 부재(120) 위의 서브스트레이트(130)가 정확한 위치로 안착된다.In addition, a position pin 112 that is higher than the height of the elastic member 120 is inserted in the outer side of the elastic member 120, by the position pin 112 on the substrate on the elastic member 120 130 is seated in the correct position.

도 1c는 도 1a의 금형 위에 서브스트레이트 등이 안착된 상태를 도시한 평면도이다.FIG. 1C is a plan view illustrating a substrate and the like seated on the mold of FIG. 1A.

도시된 바와 같이 금형(110) 즉, 탄성 부재(120) 위에는 그것과 대응되는 모양으로 형성된 서브스트레이트(130)가 몰딩을 위해 안착될 수 있다. 물론, 상기 서브스트레이트(130) 위에는 다수의 반도체 다이(132)가 대략 바둑판 형상으로 배열될 수 있으며, 와이어 본딩이나 플립칩 본딩(flip chip bonding)과 같은 수단을 통해 반도체 다이(132)와 서브스트레이트(130)는 전기적으로 상호 연결된 상태이다.As shown, a substrate 130 formed in a shape corresponding to the mold 110, ie, the elastic member 120, may be seated for molding. Of course, a plurality of semiconductor dies 132 may be arranged in a substantially checkerboard shape on the substrate 130, and the substrate dies and the substrates may be formed by means such as wire bonding or flip chip bonding. 130 is in an electrically interconnected state.

도 1d는 도 1a의 금형에서 반도체 장치가 몰딩된 상태를 도시한 평면도이다.FIG. 1D is a plan view illustrating a state in which a semiconductor device is molded in the mold of FIG. 1A.

도시된 바와 같이 봉지재(133)는 램팟(113)을 통하여 각각의 서브스트레이트(130)쪽으로 주입됨으로써, 소정 봉지부(134)를 형성하며 봉지 공정이 수행될 수 있다. 도면에서는 비록 탑 사이드 게이트(top side gate) 형태로 봉지 공정이 수행 된 것이 도시되어 있지만 본 발명은 이러한 봉지 방식으로 한정되는 것은 아니다. 즉, 본 발명은 도시되어 있지는 않지만 탑 에지 게이트(top edge gate), 탑 코너 게이트(top corner gate) 또는 그 등가 방식으로 봉지 가능하다.As shown, the encapsulant 133 may be injected into the substrate 130 through the ram pot 113 to form a predetermined encapsulation portion 134 and an encapsulation process may be performed. Although the drawing shows that the encapsulation process is performed in the form of a top side gate, the present invention is not limited to this encapsulation method. That is, although the present invention is not shown, it can be encapsulated in a top edge gate, a top corner gate, or an equivalent manner thereof.

한편, 상술한 탄성 부재(120)는 상부 금형과 하부 금형(도면에서는 하부 금형만 도시됨)의 클램핑시 클램핑 압력이 최소화 또는 완화될 수 있는 고무 패드, 고무 코팅 패드, 필름 패드, 테잎 패드, 플라스틱 패드 및 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 즉, 본 발명은 상기 탄성 부재(120)가 금형(100)의 클램핑 압력만 완화시킬 수 있는 것이면 어떠한 재질을 이용하여도 좋다.On the other hand, the above-mentioned elastic member 120 is a rubber pad, rubber coating pad, film pad, tape pad, plastic that can minimize or alleviate the clamping pressure during the clamping of the upper mold and the lower mold (only the lower mold in the figure) The pad and its equivalent may be any one selected, but are not limited thereto. That is, the present invention may use any material as long as the elastic member 120 can only relieve the clamping pressure of the mold 100.

도 2a는 본 발명의 다른 실시예에 따른 반도체 장치 제조용 금형 구조(200)를 도시한 평면도이다.2A is a plan view illustrating a mold structure 200 for manufacturing a semiconductor device according to another embodiment of the present invention.

도시된 바와 같이 본 발명에 의한 다른 반도체 장치 제조용 금형 구조(200) 역시 금형(210)과 탄성 부재(220)를 포함한다.As shown, another mold structure 200 for manufacturing a semiconductor device according to the present invention also includes a mold 210 and an elastic member 220.

상기 금형(210)은 상부 금형 또는 하부 금형중 선택된 어느 하나일 수 있으며, 본 발명에서 특정 금형으로 한정하는 것은 아니다. 도면에서는 하부 금형을 예로 하여 도시하였다. 또한, 상기 금형(210)에는 대략 중앙에 봉지재가 주입되는 램팟(213)이 형성되어 있다.The mold 210 may be any one selected from an upper mold or a lower mold, and is not limited to a specific mold in the present invention. In the drawings, the lower mold is shown as an example. In addition, the mold 210 has a ram pot 213 in which an encapsulant is injected in the center thereof.

상기 금형(210)의 램팟(213)과 소정 거리 이격된 영역에는 일정 두께의 탄성 부재(220)가 각각 형성되어 있다. 또한, 이러한 탄성 부재(220)에는 다수의 진공 홀(224)이 형성되어 있다. 더불어, 이러한 탄성 부재(220)에는 실제로 몰딩할 서브스트레이트가 안착되는 영역이다. 상기 탄성 부재(220)의 네변과 대응되는 위치에는 일정 깊이를 갖는 적어도 하나의 포지션 핀 삽입홈(212)이 형성되어 있음으로써, 상기 탄성 부재(220) 위에 서브스트레이트가 정확하게 안착되도록 한다. An elastic member 220 having a predetermined thickness is formed in an area spaced apart from the ram pod 213 by a predetermined distance of the mold 210. In addition, a plurality of vacuum holes 224 are formed in the elastic member 220. In addition, the elastic member 220 is an area in which the substrate to be molded is actually mounted. At least one position pin insertion groove 212 having a predetermined depth is formed at a position corresponding to four sides of the elastic member 220, so that the substrate is accurately seated on the elastic member 220.

도 2b는 도 2a의 2b-2b선 단면도이다.FIG. 2B is a cross-sectional view taken along the line 2b-2b of FIG. 2A.

도시된 바와 같이 금형(210)에는 일정 면적 및 깊이를 갖는 네스트(211)가 더 형성되어 있다. 또한, 이러한 네스트(211)의 바닥면에는 상기 탄성 부재(220)가 안착되어 있다. 여기서, 상기 탄성 부재(220)의 높이는 네스트(211)의 깊이보다 작게 형성됨으로써, 서브스트레이트(230)가 네스트(211)의 안쪽에서 소정 위치를 용이하게 유지할 수 있도록 되어 있다. 또한, 상기 네스트(211)의 측벽에는 포지션 핀 삽입홈(212)이 형성되어 있으며, 이러한 포지션 핀 삽입홈(212)의 깊이는 상기 네스트(211)의 깊이보다 약간 깊게 형성됨으로써, 이것에 결합되는 포지션 핀(도시되지 않음)의 위치가 변동하지 않도록 되어 있다.As shown, the mold 210 further includes a nest 211 having a predetermined area and depth. In addition, the elastic member 220 is seated on the bottom surface of the nest 211. In this case, the height of the elastic member 220 is smaller than the depth of the nest 211, so that the substrate 230 can easily maintain a predetermined position inside the nest 211. In addition, a position pin insertion groove 212 is formed on the sidewall of the nest 211, and the depth of the position pin insertion groove 212 is slightly deeper than the depth of the nest 211, thereby being coupled thereto. The position of the position pin (not shown) does not change.

도 2c는 도 2a의 금형 위에 서브스트레이트 등이 안착된 상태를 도시한 평면도이다.FIG. 2C is a plan view illustrating a substrate and the like seated on the mold of FIG. 2A.

도시된 바와 같이 금형(210) 즉, 네스트(211) 내측의 탄성 부재(220) 위에는 그것과 대응되는 모양으로 형성된 서브스트레이트(230)가 몰딩을 위해 안착될 수 있다. 물론, 상기 서브스트레이트(230) 위에는 다수의 반도체 다이(232)가 대략 바둑판 형상으로 배열될 수 있으며, 와이어 본딩이나 플립칩 본딩과 같은 수단을 통해 반도체 다이(232)와 서브스트레이트(230)는 전기적으로 연결된 상태이다.As shown, a substrate 230 formed in a shape corresponding to the mold 210, that is, on the elastic member 220 inside the nest 211 may be seated for molding. Of course, a plurality of semiconductor dies 232 may be arranged in a substantially checkerboard shape on the substrate 230, and the semiconductor die 232 and the substrate 230 may be electrically connected by means such as wire bonding or flip chip bonding. Connected.

도 2d는 도 2c의 2d-2d선 단면도이다.FIG. 2D is a cross-sectional view taken along the line 2d-2d of FIG. 2C.

도시된 바와 같이 금형(210)의 네스트(211) 내측으로서 탄성 부재(220) 위에는 일정 두께의 서브스트레이트(230)가 안착된다. 물론, 상기 서브스트레이트(230)의 표면에는 다수의 반도체 다이(232)가 안착된 상태일 수 있으며, 이는 상기 서브스트레이트(230)에 전기적으로 접속된 상태이다. 물론, 이러한 서브스트레이트(230)의 안착 위치는 포지션 핀 삽입홈(212)에 결합될 포지션 핀에 의해 지지 및 고정된다.As shown, a substrate 230 having a predetermined thickness is seated on the elastic member 220 inside the nest 211 of the mold 210. Of course, a plurality of semiconductor dies 232 may be seated on the surface of the substrate 230, which is in an electrically connected state to the substrate 230. Of course, the seating position of the substrate 230 is supported and fixed by the position pin to be coupled to the position pin insertion groove 212.

도 2e는 도 2a의 금형에서 반도체 장치가 몰딩된 상태를 도시한 평면도이다.FIG. 2E is a plan view illustrating a state in which a semiconductor device is molded in the mold of FIG. 2A.

도시된 바와 같이 봉지재(233)는 램팟(213)을 통하여 각각의 서브스트레이트(230)쪽으로 주입됨으로써, 봉지 공정이 수행될 수 있다. 도면에서는 비록 탑 사이드 게이트(top side gate) 형태로 봉지 공정이 수행된 것이 도시되어 있지만 본 발명은 이러한 봉지 방식으로 한정되는 것은 아니다. 즉, 본 발명은 도시되어 있지는 않지만 탑 에지 게이트(top edge gate), 탑 코너 게이트(top corner gate) 또는 그 등가 방식으로 봉지 가능하다.As shown in the figure, the encapsulant 233 may be injected into the substrate 230 through the ram pod 213 to perform an encapsulation process. Although the drawing shows that the encapsulation process is performed in the form of a top side gate, the present invention is not limited to this encapsulation method. That is, although the present invention is not shown, it can be encapsulated in a top edge gate, a top corner gate, or an equivalent manner thereof.

도 2f는 도 2e의 2f-2f선 단면도이다.FIG. 2F is a cross-sectional view taken along the line 2f-2f of FIG. 2E.

도시된 바와 같이 몰딩 공정이 완료된 후, 상기 서브스트레이트(230) 위에는 일정 두께의 봉지부(234)가 형성될 수 있다. 물론, 이러한 봉지부(234)는 봉지재에 의해 형성된 영역이다. As shown, after the molding process is completed, an encapsulation portion 234 having a predetermined thickness may be formed on the substrate 230. Of course, this encapsulation portion 234 is a region formed by the encapsulant.

한편, 상술한 탄성 부재(220)는 상부 금형과 하부 금형(도면에서는 하부 금형만 도시됨)의 클램핑시 클램핑 압력이 최소화 또는 완화될 수 있는 고무 패드, 고무 코팅 패드, 필름 패드, 테잎 패드, 플라스틱 패드 및 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 이를 한정하는 것은 아니다. 즉, 본 발명은 상기 탄성 부재(220)가 클램핑 압력만 완화시킬 수 있는 것이면 어떠한 재질을 이용하여도 좋다.On the other hand, the above-mentioned elastic member 220 is a rubber pad, rubber coating pad, film pad, tape pad, plastic that can minimize or alleviate the clamping pressure during the clamping of the upper mold and the lower mold (only the lower mold in the figure) The pad and its equivalent may be any one selected, but are not limited thereto. That is, the present invention may use any material as long as the elastic member 220 can only relieve the clamping pressure.

상기와 같이 하여 본 발명에 의한 반도체 장치 제조용 금형 구조는 서브스트레이트가 안착되는 금형의 소정 영역에 탄성 부재가 설치됨으로써, 금형의 클램핑 압력을 상기 탄성 부재가 흡수 및 완화하게 된다. 따라서, 금형의 클램핑 압력에 의한 서브스트레이트의 파손 현상이 방지된다.As described above, in the mold structure for manufacturing a semiconductor device according to the present invention, the elastic member is provided in a predetermined region of the mold on which the substrate is seated, whereby the elastic member absorbs and relaxes the clamping pressure of the mold. Thus, breakage of the substrate due to the clamping pressure of the mold is prevented.

또한, 상기와 같이 하여 본 발명에 의한 반도체 장치 제조용 금형 구조는 서브스트레이트가 안착되는 금형의 소정 영역에 포지션 핀이 설치되거나, 일정 깊이의 네스트가 형성되거나, 일정 깊이의 포지션 핀 삽입홈이 형성됨으로써, 서브스트레이트가 정확한 위치에 안착된다. 따라서, 서브스트레이트의 파손 현상이 방지됨은 물론 몰드 플래시 현상도 방지된다.In addition, as described above, in the mold structure for manufacturing a semiconductor device according to the present invention, a position pin is formed in a predetermined region of a mold on which the substrate is seated, a nest of a predetermined depth is formed, or a position pin insertion groove of a predetermined depth is formed. The substrate is seated in the correct position. Therefore, the damage of the substrate is prevented as well as the mold flash phenomenon.

또한, 상기와 같이 본 발명에 의한 반도체 장치 제조용 금형 구조는 종래와 같이 서브스트레이트에 캐리어 및 테잎을 적용할 필요가 없음으로써, 제조 원가도 대폭 절감된다.In addition, as described above, the mold structure for manufacturing a semiconductor device according to the present invention does not require the carrier and the tape to be applied to the substrate as in the prior art, thereby significantly reducing the manufacturing cost.

이상에서 설명한 것은 본 발명에 따른 반도체 장치 제조용 금형 구조를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없 이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is just one embodiment for carrying out the mold structure for manufacturing a semiconductor device according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, Without departing from the gist of the present invention, one of ordinary skill in the art will have the technical spirit of the present invention to the extent that various modifications can be made.

Claims (14)

봉지재를 주입할 수 있도록 램팟이 형성된 적어도 하나의 금형과, 상기 금형의 일면으로서 상기 램팟의 일측에 소정 면적 및 두께를 가지며 안착된 탄성 부재를 포함하고,At least one mold having a ram pot formed therein to inject an encapsulant, and an elastic member seated on one side of the ram pot as one surface of the mold and having a predetermined area and thickness; 상기 탄성 부재에는 적어도 하나의 진공 홀이 형성된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.And at least one vacuum hole is formed in the elastic member. 제 1 항에 있어서, 상기 금형은 상부에 위치된 상부 금형과, 하부에 위치된 하부 금형으로 이루어지며, 상기 탄성 부재는 상부 금형 또는 하부 금형중 선택된 어느 하나에 설치됨을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold of claim 1, wherein the mold comprises an upper mold positioned at an upper portion and a lower mold positioned at a lower portion thereof, and the elastic member is installed at any one selected from an upper mold and a lower mold. rescue. 삭제delete 제 1 항에 있어서, 상기 금형에는 상기 탄성 부재의 진공 홀과 대응되는 위치에 진공 홀이 형성된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold structure of claim 1, wherein a vacuum hole is formed at a position corresponding to the vacuum hole of the elastic member. 제 1 항에 있어서, 상기 탄성 부재의 외주연에는 상기 탄성 부재의 두께보다 긴 길이를 갖는 적어도 하나의 포지션 핀이 더 설치된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold structure according to claim 1, wherein at least one position pin having a length longer than a thickness of the elastic member is further provided on an outer circumference of the elastic member. 제 1 항에 있어서, 상기 탄성 부재는 고무 패드, 고무 코팅 패드, 필름 패드, 테잎 패드 및 플라스틱 패드중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold structure according to claim 1, wherein the elastic member is any one selected from a rubber pad, a rubber coated pad, a film pad, a tape pad, and a plastic pad. 봉지재를 주입할 수 있도록 적어도 하나의 램팟이 형성되고, 상기 램팟과 일정 거리 이격된 영역에는 일정 깊이를 갖는 적어도 하나의 네스트가 형성된 금형과, 상기 금형중 상기 네스트의 바닥면에 안착된 탄성 부재를 포함하고,At least one rampot is formed to inject an encapsulant, and a mold having at least one nest having a predetermined depth is formed in an area spaced from the rampot by a predetermined distance, and an elastic member seated on a bottom surface of the nest of the mold. Including, 상기 탄성 부재에는 적어도 하나의 진공 홀이 형성된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.And at least one vacuum hole is formed in the elastic member. 제 7 항에 있어서, 상기 금형은 상부에 위치된 상부 금형과, 하부에 위치된 하부 금형으로 이루어지며, 상기 탄성 부재는 상부 금형 또는 하부 금형중 선택된 어느 하나에 설치됨을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold of claim 7, wherein the mold comprises an upper mold positioned at an upper portion and a lower mold positioned at a lower portion thereof, and the elastic member is installed at any one selected from an upper mold and a lower mold. rescue. 제 7 항에 있어서, 상기 탄성 부재의 두께는 상기 네스트의 깊이보다 작은 것을 특징으로 하는 반도체 장치 제조용 금형 구조.8. The mold structure of claim 7, wherein a thickness of the elastic member is smaller than a depth of the nest. 제 7 항에 있어서, 상기 네스트는 측벽에 적어도 하나의 포지션 핀 삽입홈이 더 형성된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.8. The mold structure of claim 7, wherein the nest further includes at least one position pin insertion groove formed on a sidewall of the nest. 제 10 항에 있어서, 상기 포지션 핀 삽입홈은 네스트의 깊이보다 더 깊게 형성된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold structure of claim 10, wherein the position pin insertion groove is formed deeper than the depth of the nest. 삭제delete 제 7 항에 있어서, 상기 금형에는 상기 탄성 부재의 진공 홀과 대응되는 위치에 진공 홀이 형성된 것을 특징으로 하는 반도체 장치 제조용 금형 구조.8. The mold structure of claim 7, wherein a vacuum hole is formed at a position corresponding to the vacuum hole of the elastic member. 제 7 항에 있어서, 상기 탄성 부재는 고무 패드, 고무 코팅 패드, 필름 패드, 테잎 패드 및 플라스틱 패드중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치 제조용 금형 구조.The mold structure according to claim 7, wherein the elastic member is any one selected from a rubber pad, a rubber coated pad, a film pad, a tape pad, and a plastic pad.
KR1020060075274A 2006-08-09 2006-08-09 Mold structure for manufacturing semiconductor device KR100788113B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060075274A KR100788113B1 (en) 2006-08-09 2006-08-09 Mold structure for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060075274A KR100788113B1 (en) 2006-08-09 2006-08-09 Mold structure for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR100788113B1 true KR100788113B1 (en) 2007-12-21

Family

ID=39147829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060075274A KR100788113B1 (en) 2006-08-09 2006-08-09 Mold structure for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR100788113B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872956A (en) * 2017-12-05 2019-06-11 山东华光光电子股份有限公司 A kind of the rapid material-feeding device and its charging method of semiconductor laser tube socket

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144865A (en) * 1991-07-26 1993-06-11 Sony Corp Manufacturing method and device of semiconductor device
KR19990004636U (en) * 1997-07-07 1999-02-05 문정환 Molding Mold Device
KR20000024737A (en) * 1998-10-01 2000-05-06 윤종용 Low die of shaping apparatus having location pin
KR20010019658A (en) * 1999-08-30 2001-03-15 마이클 디. 오브라이언 Mold for semiconductor package
KR20040074309A (en) * 2003-02-17 2004-08-25 삼성전자주식회사 A mold having antishock function for semiconductor chip package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144865A (en) * 1991-07-26 1993-06-11 Sony Corp Manufacturing method and device of semiconductor device
KR19990004636U (en) * 1997-07-07 1999-02-05 문정환 Molding Mold Device
KR20000024737A (en) * 1998-10-01 2000-05-06 윤종용 Low die of shaping apparatus having location pin
KR20010019658A (en) * 1999-08-30 2001-03-15 마이클 디. 오브라이언 Mold for semiconductor package
KR20040074309A (en) * 2003-02-17 2004-08-25 삼성전자주식회사 A mold having antishock function for semiconductor chip package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109872956A (en) * 2017-12-05 2019-06-11 山东华光光电子股份有限公司 A kind of the rapid material-feeding device and its charging method of semiconductor laser tube socket
CN109872956B (en) * 2017-12-05 2020-11-27 山东华光光电子股份有限公司 Rapid feeding device and method for tube seat for semiconductor laser

Similar Documents

Publication Publication Date Title
US8304883B2 (en) Semiconductor device having multiple semiconductor elements
US6670220B2 (en) Semiconductor device and manufacture method of that
EP2948979B1 (en) Open cavity plastic package
US20040029318A1 (en) Semiconductor device having contact prevention spacer
JP3510554B2 (en) Resin molding method, mold for molding and wiring substrate
US20110084375A1 (en) Semiconductor device package with integrated stand-off
US20040084757A1 (en) Micro leadframe package having oblique etching
US6857865B2 (en) Mold structure for package fabrication
TWI395304B (en) Thermally enhanced semiconductor package and method of producing the same
KR100788113B1 (en) Mold structure for manufacturing semiconductor device
JP4001608B2 (en) Semiconductor device and manufacturing method of semiconductor device
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
JP5975085B2 (en) Resin sealing mold, resin sealing device, and method of manufacturing molded product
CN107492527B (en) Stacked semiconductor packages with compliant corners
US20130181343A1 (en) Multi-chip package and method of manufacturing the same
KR101057486B1 (en) Jig for fixing and transporting printed circuit board for manufacturing semiconductor package
KR100656476B1 (en) System in package for strengthening connectivity and method for fabricating the same
US20050070051A1 (en) Method of manufacturing a semiconductor device using a rigid substrate
JP5562819B2 (en) Manufacturing method of semiconductor device
JP2000176967A (en) Resin sealing device
JP4823161B2 (en) Semiconductor device
JP3964438B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP4695863B2 (en) Resin molding equipment
JP4252391B2 (en) Collective semiconductor device
TWM624922U (en) Lead frame device with cut alignment marks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131213

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141212

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151211

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181213

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 13