KR100353346B1 - 불휘발성반도체기억장치및데이타프로세서 - Google Patents

불휘발성반도체기억장치및데이타프로세서 Download PDF

Info

Publication number
KR100353346B1
KR100353346B1 KR1019950014571A KR19950014571A KR100353346B1 KR 100353346 B1 KR100353346 B1 KR 100353346B1 KR 1019950014571 A KR1019950014571 A KR 1019950014571A KR 19950014571 A KR19950014571 A KR 19950014571A KR 100353346 B1 KR100353346 B1 KR 100353346B1
Authority
KR
South Korea
Prior art keywords
memory cells
semiconductor region
memory
memory cell
relief
Prior art date
Application number
KR1019950014571A
Other languages
English (en)
Other versions
KR960002361A (ko
Inventor
마쯔바라기요시
사또마사나오
이시까와에이이찌
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP14867794A external-priority patent/JPH07334999A/ja
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR960002361A publication Critical patent/KR960002361A/ko
Application granted granted Critical
Publication of KR100353346B1 publication Critical patent/KR100353346B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Abstract

불휘발성 반도체기억장치 및 데이타프로세서에 관한 것으로서, 구제를 실시한 경우에도 리드동작의 고속화를 도모할 수 있고 프로그램 정보와 테이타정보의 구별없이 모두 온보드상태에서 메모리셀어레이의 결함을 구제할 수 있으며 휴즈방식 등에 비해 구제에 필요한 회로 규모를 최소로 하고 또한 특별한 제조공정을 필요로 하지 않게 하기 위해서, 용장용의 메모리셀MC - R,이 메모리셀MC -R에 의해서 대체할 메모리셀MC를 지정하는 구제정보 저장용의 메모리셀MC -C를 구비하고, 구제정보의 라이트시에 메모리셀MC -C의 선택은 구제 비트선택회로 RSEL이 실행하고, 라이트된 구제정보는 리세트신호MD 2의 지시에 의해서 구제정보래치CLAT로 초기로드되고, 통상의 라이트/리드시에 어드레스비교회로 ACMP는 구제정보와 외부에서 공급되는 어드레스정보를 비교하며 일치하는 경우에는 용장용의 메모리셀MC-R을 선택하게 하도록 구성하였다.
이러한 구성에 의해, 면적의 대폭적인 증가나 액세스시간의 증가를 수반하지 않고 또 프로그램과 데이타의 구별없이 모두 온보드 상태에서 불휘발성 반도체 기억장치의 메모리어레이의 결함을 구제할 수가 있다.

Description

불휘발성 반도체기억장치 및 데이타프로세서
본 발명은 전기적으로 라이트가능한 불휘발성 반도체기억장치에 있어서의 메모러셀어레이의 결함구제기술, 더아나가서는 기판실장후에 발생한 결합을 용장용의 기억소자에 의해 구제가능하게 하는 기술, 그리고 기판실장후에 발생한 메모리셀어레이의 결합을 수리복구가능한 데이타프로세서에 관한 것으로서, 예를들면 전기적으로 리라이트가능한 플래시메모리를 내장한 싱글칩 마이크로컴퓨터에 적용해서 유효한 기술에 관한 것이다.
본 발명자는 EEPROM이나 플래시메모리와 같은 불휘발성 반도체 기억장치의 메모리셀어레이에 있어서의 결합구제에 대해서 검토하였다. 메모리셀어레이의 결함을 용장기억소자에 의해 구제하는 공지의 기술에 있어서,구제될 기억소자의 어드레스는 예를들면 휴즈의 선택적인 녹여자름(melt-cutting)에 의해서 프로그램가능하게 된다. 이 기술은 제조단계에서 검출되는 것과 같은 초기불량에 대해서 적용할 수 있지만, 완성품으로서 회로기판에 실장된 후에 발생하는 불량의 구제에는 적용하기 어렵다. 전기적으로 리라이트 가능한 불휘발성 기억장치는 리라이트횟수가 증대할수록 기억소자의 특정이 저하해 버리기 때문에, 실장후의 경시적으로 발생하는결함을 구제할 수 있는 것이 필요하다는 것을 본 발명자는 발견하였다. 신뢰성 향상이라는 점에 있어서 ECC와 같은 에러검출 정정기능을 구비한 반도체 기억장치도 있지만, 그것을 위해서는 에러체크비트를 위해 통상보다 큰 기억용량이 필요하게 되고 구제가능한 사상도 제한되어 실제사용단계에서 발생하는 결함의 구제에 대한 유효한 수단이 될 수 없다.
일본국 특허공개공보 평성3- 1398호에는 EPROM을 내장한 1칩 마이크로컴퓨터에 있어서 상기 EPROM이 불량이었던 경우, 보조EPROM으로 전환하는 회로를 내장하는 기술이 기재된다.
일본국 특허공개공보 소화62- 107500에는 불휘발성 기억소자에 기억된 불량어드레스정보를 파워온시에 디코더내의 래치로 전송하고, 불량어드레스가 선택된 경우에 디코더의 전환을 실행하는 기술이 기재된다. 또, 일본국 특허공개공보 평성118999호에 기재된 기술은 EEPROM이 내장된 마이크로컴퓨터에 있어서 상기 EEPROM의 불량어드레스를 특정영역에 기억시켜 두고, EEPROM 액세스시에는 CPU가 그의 불량어드레스를 체크하며, 일치한 경우에는 대체영역을 사용하도록 하는 것이다. 일본국 특허공개공보 평성 3- 162798호에는 구제할 불량어드레스정보를 메모리셀어레이의 특정 기억소자에 기억시키고, 리드어드레스에 의해서 상기 기억소자에서 리드되는 정보에 따라서 용장 기억소자로의 액세스전환을 실행하도록 하는 것이 기재되어 있다.
그러나, 상기 일본국 특허공개공보 평성3- 1398호 및 일본국 특허공개공보 소화62- 107500호의 각각에 기재된 기술에 있어서, 구제될 어드레스 등의 구제정보는 메모리셀어레이와는 다른 장소에 배치된 불휘발성 기억소자가 유지하기 때문에 리라이트를 위한 주변회로를 그 전용으로 마련하지 않으면 안된다.
일본국 특허공개공보 평성3- 162798호에 기재된 기술은 구제 정보를 메모리셀어레이에 포함되는 불휘발성 기억소자에 유지시키지만 그 구제정보는 액세스시마다 그 액세스어드레스에 의해서 리드되기 때문에 데이타의 리드동작은 비교적 느러질 것이라고 예상된다.
일본국 특허공개공보 평성2- 118999호에 기재된 기술에 있어서도 불량개소 어드레스와 같은 구제정보는 불휘발성 기억소자에 유지시키므로, 상기와 마찬가지로 데이타리드동작은 비교적 느러질 것이라고 예상된다.
또, 일본국 특허공개공보 평성2- 118999호에 기재된 기술에 있어서 EEPROM을 데이타영역으로서 이용하는 경우에 있어서 구제는 비교적 용이하지만, 그 EEPROM을 프로그램영역으로서 이용하는 경우를 상정하면 불량의 영역을 피하기 위해서는 점프명령 등을 사용하여 그 영역의 이용을 회피하지 않으면 안된다. 그것을 위해서, 프로그램의 컴파일 (어셈블)이나 링크부터 다시할 필요가 있다고 고려된다. 따라서, 불휘발성 반도체 기억장치 또는 그것을 온칩으로 내장하는 데이타프로세서를 회로기판에 실장한 채 (소위 온보드 상태)로 프로그램이 저장된 불휘발성 기억소자의 결함구제를 실행하는 것은 곤란하다고 고려된다.
본 발명의 목적은 구제를 실시한 경우에도 리드동작의 고속화를 도모할 수 있는 불휘발성 반도체기억장치 및 이 반도체 기억장치를 탑재한 데이타프로세서를 제공하는 것이다.
본 발명의 다른 목적은 프로그램정보와 데이타정보의 구별없이 모두 온보드 상태에서 메모리셀어레이의 결함을 구제할 수 있는 불휘발성 반도체기억장치를 제공하는 것이다.
본 발명의 또 다른 목적은 프로그램정보와 데이타정보의 구별없이 모두 온보드 상태에서 내장된 불휘발성 기억장치의 결함을 내장된 중앙처리장치에 의해서 구제할 수 있는 데이타프로세서를 제공하는 것이다.
본 발명의 또 다른 목적은 휴즈방식 등에 비해서 구제를 위해 필요한 회로규모를 최소로 하고 또한 특별한 제조공정을 필요로 하지 않는 불휘발성 반도체기억장치 및 이 불휘발성 반도체기억장치를 탑재한 데이타프로세서를 제공하는 것이다.
본 발명의 상기 및 그밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로부터 명확하게 될 것이다.
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
[ 1 ] 불휘발성 반도체기억장치 (FMRY)는 선택단자가 워드선에 결합되고 또한 데이타단자가 데이타선에 결합된 여러개의 불휘발성 기억소자가 매트릭스 배치된 메모리셀어레이 (ARYO∼ARY7)를 구비하고, 상기 불휘발성 기억소자에 대해서 전기적인 라이트가 가능하게 되고, 상기 메모리셀어레이는 구제될 불휘발성 기억소자를 대체하기 위한 용장용의 불휘발성 기억소자(MC-R)와 이 용장용의 불휘발성 기억소자에 의해서 대체할 불휘발성 기억소자를 지정하기 위한 구제정보저장용의 불휘발성 기억소자(MC- C)를 포함하고, 외부에서 공급되는 어드레스정보에 따라서 메모리셀어레이에서 불휘발성 기억소자를 선택하는 제 1 선택수단 (XADEC, YADEC) , 상기 구제정보를 라이트하기 위한 지시에 응답해서 구제정보저장용의 불휘발성 기억소자를 선택하고 상기 구제정보를 리드하기 위한 지시에 응답해서 구제정보정보장용의 불휘발성 기억소자를 선택하는 제2 선택수단 (RSEL) , 제2 선택수단에 의해 선택된 구제정보저장용의 불휘발성 기억소자에서 리드된 구제정보를 유지하는 래치수단(CLAT) 및 상기 래치수단의 출력과 외부에서 공급되는 어드레스정보에 따라서 구제될 불휘발성 기억소자에 대한 액세스를 검출하는 것에 의해 상기 구제될 불휘발성 기억소자의 선택 대신에 용장용의 불휘발성 기억소자를 선택하는 제3 선택수단(ACMP)을 구비한다.
[2] 상기 용장용의 불휘발성 기억소자의 데이타단자들 예비데이타선에 결합할 수가 있다.
[3] 상기 래치수단은 구제될 불휘발성 기억소자의 어드레스정보를 유지하는 제1 영역과 이 제1 영역의 값의 유효성을 제3 선택수단에 부여하기 위한 정보(RE)를 유지하는 제2 영역을 구비하고, 상기 제3 선택수단은 제2 영역의 정보가 유효를 의미하는 경우에 제1 영역의 값에 따른 용장용의 불휘발성 기억소자의 선택 동작이 가능하게 되도록 할 수가 있다.
[4] 데이타프로세서는 상기 불휘발성 반도체기억장치를 동일 반도체기판에 포함하고, 상기 불휘발성 반도체기억장치틀 액세스제어가능한 중앙처리장치를 구비해서 구성할 수가 있다.
[5] 상기 구제정보를 리드하기 위한 지시를 데이타프로세서 내부의 리세트신호에 의해서 부여하도록 할 수 있다. 구제정보의 리드는 중앙처리장치가 불휘발성 반도체기억장치를 그의 제1 선택수단을 거쳐서 액세스하는 기간 이외의 기간에 실행된다.
[6] 상기 중앙처러장치는 불휘발성 반도체기억장치에 대한 라이트동작에 있어서의 검증(verification)에 의해서 라이트이상을 검출했을 때, 상기 라이트이상을 일으킨 액세스어드레스를 라이트데이타로서 출력함과 동시에 상기 구제정보저장용의 불휘발성 기억소자를 선택시키는 지시를 상기 제2 선택수단에 부여하고, 상기 라이트동작의 완료후에 상기 구제정보저장용의 불휘발성 기억소자를 상기 제2 선택수단에게 선택시켜서 상기 구제정보저장용의 불휘발성 기억소자에서 상기 래치수단으로 구제정보를 리드하도록 할 수가 있다.
[7] 본 발명에 관한 데이타프로세서의 다른 관점에 의하면, 불휘발성 기억장치는 선택단자가 워드선에 결합되고 또한 데이타단자가 데이타선에 결합된 여러개의 불휘발성 기억소자가 매트릭스 배치된 메모리셀어레이를 구비하고, 이 메모리셀어레이는 구제될 불휘발성 기억소자를 대체하기 위한 용장용의 불휘발성 기억소자와 이 용장용의 불휘발성 기억소자에 의해서 대체할 불휘발성 기억소자를 지정하기 위한 구제정보저장용의 불휘발성 기억소자를 포함하고, 상기 구제정보 저장용의 불휘발성 기억소자에서 리드된 구제정보를 유지하는 래치수단 및 상기 래치수단의 출력과 외부에서 공급되는 어드레스정보에 따라서 구제될 불휘발성 기억소자로의 액세스에 대해서는 상기 구제될 불휘발성 기억소자의 선택 대신에 용장용의 불휘발성 기억소자를 선택하고 또한 구제를 필요로 하지 않는 불휘발성 기억소자로의 액세스에 대해서는 상기 구제를 필요로 하지 않는 불휘발성 기억소자를 선택하는 선택수단을 포함해서 상기 불휘발성 기억소자로의 전기적인 리라이트가 가능하게 되어 이루어지고, 중앙처리장치는 상기 불휘발성 반도체기억장치를 액세스제어할 수 있고 또한 상기 구제정보 저장용의 불휘발성 기억소자에 구제정보를 라이트하는 제1 제어모드와 내부초기화동작에 있어서 상기 구제정보저장용의 불휘발성 기억소자에서 래치수단으로 구제정보를 리드시키는 제2 제어모드를 갖는 것으로서, 상기 불휘발성 기억장치 및 중앙처리장치는 1개의 반도체 기판에 형성되어 이루어진다.
상기 수단[1]에 의하면, 구제정보저장용의 불휘발성 기억소자가 메모리셀어레이에 마련되는 것은 라이트를 위한 고전압 발생회로 등을 구제정보의 라이트 등에도 유용가능하게 해서 물리적인 회로규모의 증대를 최소한으로 한다. 제3 선택수단에 부여되는 구제정보는 래치수단에서 부여되므로, 액세스시마다 구제정보저장용의 불휘발성 기억소자를 리드하는 액세스를 필요로 하지 않아 용장에 의한 구제가 가능하더라고 액세스속도가 저하하는 사태를 방지한다.
구제될 불휘발성 기억소자에 대한 액세스의 검출과 그 때 치환되는 용장용의 불휘발성 기억소자의 선택을 제3 선택수단이 실행하는 것은 외부에 부담을 주는 일없이 불량을 용장으로 치환가능하게 한다. 즉, 저장되는 정보가 데이타 또는 프로그램이더라도 마찬가지로 메모리셀어레이의 결함을 구제할 수가 있다.
상기 수단[2]에 의하면, 특정 데이타선에 데이타단자가 결합되는 소수의 불휘발성 기억소자가 통상온(normally-on)인 상태에서 결함을 갖는 경우에는 상기 데이타선을 공유하는 어떠한 기억소자도 그 결함의 영향을 받게 되어 예비데이타선은그와 같은 상태의 결함을 구제가능하게 한다. 소수의 예비워드선에서는 그와 같은 상태의 결함을 효율적으로 구제하는 것이 곤란하다.
상기 수단[3]에 의하면, 제1 영역의 값의 유효성을 나타내기 위한 제2 영역의 정보는 구제이네이블정보로 되고, 구제할 어드레스 정보 및 구제이네이블정보의 쌍방 모두 휴즈녹여자름에 의한 프로그램을 필요로 하지 않는다.
상기 수단[4]에 의하면, 상기 불휘발성 반도체기억장치를 액세스 제어할 수 있는 중앙처리장치를 구비한 데이타프로세서는 온보드 상태에서 상기 불휘발성 반도체기억장치에 있어서의 메모리셀어레이의 결함을 구제가능하게 한다. 다른 관점에 의한 수단[7]에 의하면, 구제정보저장용의 불휘발성 기억소자에 구제정보를 라이트하는 제 1 제어모드와 내부초기화동작에 있어서 상기 구제정보저장용의 불휘발성 기억소자에서 래치수단으로 구제정보를 리드시키는 제2 제어 모드를 포함해서 상기 불휘발성 반도체기억장치를 액세스제어할 수 있는 중앙처리장치를 구비한 데이타프로세서는 온보드 상태에서 상기 불휘발성 기억장치에 있어서의 메모리셀어레이의 결합을 구제가능하게 한다.
상기 수단[5]에 의하면, 상기 구제정보의 리드지시를 데이타프로세서 내부의 리세트신호에 의해서 부여하는 것은 래치수단에 대한 구제정보의 초기로드를 간단하게 한다.
상기 수단[6]에 의하면, 중앙처리장치에 의한 불휘발성 반도체기억장치에 대한 리라이트동작의 일환으로서 구제정보의 저장과 상기 구제정보의 래치수단으로의 초기로드를 실현하는 것은 결함구제를 위한 제어수순을 용이하게 한다.
본 발명의 실시예를 이하의 항목에 따라서 설명한다.
[1] 플래시메모리의 정보기억원리
[2] 예비데이타선을 갖는 플래시메모리
[3] 예비워드선을 갖는 플래시메모리
[4] 마이크로컴퓨터
[5] 온보드상태에서의 결함구제수순
[1] 플래시메모리의 정보기억원리
제10도에는 플래시메모리의 원리가 도시되어 있다. 동일도면(A)에 예시적으로 도시된 메모리셀은 2층게이트구조의 절연게이트형 전계효과트랜지스터에 의해 구성되어 있다. 동일도면에 있어서 (1)은 p형 실리콘기판(반도체기판) , (2)는 상기 실리콘기판(1)의 주면에 형성된 p형 반도체영역, (3) , (4)도 역시 상기 실리콘기판 ( 1 )의 주면에 형성된 n형 반도체영역이다.
상기 실리콘기판(1)의 p형 반도체영역 (2)와 n형 반도체영역 (4) 사이는 채널형성영역으로 된다. (5) 는 터널절연막으로서의 얇은 산화막(6) (예를들면, 두께 1 0 nm)을 거쳐서 상기 p형 실리콘기판 (1)상에 형성된 플로팅게이트, (7)은 산화막 (8)을 거쳐서 상기 플로팅게이트(5)상에 형성된 컨트롤게이트이다. 소오스는 (4)에 의해서 구성되고, 드레인은 (3) , (2)에 의해서 구성된다. 이 메모리셀에 기억되는 정보는 실질적으로 스레쉬홀드전압값의 변화로서 트랜지스터에 유지된다. 이하, 특히 기술하지 않는한, 메모리셀에 있어서 정보를 기억하는 트랜지스터 (이하 메모리셀 트랜지스터라고도 한다)가 n채녈형인 경우에 대해서 설명한다.
메모리셀로의 정보의 라이트동작은, 예들들면 컨트롤게이트(7) 및 드레인에 고전압을 인가해서 전자사태주입 (avalance injection)에 의해 드레인측에서 플로팅게이트 (5) 로 전자를 주입하는 것으로 실현된다. 이 라이트동작에 의해 기억트랜지스터는 제1 0도 (B)에 도시되는 바와 같이, 그의 컨트롤게이트(7)에서 본 스레쉬홀드 전압이 라이트동작을 실행하지 않지 않았던 소거상태의 기억트랜지스터에 비해 높아진다.
한편, 소거동작은 예를들면 소오스에 고전압을 인가해서 터널현상에 의해 플로팅게이트(5)에서 소오스측으로 전자를 빼내는 것에 의해 실현된다. 제10도 (B)에 도시되는 바와 같이 소거동작에 의해 기억트랜지스터는 그의 컨트롤게이트(7)에서 본 스레쉬홀드전압이 낮아진다. 제10도 (B)에서는 라이트 및 소거상태의 어느것에 있어서도 메모리셀트랜지스터의 스레쉬홀드는 정의 전압레벨로 된다. 즉, 워드선에서 컨트롤게이트(7)에 부여되는 워드선 선택레벨에 대해서, 라이트상태의 스레쉬홀드전압은 높게 되고 소거상태의 스레쉬홀드전압은 낮게 된다. 쌍방의 스레쉬홀드전압과 워드선 선택레벨이 그와 같은 관게를 갖는 것에 의해서, 선택트랜지스터를 채용하는 일없이 1개의 트랜지스터로 메모리셀을 구성할 수가 있다. 기억정보를 전기적으로 소거하는 경우에 있어서는 플로팅 게이트(5)에 축적된 전자를 소오스전극으로 빼내는 것에 의해 기억정보의 소거가 실행되기 때문에, 비교적 긴 시간 소거동작을 계속 하면 라이트동작시에 플로팅게이트(5)에 주입된 전자의 양보다 많은 전자가 빼내지게 된다. 그 때문에, 전기적 소거를 비교적 긴 시간 계속하는 과소거를 실행하면, 메모리셀트랜지스터의 스레쉬홀드전압은 예를들면 부의 레벨로 되어 워드선의 비선택레벨에 있어서도 선택되는 불합리가 발생한다. 또한, 라이트도 소거와 마찬가지로 터널전류를 이용해서 실행할 수도 있다.
리드동작에 있어서는 상기 메모리셀에 대해서 약한 라이트, 즉 플로팅게이트 (5)에 대해서 원하지 않는 캐리어의 주입이 실행되지 않도록, 드레인 및 컨트롤게이트(7)에 인가되는 전압이 비교적 낮은 값으로 제한된다. 예를들면, 1 V정도의 저전압이 드레인에 인가됨과 동시에 컨트롤게이트 (7)에 5 V정도의 저전압이 인가된다. 이들의 인가전압에 의해 메모리셀트랜지스터를 흐르는 채널전류의 대소를 검출하는 것에 의해서, 메모리셀에 기억되어 있는 정보의 논리 값 "0 " , " 1 "을 판정할 수가 있다.
제11도는 상기 메모리셀트랜지스터를 사용한 메모리셀어레이의 구성원리를 도시한 도면이다. 동일도면에는 대표적으로 4개의 메모리셀트랜지스터 Q 1 ∼Q4가 도시되어 있다. X , Y방향으로 매트릭스 배치된 메모리셀에 있어서, 동일행에 배치된 메모리셀트랜지스터 Q1 , Q2 (Q3, Q4)의 컨트롤게이트(메모리셀의 선택게이트 )는 각각 대응하는 워드선WL 1 (WL 2)에 접속되고, 동일열에 배치된 기억트랜지스터 Q 1, Q3 (Q 2, Q4)의 드레인영역 (메모리셀의 입출력노드)은 각각 대응하는 데이타선D L 1 (DL 2)에 접속되어 있다. 상기 기억트랜지스터 Q 1, Q3 (Q2, Q4)의 소오스영역은 소오스선SL 1 (SL2) 에 결합된다.
제12도에는 메모리셀에 대한 소거동작 및 라이트동작을 위한 전압조건의 1예가 도시되어 있다. 동일도면에 있어서 메모리소자는 메모리셀트랜지스터를 의미하고, 게이트는 메모리셀트랜지스터의 선택게이트로서의 컨트롤게이트를 의미한다.동일도면에 있어서 부전압방식의 소거는 컨트롤게이트에, 예를들면 - 10 V와 같은 부전압을 인가하는 것에 의해서 소거에 필요한 고전계를 형성한다.
동일도면에 예시되는 전압조건에서 명확한 바와 같이, 정전압방식의 소거에 있어서는 적어도 소오스가 공통접속된 메모리셀에 대해 일괄소거를 실행할 수가 있다. 따라서, 제11도의 구성에 있어서 소오스선SL1,SL2가 접속되어 있으면, 4개의 메모리셀 Q1∼Q4는 일괄소거 가능하게 된다. 소오스선 분할방식에는 제11도에 대표적으로 도시되는 바와 같은 데이타선을 단위로 하는 경우(공통소오스선을 데이타선방향으로 연장시킨다) 이외에, 워드선을 단위로 하는 경우 (공통소오스선을 워드선방향으로 연장시킨다) 가 있다. 한편, 부전압방식의 소거에 있어서는 컨트롤게이트가 공통접속된 메모리셀에 대해서 일괄소거를 실행할 수가 있다.
[2] 예비데이타선을 갖는 플래시메모리
제1도에는 본 발명의 1실시예에 관한 플래시메모리 FMRY의 1예의 회로도가 도시되어 있다. 동일도면에 도시된 플래시메모리 FMRY는 8비트의 데이타입출력단자 DT0∼DT7을 갖고, 각 데이타 입출력단자마다 메모리어레이 ARY0∼ARY7을 구비한다. 각 메모리어레이 ARY0∼ARY7은 동일하게 구성되고, 그들에 의해서 1개의 메모리셀어레이를 구성한다.
각각의 메모리어레이 ARY0∼ARY7에는 상기 제10도에서 설명한 2층게이트구조의 절연게이트형 전계효과트랜지스터에 의해서 구성된 메모리셀MC, 용장용 메모리셀MC -R, 구제정보저장용 메모리셀 MC- Co이 매트릭스 배치되어 있다. 메모리셀MC는결합이 있는 경우에 구제가능하게 되는 피구제용의 메모리셀이고, 메모리셀 MC-R은 구제될 메모리셀MC를 대체하기 위한 용장용의 메모리셀이며, MC -Co은 메모리셀MC-R에 의해서 대체할 메모리셀MC를 지정하기 위한 구제정보를 저장하는 구제정보저장용의 메모리셀이다. 각 메모리셀 MC, MC-R, MC- Co의 배치는 모든 메모리어레이 ARY0∼ARY7에서 공통으로 된다. 따라서, 메모리셀 MC-R은 각 메모리어레이에 1열배치되고, MC- Co은 모든 메모리어레이에서 합계 8개 (8비트분) 마련되어 있다.
동일도면에 있어서 WL0∼WL n , WL-C는 모든 메모리어레이 ARY0∼ARY7에 공통의 워드선이다. 동일행에 배치된 메모리셀의 컨트롤게이트는 각각 대응하는 워드선에 접속된다. 워드선WL-C는 메모리셀MC -Co으로 전용화된 구제용 메모리셀선택용의 워드선이다. 각각의 메모리셀어레이 ARY0∼ARY7에 있어서, 동일열에 배치된 메모리셀MC , MC -R , MC - Co의 드레인영역은 각각 대응하는 데이타선DL 0∼D L 7, DL -R에 접속되어 있다. 데이타선DL-R은 메모리셀MC-R , MC-Co으로 전용화 된 예비데이타선이다. 메모리셀MC , MC -R의 소오스영역은 소오스선SL에 공통접속된다. 메모리셀MC-Co의 소오스영역은 접지 (본 실시예에 따르면 0 V)되어 있다.
상기 소오스선SL에는 인버터회로와 같은 전압출력회로 VOUT에서 소거에 이용되는 고전압V p p가 공급된다. 전압출력회로 V0UT의 출력동작은 소거제어회로 ECONT에서 출력되는 소거신호 ERASE* (신호*은 이것이 붙여진 신호가 로우이네이블의 신호인 것을 의미한다)에 의해서 제어된다. 즉, 소거신호ERASE*의 로우레벨기간에 전압출력회로 VOUT는 고전압Vpp를 소오스선 SL로 공급해서 모든 메모리셀MC 및 MC-R의 소오스영역으로 소거에 필요한 고전압을 공급한다. 이것에 의해서, 플래시메모리 FMRY는 전체가 일괄소거가능하게 된다. 메모리셀MC-Co은 이러한 전면소거의 대상에서 제외되어 있다.
상기 워드선WL 0-WL n의 선택은 X어드레스래치 XALAT를 거쳐서 페치되는 X어드레스신호 AX를 X어드레스디코더 XADEC가 해독하는 것에 의해서 실행된다. 워드드라이버 WDRV는 X어드레스 디코더XADEC에서 출력되는 선택신호에 의거해서 워드선을 구동한다. 데이타리드동작에 있어서 워드드라이버 WDRV는 전압선택회로VSEL에서 공급되는 5V와 같은 전압V c c와 OV와 같은 접지전위V s s를 전원으로 해서 동작되고, 선택될 워드선을 전압V c c에 의해서 선택레벨로 구동하고, 비선택으로 될 워드선을 접지전위V s s와 같은 비선택레벨로 유지시킨다. 데아타의 라이트동작에 있어서 워드드라이버WDRV는 전압선택회로 VSEL에서 공급되는 12V와 같은 전압V p p와 0 V와 같은 접지전위V s s를 전원으로 해서 동작되고, 선택될 워드선을 12 V와 같은 라이트용 고전압레벨로 구동한다. 데이타의 소거동작에 있어서 워드드라이버 WDRV의 출력은 0 V와 같은 낮은 전압레벨로 된다.
워드선WL-C는 구제비트 선택회로RSEL의 출력을 받는 워드드라이버 WDRV-C에 의해서 구동된다. 구동전압은 워드드라이버WDRV와 마찬가지로 전압선택회로VSEL에 의해서 부여된다.
각각의 메모리어레이 ARY0∼ARY 7에 있어서 상기 데이타선 DL0∼D L 7, D L-R은 Y선택스위치 Y S 0∼Y S 7, Y S - R을 거쳐서 공통데이타선 CD에 공통접속된다. Y선택스위치 Y S 0∼Y S 7의 스위치제어는 Y어드레스래치 YALAT를 거쳐서 페치되는 Y어드레스신호 AY를 Y어드레스디코더 YADEC가 해독하는 것에 의해서 실행된다. Y어드레스디코더 YADEC의 출력선택 신호는 모든 메모리어레이 ARY0∼ARY7로 공통으로 공급된다. 따라서, Y어드레스디코더 YADEC의 출력선택신호중의 어느 1개가 선택레벨로 되는 것에 의해서, 각 메모리어레이 ARY 0∼ARY 7의 공통데이타선 C D에는 1개의 데이타선이 접속된다. 예비데이타선 D L-R로 전용화된 Y선택스위치 YS-R은 어드레스비교회로 ACMP의 출력에 의거해서 선택된다.
메모리셀MC에서 공통데이타선CD로 리드된 데이타는 선택스위치 RS를 거쳐서 샌스앰프SA에 부여되고, 여기에서 증폭되어 데이타출력버퍼DOB를 거쳐서 데이타버스로 출력된다. 상기 선택스위치 RS는 리드신호READ에 의해서 스위치제어된다. CLAT (b0)는 메모리셀MC -Co에서 리드된 구제정보를 저장하는 구제정보래치 CLAT의 b 0비트에 대응한다. 모든 메모리어레이 ARY0∼ARY 7의 메모리셀MC -Co-MC-C7에 저장되어 있는 구제정보가 구제정보래치 CLAT의 b 0비트∼b 7비트에 세트된다. 따라서,구제정보래치 CLAT에 저장되는 정보는 전부 8비트로 된다.
외부에서 공급되는 라이트데이타는 데이타입력버퍼 DIB를 거쳐서 데이타입력래치 DILO에 유지된다. 데이타입력래치 DILO에 유지된 데이타가 " O "일 때, 라이트회로 WR은 선택스위치WS를 거쳐서 공통데이타선CD로 라이트용의 고전압을 공급한다. 이 라이트용 고전압은 Y선택스위치 YS0∼YS7, YS-R에 의해서 선택된 어느것인가의 데이타선을 통해서 워드선에 의해 컨트롤게이트에 고전압이 인가되는 메모리셀의 드레인으로 공급되고, 이것에 의해서 상기 메모리셀이 라이트된다. 상기 선택스위치WS는 제어신호 WRITE에 의해서 스위치제어된다. 라이트의 각종 타이밍이나 전압의 선택제어와 같은 라이트동작수순은 라이트제어회로 WCONT가 제어한다. 이 라이트제어회로 WCONT에 대한 라이트동작의 지시나 라이트검출동작의 지시, 그리고 상기 소거제어회로 ECONT에 대한 소거동작의 지시나 소거검증동작의 지시는 라이트/소거용의 제어레지스터 WEREC가 부여한다. 이 제어레지스터 WEREG는 데이타버스에 접속가능하게 되고, 외부 (후술하는 CPU(12))로부터 제어데이타가 라이트된다.
상기 제어레지스터 WEREC는 제2도에 도시되는 바와 같이, Vpp비트, PV비트, P비트 및 E비트를 갖는다. P비트는 라이트동작의 지시비트로 된다. E비트는 소거동작의 지시비트로 된다. Vpp비트 및 E비트가 설정되는 것에 의해서, 이것을 참조하는 소거제어회로 ECONT가 소정의 수순에 따라서 소거를 위한 내부동작을 제어한다. 또, Vpp비트 및 P비트가 설정되는 것에 의해서, 이것을 참조하는 라이트제어회로 WCONT 가 소정의 수순에 따라서 라이트를 위한 내부동작을 제어한다. 소거 및 라이트를 위한 내부동작은 상기 제12도에서 설명한 전압을 형성하고, 각 워드선에 원하는 전압을 인가하는 것에 의해서 실행된다. 소거검증동작은 소거된 메모리셀에 대해서 리드동작을 실행하여 소거가 완료했는지 완료하지 않았는지를 검증하는 동작으로 되고, 라이트 검증동작은 라이트된 메모리셀에서 상기 라이트데이타를 리드하고 이것을 라이트데이타와 비교하는 것에 의해서 라이트가 완료했는지 완료하지 않았는지를 검증하는 동작으로 된다. 이들 검증동작은 외부의 C P U 또는 데이타프로세서가 플레시메모리에 대한 리드사이클을 기동해서 실행된다.
여기에서, 제1도의 플래시메모리 FMRY에 있어서의 결합구제를 위한 구성을 상세하게 설명한다.
먼저, 8비트분의 구제정보래치 CLAT는 제3도에 도시되는 바와 같이,최하위부터 3비트는 결함어드레스 A2∼A0이 저장되고, 4비트째에는 구제이네이블비트 RE*이 저장된다. 제1도에 따르면 각 메모리어레이 ARY 0∼ARY7에는 각각 8개의 데이타선 DL0∼DL7과 1개의 예비데이타선 DL -R을 갖기 때문에, 어드레스 신호의 하위3비트에 의해서 결함어드레스틀 특정할 수가 있다.
구제이네이블비트 RE*은 그의 로우레벨에 의해서 구제정보래치 CLAT의 하위3비트의 값이 유효하다는 것을 나타낸다. 즉,구제이네이블비트 RE*이 로우레벨인 경우에 비로소 구제정보래치 CLAT의 하위3비트는 결함어드레스로 간주된다.
개략적으로는 상기 구제비트선택회로 RSEL은 구제정보저장용의 메모리셀 MC- C0에서 도시하지 않은 MC -C7까지의 선택을 제어하고, 어드래스비교회로 ACMP는 예비데이타선 DL -R선택을 위한 제어를 실행한다. 구제비트선택회로 RSEL에는 구제모드신호 MD1과 리세트신호 MD 2가 공급된다. 어드레스비교회로 ACMP에는 구제비트선택회로 RSEL의 출력, Y어드레스래치 YALAT의 출력 및 구제정보래치 CLAT에서 출력되는 구제정보가 공급된다. 플래시메모리 FMRY는 구제모드신호 MD1이 액티브레벨일 때는 구제프로그램모드로 되고, 리세트신호 MD2가 액티브 레벨일 때는 구제정보래치모드로 되며, 구제모드신호 MD 1 및 리세트신호 MD 2가 인액티브레벨일 때는 통상모드로 된다. 구제프로그램모드 및 구제정보래치모드에 있어서 구제비트선택회로 RSEL은 로울레벨의 제어신호 φ를 출력한다.
구제모드신호 MD 1이 액티브레벨로 되어 상기 구제프로그램모드가 설정되면, 구제비트선택회로 RSEL은 로우레벨의 제어신호φ에 의해서 X어드레스디코더 XADEC에 의한 워드선 선택동작을 금지하고 그것 대신에 구제정보저장용의 메모리셀MC- C0∼MC - C7로 전용화된 워드선WL-C를 선택제어한다. 그리고, 어드레스비교회로 ACMP에는 Y어드레스디코더 YADEC에 의한 Y선택스위치 YS0∼YS7의 선택동작을 금지시키고, 그것 대신에 예비데이타선 DL-R로 전용화된 Y선택스위치 YS -R을 어드레스비교회로 ACMP에 선택시킨다. 이 때, 라이트/소거제어레지스터 WEREG에 대해서 Vpp비트와 P비트가 세트되어 라이트동작이 지시되면, 메모리어레이 ARY0의 데이타래치 DILO로 외부에서 공급된 구제정보가 메모리셀MC - C0에 라이트된다. 메모리어레이 ARY 1 ∼ ARY 7의 내부에 대해서는 동일도면을 간단화하기 위해서 도시하고 있지 않지만, 메모리어레이 ARY1∼ARY 7의 각각도 역시 메모리 어레이 ATY0이 갖는 데이타래치 DILO, 메모리셀MC - C0,구제정보래치 b0에 대응하는 데이타래치 DIL1∼DIL7, 메모리셀 MC-C1∼MC-C7, 구제정보래치 b 1∼b 7을 갖는다. 따라서, 메모리어레이 ARY 1∼ARY 7의 데이타래치 DIL1∼DIL7로 외부에서 공급된 구제정보가 메모리셀 MC-C1-MC-C7에 라이트된다. 이것에 의해서, 라이트되는 구제정보는제3도에 대응되고, 구제될 결함어드레스 A2-A0과 로우레벨과 같은 액티브레벨로 된 구제이네이블비트 RE*이 구제정보래치 CLAT의 b 0∼b 3에 저장된다. 이 실시예에 있어서 b 7∼b 4에 저장되는 데이타는 특별히 의미를 갖지 않는다.
리세트신호 MD 2가 액티브레벨로 되어 상기 구제정보래치모드가 설정되면, 구제비트선택회로 RSEL은 로우레벨의 제어신호φ에 의해서 X어드레스디코더 XADEC에 의한 워드선 선택동작을 금지하고 그것 대신에 구제정보저장용의 메모리셀 MC -C로 전용화된 워드선 WL- C를 선택제어한다. 그리고, 어드레스비교회로 ACMP에는 Y어드레스디코더 YADEC에 의한 Y선택스위치 YS0∼YS7의 선택동작을 금지시키고, 그것 대신에 예비데이타선 D L - R로 전용화된 Y선택스위치YS-R을 어드레스비교회로 ACMP에 선택시킨다. 또, 구제비트선택회로 RSEL은 제어신호 READ를 선택 레벨로 함과 동시에 센스앰프SA를 활성화하고, 또한 구제정보래치 CLAT를 래치동작시킨다. 이것에 의해, 메모리셀 MC-C0∼ MC- C7에 저장된 구제정보가 구제정보래치 CLAT의 b 0비트∼b 7비트로 내부전송된다. 내부전송된 구제정보는 어드레스비교회로 ACMP를 향해서 출력된다. 리세트신호 MD 2는 특히 제한되지 않지만, 플래시메모리 FMRY가 적용되는 시스템의 파워온 리세트신호 또는 플래시메모리 FMRY에 대한 리세트신호로 된다. 따라서, 불휘발적으로 메모리셀 MC -C0∼MC-C7에 유지되어 있는 구제정보는 전원투입과 함께 구제정보래치 CLAT의 b0비트∼b 7비트로 로드된다. 따라서, 리드 또는 라이트액세스시마다 미리 메모리셀 MC- C0∼MC -C7에서 구제정보를 리드하는 것을 필요로 하지 않아 그만큼 액세스의 고속화를 도모할 수가 있다. 또, 구제정보를 메모리셀MC- C0-MC -C7에 프로그램한 직후에 있어서는 리세트신호 MD 2에 의해 구제정보래치모드를 설정하는 것에 의해서, 구제정보의 초기로드를 실행할 수가 있다.
상기 통상모드에 있어서 어드레스비교회로 ACMP는 Y어드레스래치 YALAT에서 출력되는 어드레스신호와 구제정보래치 CLAT에서 출력되는 결합어드레스를 비교한다. 그 비교결과가 일치하는 경우, 즉 결함을 갖는 피구제용의 메모리셀 MC가 액세스되는 경우에는 Y어드레스디코더 YADEC에 의한 Y선택스위치 YS0∼YS7의 선택동작을 금지시키고, 그것 대신에 예비데이타선 DL-R로 전용화된 선택스위치 YS-R을 선택한다. 이것에 의해, 결함어드레스 A2∼A0과 동일한 하위어드레스를 포함하는 어드레스신호에 의한 리드 또는 라이트액세스에서는 예비데이타선 DL-R이 선택된다. 또한, 어드레스비교회로 ACMP에 의한 일치출력은 상기 구제이네이블비트 RE*이 로우레벨과 같은 액티브레벨로 되어 있는 경우에 한정된다.
어드레스비교회로 ACMP의 1예는 제4도에 도시된다. 즉, 배타적 부논리합게이트 EXNOR에서 각 어드레스비트 A0, A1, A2의 일치검출을 실행하고, 전체비트가 일치하고 또한 구제이네이블비트 RE*이 로우레벨인 경우에만 논리곱게이트 AND의 출력이 하이레벨로 된다. 논리곱게이트 AND의 출력과 구제비트선택회로 RSEL의 출력신호φ의 반전신호는 부논리합게이트 NOR로 공급되고, 그 출력을 받는 드라이버회로 DRV의 출력에 의해서 예비 데이타선 선택신호가 형성된다. 상기 신호φ는 구제프로그램모드 및 구제정보래치모드에 있어서 로우레벨로 된다.
[3] 예비워드선을 갖는 플래시메모리
제5도에는 본 발명의 다른 실시예로서 예비워드선을 갖는 플래시 메모리 FMRY가 도시되어 있다. 제1도와의 상이점은 예비데이타선 D L-R 대신에 1행분의 예비워드선 WL-R을 구비하고, 그것에 따라서 Y선택스위치 YS-R이 폐지되며 그들의 변경점에 대응하는 기능이 구제비트선택회로 RSEL 및 어드레스비교회로 ACMP에 부여된다는 것이다. 그밖의 구성은 제1도에서 설명한 것과 동일하다. 제1도와 동일기능을 갖는 회로블럭 및 회로기호에는 동일부호를 붙이고 그 상세한 설명을 생략한다. 제1도와의 상이점을 이하에 상세하게 기술한다.
먼저, 8비트분의 구제정보래치 CLAT는 제6도에 도시되는 바와 같이, 최하위 b 0비트∼b 6비트는 결함어드레스 A3∼A9가 저장되고 최상위비트 b 7에는 구제이네이블비트 RE*이 저장된다.
이 결함어드레스의 비트수는 제5도에 있어서 워드선WL0∼WLn의 갯수가 128개 있는 경우를 상정하고 있다. 구제이네이블비트 RE*은 그의 로우레벨에 의해서 구제정보래치 CLAT의 하위7비트의 값이 유효하다는 것을 나타낸다. 즉, 구제이네이블비트 RE*이 로우레벨인 경우에 비로소 구제정보래치 CLAT의 하위7비트는 결합어드레스로 간주된다.
개략적으로는 상기 구제비트선택회로 RSEL은 구제정보저장용의 메모리셀MC-C0∼MC- C7의 선택을 제어하고, 어드레스비교회로 ACMP는 예비워드선 WL-R선택을 위한 제어를 실행한다.
구제비트선택회로 RSEL에는 구제모드신호 MD1과 리세트신호 MD2가 공급된다. 어드레스비교회로 ACMP에는 X어드레스래치 XALAT의 출력과 모든 메모리어레이의 구제정보래치 CLAT에서 출력되는 구제정보가 공급된다. 플래시메모리 FMRY는 구제모드 신호 MD1이 액티브레벨일 때는 구제프로그램모드로 되고, 리세트신호 MD 2가 액티브레벨일 때는 구제정보래치모드로 되며, 구제모드 신호 MD1 및 리세트신호 MD2가 인액티브레벨일 때는 통상모드로 된다. 구제프로그램모드 및 구제정보래치모드에 있어서 구제비트선택회로 RSEL은 로우레벨의 제어신호 φ를 출력한다.
구제모드신호 MD1이 액티브레벨로 되어 상기 구제프로그램모드가 설정되면, 구제비트선택회로 RSEL은 로우레벨의 제어신호 φ에 의해서 X어드레스디코더 XADEC에 의한 워드선 선택동작을 금지하고, 그것 대신에 구제정보저장용의 메모리셀 MC -C0∼MC-C7로 전용화된 워드선WL -C를 선택제어한다. 또, Y어드레스디코터 YADE C에는 Y선택스위치 YS7을 선택시킨다. 이 때, 라이트/소거 제어레지스터 WEREG에 대해서 Vpp비트와 P비트가 세트되어 라이트동작이 지시되면, 메모리어레이 ARY0의 데이타래치 DIL0으로 외부에서 공급된 구제정보가 메모리셀MC - C0에 라이트된다. 제1도에서 설명한 바와 같이 메모리어레이 MARY1∼MARY7의 각각은 데이타래치 DIL1∼DIL7, 메모리셀 MC-C1∼MC-C7, 구제정보래치 b 1∼b 7을 갖는다. 따라서, 메모리어레이 ARY1∼ARY7의 데이타래치 DIL1∼DIL7로 외부에서 공급된 구제정보가 메모리셀MC-C1∼MC- C7에 라이트된다. 이것에 의해서, 라이트되는 구제정보는 제6도에 대응되고 구제될 결합어드레스 A9∼A3과 로우레벨과 같은 액티브레벨로 된 구제이네이블비트 RE*이 구제정보래치 CLAT의 b 0-b 7에 저장된다.
리세트신호 MD2가 액티브레벨로 되어 상기 구제정보래치모드가 설정되면, 구제비트선택회로 RSEL은 로우레벨의 제어신호φ에 의해서 X어드레스디코더 XADEC에 의한 워드선선택동작을 금지하고, 그것 대신에 구제정보저장용의 메모리셀 MC -C0∼MC- C7로 전용화된 워드선WL- C를 선택제어한다. 또, Y어드레스디코더 YADEC에는 Y선택스위치 YS7을 선택시킨다. 그리고,구제비트선택회로 RSEL은 제어신호 READ를 선택레벨로 함과 동시에 센스앰프SA를 활성화하고, 또한 구제정보래치 CLAT를 래치동작시킨다. 이것에 의해, 메모리셀 MC -C0∼MC-C7에 저장된 구제정보가 구제정보래치 CLAT의 b0비트∼b7비트에 래치된다. 래치된 구제정보는 어드레스비교회로 ACMP를 향해서 출력된다.
상기 통상모드에 있어서 어드레스비교회로 ACMP는 X어드레스래치 XALAT에서 출력되는 어드레스신호와 구제정보래치 CLAT에서 출력되는 결함어드레스 A9∼A3을 비교한다. 그 비교결과가 일치하는 경우, 즉 결함을 갖는 피구제용의 메모리셀MC가 액세스되는 경우에는 X어드레스디코더 XADEC에 의한 워드선WL0∼WLn의 선택동작을 금지시키고, 그것 대신에 예비워드선 WL-R을 선택한다. 이것에 의해서, 결합어드레스 A9∼A3과 동일한 상위어드레스를 포함하는 어드레스신호에 의한 리드 또는 라이트액세스에서는 예비워드선 WL-R이 선택된다. 또한, 어드레스비교회로 ACMP에 의한 일치출력은 상기 구제이네이블비트 RE*이 로우레벨과 같은 액티브레벨로 되어 있는 경우에 한정된다. 이 경우의 어드레스비교회로 ACMP의 1예는 제4도에 있어서 부논리합게이트 NOR을 논리곱게이트 AND의 출력을 반전해서 출력하는 인버터로 변경해서 얻어지는 회로에 의해서 구성할 수가 있다.
[4] 마이크로컴퓨터
제7도에는 상기 플래시메모리 FMRY를 내장한 본 발명의 1실시예에 관한 싱글칩 마이크로컴퓨터가 도시되어 있다. 동일도면에 도시되는 싱글칩 마이크로컴퓨터 (10) 은 플래시메모리FMRY, CPU (12) , DMAC (13) , 버스컨트롤러 (BSC) (14) , ROM (15) , RAM(16) , 타이머 (17) , 직렬통신인터페이스 (SCI) (18) , 제1∼제9 일출력포트 IOP1∼IOP9, 클럭발진기(CPG) (19)의 기능블럭 내지는 모듈로 구성되고, 공지의 반도체제조기술에 의해 1개의 반도체기판상에 반도체집적회로로서 형성된다.
상기 싱글칩 마이크로컴퓨터 (10)은 전원단자로서 접지레벨단자 Vss , 전원전압례벨단자 V c c ,플래시메모리 FMRY의 라이트소거용 고전압단자 Vpp , 그밖에 전용제어단자로서 리세트단자 RES, 스탠바이단자 STBY, 모드제어단자 MODE , 클럭입력단자 EXTAL, XTAL을 갖는다. 그들은 외부단자이다. 플래시메모리 FMRY의 라이트/소거용 고전압을 전원전압레벨단자 Vcc에서 공급되는 5 V와 같은 전압을 내부승압에 의해 얻는 경우에는 상기 고전압전용의 외부단자를 생략할 수 있다. 클럭입력단자 EXTAL, XTAL에 접속되는 도시되지 않은 수정발진자에 의거해서, 클럭발진기 (9)가 생성하는 시스템클럭과 동기해서 싱클칩 마이크로컴퓨타 (10)이 동작한다. 또는, 외부클럭을 EXTAL단자에 입력해도 좋다. 시스템클럭의 1주기를 1스테이트라고 한다.
시스템클럭은 논오버랩(non-overlapped)의 2상클럭으로 된다.
상기 기능블럭은 내부버스에 의해서 서로 접속된다. 내부버스는 어드레스버스 및 데이타버스 이외에 리드신호, 라이트신호, 그리고 버스사이즈신호 및 시스템클럭 등을 포함하는 제어버스 등에 의해서 구성된다. 내부어드레스버스에는 IAB, PAB가 존재하고, 내부 데이타버스에는 IDB, PDB가 존재한다. IAB, IDB는 플래시메모리FMRY, CPU (12) , ROM(15) , RAM(16), 버스컨트롤러 (14) 및 입출력포트 IOP1∼IOP9의 일부에 접속된다. PAB , PDB는 버스컨트롤러 (14) , 타이머 (17) , SCI (18) , 입출력포트 IOP1∼9에 접속된다. IAB와 PAB, IDB와 PDB는 각각 버스컨트롤러 (14)에 의해 인터페이스된다. 특히 제한되지 않지만, PAB와 PDB는 그것이 접속되어 있는 기능블럭내의 레지스터액세스에 오로지 사용된다.
입출력포트 IOP1 ∼ IOP9는 외부버스신호와 입출력회로의 입출력신호와의 입출력에 겸용으로 되어 있다. 이들은 동작모드 또는 소프트웨어의 설정에 의해 기능이 선택되어 사용된다. 외부 어드레스, 외부데이타는 각각 이들의 입출력포트에 포함되는 도시하지 않은 버퍼회로를 거쳐서 IAB, IDB와 접속되어 있다. PAB, PDB는 입출력포트나 버스컨트롤러 (14) 등의 내장레지스터를 리드/라이트하는데 사용되고, 외부버스와는 집적적인 관계는 없다. 내부버스 및 외부버스 모두 16비트버스폭으로 되고, 바이트사이즈(8비트) 및 워드사이즈 (16비트)의 리드/라이트가 실행되도록 되어 있다. 또한, 외부버스는 8비트폭으로 할 수도 있다.
상기 리세트단자 RES에 시스템리세트신호가 부가되면 모드제어단자 MODE에 의해 부여되는 동작모드를 페치하고, 싱글칩 마이크로컴퓨터 (이하, 단지 마이크로컴퓨터라고도 한다) (10)은 리세트상태로 된다. 동작모드는 특히 제한되지 않지만, 내장ROM(15)의 유효/무효, 어드레스공간을 16M바이트 또는 1M바이트, 데이타 버스폭의 초기값을 8비트 또는 16비트중 어느것인가로 할 것인가 등을 결정한다. 필요에 따라서, 모드제어단자 MODE는 여러개의 단자로 되고, 이들 단자로의 입력상태의 조합에 의해 동작모드가 결정된다.
리세트상태를 해제하면, CPU (12)는 스타트어드레스를 리드해서 이 스타트어드레스에서 명령의 리드를 개시하는 리세트예외처리를 실행한다. 상기 스타트어드레스는 특히 제한되지 않지만, 0번지부터 시작되는 영역에 저장되어 있는 것으로 한다. 그 후, CPU(12) 는 상기 스타트어드레스부터 순차 명령을 실행한다.
DMAC (13)은 CPU (12)의 제어에 의거해서 데이타의 전송을 실행한다. CPU (12)와 DMAC (13)은 서로 배타적으로 내부버스 및 외부버스를 사용해서 리드/라이트동작을 실행한다. CPU (12) 또는 DMAC (13) 중의 어느것인가를 동작할 것인지의 조정은 버스컨트롤러 (14) 가 실행한다.
버스컨트롤러 (14)는 CPU (12) 또는 DMAC (13)의 동작에 호응해서 버스사이클을 구성한다. 즉, CPU (12) 또는 DMAC (13)에서 출력되는 어드레스, 리드신호, 라이트신호, 버스사이즈신호에 의거해서 버스사이클을 형성한다. 예를들면, RAM(16)에 상당하는 어드레스를 CPU (12)가 내부어드레스버스 IAB로 출력한 경우, 버스사이클은 1스테이트로 되고, 바이트/워드 사이즈에 관계없이 1스테이트에서 리드/라이트가 실행되도록 되어있다. 타이머 (17) , SCI (18) ,입출력포트 IOP1∼ IOP9에 상당하는 어드레스를 CPU (12)가 내부어드레스버스 IAB로 출력한 경우 버스사이클은 3스테이트로 되고, 내부어드레스버스 IAB의 내용이 내부어드레스버스 PAB로 출력되고, 바이트/워드사이즈에 관계없이 3스테이트에서 리드/라이트동작을 실행하도록 되어있다. 이 제어는 버스컨트롤러 (14)가 실행한다.
본 실시예의 마이크로컴퓨터 (10)에 있어서 플래시메모리 FMRY는 사용자프로그램, 튜닝정보, 데이타테이블 등을 적절하게 저장한다. ROM(15)에는 특히 제한되지 않지만, OS와 같은 시스템프로그램이 저장된다.
여기에서, CPU (12)에 의한 플래시메모리 FMRY의 동작제어에 대해서 설명한다. 플래시메모리 FMRY는 내부버스IAB, IDB에 결합되고, CPU (12) 등에 의해서 액세스가능하게 된다. 즉, CPU (1 2)는 라이트/소거제어레지스터 WEREG에 대한 제어정보의 설정,메모리셀 MC에서 데이타를 리드하기 위한 리드동작을 지시할 때의 상기 제어신호 READ의 공급, 어드레스신호의 공급, 라이트데이타의 공급, 구제모드신호 MD1의 공급을 제어한다. 그리고, 외부의 리세트회로 등에 대해서 리세트단자 RES로의 시스템 리세트신호입력을 제어해서 리세트신호 MD2를 생성시키는, 소위 소프트웨어 러세트와 같은 처리를 제어한다. 이에 대한 상세한 것은 후술한다. 소거검증 및 라이트검증을 위한 리드동작의 지시는 CPU (12)가 실행하고,리드된 데이타를 CPU (12)가 검증한다.
플래시메모리 FMRY에 대한 상기 구제정보래치모드는 마이크로컴퓨터의 리세트단자 RES에 소정 레벨의 시스템리세트신호가 부가되는 것에 의해서 마이크로컴퓨터의 내부가 초기화될 때 리세트신호 MD2에 의해 설정된다. 리세트단자 RES로의 리세트의 지시는 시스템상에 배치된 리세트회로에서 부여된다. 상기 도시하지 않은리세트회로는 파워온 리세트 또는 도시하지 않은 시스템상에 배치된 리세트버튼의 누름조작 또는 마이크로컴퓨터 (10)으로부터의 지시에 의거해서 리세트단자 RES로의 리세트를 지시한다. 따라서, 불휘발적으로 상기 메모리셀에 저장되어 있는 구제정보는 전원 투입 및 시스템의 초기화마다 스스로 구제정보래치 CLAT에 로드되어 이용가능하게 된다.
상기 마이크로컴퓨터 (1 0)으로부터의 지시에 의거하는 리세트는 CPU (12)가 플래시메모리 FMRY에 대한 리라이트와 같은 데이타처리의 도중에 구제정보프로그램모드를 설정해서 구제정보를 라이트한 후, 플래시메모리 FMRY에 구제정보래치모드를 설정하거나 할때에 이용한다. 즉, 리라이트에 있어서의 검증에 의해서 메모리 셀 MC의 결함을 검출했을 때, 구제정보를 메모리셀 MC-C0∼MC-C7에 라이트하여 그 구제정보를 이용한 결함구제를 가능하게 하기 위해 실행된다. 리세트회로에 대한 시스템리세트신호 출력 지시는 소정의 입출력포트로부터 소정의 타이밍에서 리세트회로에 부여하면 좋다. 구제정보 그 자체의 라이트는, 예를들면 CPU(12)가 플래시메모리 FMRY에 대한 리라이트를 실행하고 있을때 소거검증 또는 라이트검증에 의해 메모리셀 MC의 결함을 검출한 경우, CPU (12) 가 구제모드신호 MD1을 플래시메모리 FMRY로 공급하고 구제프로그램모드로 하는 것에 의해서 실행한다. 결합메모리셀이라는 것은 CPU (12)에 의해 미리 설정된 시간내에 데이타의 소거 또는 라이트를 할 수 없었던 것을 가리킨다.
특히 제한되지 않지만, 본 실시예의 마이크로컴퓨터는 여러개의 비트로 이루어지는 모드신호 MODE가 소정의 값으로 되면 플래시메모리 FMRY에 대한 외부로부터의 직접액세스를 가능하게 하는 동작모드가 설정된다. 이 동작모드에 있어서 CPU (12)는 외부에 대한 실질적인 제어동작이 정지 또는 CPU (12)와 내부버스 IDB, I AB와의 접속이 끊기고, 플래시메모리 FMRY는 예를들면 입출력포트 IOP1 및 IOP2를 거쳐서 외부에서 직접 액세스가능하게 된다. 이 동작모드에 있어서 마이크로컴퓨터는 외관상 플래시메모리 FMRY의 단일체 칩과 등가로 된다. 따라서, 플래시메모리 FMRY에 대한 상기 모든 액세스제어정보는 도시하지 않은 외부의 데이타프로세서 등에서 공급되게 된다.
따라서, 본 실시예의 마이크로 컴퓨터에 내장된 플래시메모리 FMRY에 대해서 프로그램이나 데이타를 최초에 라이트하는 동작은 EPROM라이터와 같은 라이트장치를 사용해서 능률적으로 실행하거나 또는 내장된 CPU (12)의 제어에 의해 실행하는 것이 가능하다. 후자에 있어서는 마이크로컴퓨터가 회로기판에 실장된 상태 (온보드상태)에서도 리라이트가능하다는 것을 의미한다. 예를들면, 온보드상태에서 튜닝정보를 리라이트하는 경우에 적용된다. 특히, 메모러셀 MC의 결합에 대해서는 온보드상태 또는 칩상태의 어떤 경우에 있어서도 구제정보비트를 메모리셀MC- C0∼MC -C7에 라이트하는 것에 의해서 대처한다. 따라서, 당초 결함이 없더라도 메모리셀MC의 특성이 경시적으로 저하해서 결합이 나중에 발생한 경우에도, 그 결합에 대응하는 구제정보를 온보드상태에서 프로그램하는 것에 의해서 구제가능하게 된다. 플래시메모리 FMRY에 저장되는 정보가 프로그램정보이더라도 회로구조적으로는 결함메모리셀 MC를 용장용의 메모리셀MC-R로 치환해서 그의 결합을 구제할 수가 있다. 결합메모리셀을 용장메모리셀로 치환하는 제어는 어드레스비교회로 ACMP가 구제정보에 따라서 실행하기 때문에, 상기 치환를 위한 처리에 의해서 CPU 등에 부하가 걸리는 일은 없다.
[5] 온보드상태에서의 결합구제
제8도에는 온보드상태에서의 결함구제수순의 1예가 도시되어 있다. 동일도면의 수순은 제1도의 플래시메모리 FMRY의 구성에 대응되는 것으로서, 설명을 명료하게 하기 위해서 예비데이타선 DL -R이 1개인 경우를 상정하고 그 제어주체를 마이크로컴퓨터가 내장된 CPU (12) 로 한다.
먼저, CPU (12)가 메모리셀MC에 대한 소거/라이트를 실행하고(스텝S1), 그에 대한 검증에서 이상이 있는지를 검증하고(스텝 S2) ,이상이 없으면 구제불필요로 된다. 이상이 있는 경우에는 CPU (12)에 의해서 불량어드레스가 체크되고(스텝S3) , 데이타선 1개만의 불량인지 아닌지가 판정되고 (스텝S4) ,여러개에 걸친 불량인 경우에는 구제불가능으로 된다. 데이타선 1개만의 불량인 경우에는 CPU (12)가 구제모드신호 MD1에 의해서 플래시메모리 FMRY에 구제프로그램모드를 설정한다 (스텝S5) .
이 동작모드를 설정한 후, CPU (12)는 플래시메모리 FMRY의 라이트/소거제어레지스터 WEREG에 Vpp비트와 P비트를 세트해서 라이트모드를 설정하고, 상기 불량메모리셀 MC가 결합된 1개의 데이타선을 지정하는 불량어드레스 A2∼A0과 로우레벨의 구제이네이블비트 RE*을 포함하는 구제정보를 라이트데이타로서 플레시메모리FMRY로 공급하여 상기 구제정보를 메모리셀MC -C에 라이트한다(스텝S6) . 그 후, CPU (12) 는 통상모드로 되돌러보내지고 (스텝S7) , 소정의 입출력포트를 거쳐서 외부의 리세트회로에 시스템리세트신호 출력을 지시한다. 이 때, 상기 라이트에 사용되는 데이타 또는 프로그램은 마이크로컴퓨터 (10)의 리세트상태에 따라서도 소실되지 않도록 도시하지 않은 2차 기억장치 등으로 퇴피된다. 이것에 의해서, 마이크로컴퓨터 (10)은 리세트되고, 그것과 함께 마이크로컴퓨터 내부의 리세트신호 MD 2가 액티브레벨로 되어 플래시메모리 FMRY에 구제정보 래치모드가 설정된다(스텝 S 8) . 스텝S8의 리세트개시에 의해, 스텝S6에서 메모리셀MC-C에 라이트된 구제정보가 구제정보래치CLAT에 로드되고, 상기 구제정보에 의한 결함구제가 가능한 상태로 된다. 그 후, 외부로부터의 인터럽트 등에 의해, 예비데이타선 D L -R의 메모리셀에 불량이 없는지를 또 검증하기 위해 재차 소거/라이트가 실행된다(스텝S9) . 이 때, 상기 불량데이타선의 메모리셀은 예비데이타선DL-R의 메모리셀MC-R로 대체된 라이트가 실행된다.
그것에 대해서 검증이 실행되고(스텝S10) ,이상이 없으면 처리를 종료하고 이상이 있으면 용장용의 메모리셀MC-R 등에 결함이 있는 것으로 되어 상기 플래시메모리 FMRY는 불량으로 된다.
상기 제어수순은 단일체 칩으로서의 플래시메모리 FMRY에 대해서도 외부의 CPU 또는 데이타프로세서가 마찬가지로 실행할 수 있다.
제9도에는 상기 처리수순에 의한 라이트할 데이타 또는 프로그램을 외부의 호스트장치에서 받는 경우의 시스템구성예가 도시되어 있다. 특히 제한되지 않지만, 호스트장치 (퍼스널컴퓨터, 워크스테이션 등) (20)은 실장기판상의 마이크로컴퓨터 (10)의 SCI (18)과 인터페이스되고, 라이트데이타 또는 프로그램은 CPU (12)를 거쳐서 플래시메모리 FMRY에 부여된다. 제9도에 있어서(23)은 리세트회로를 포함하는 TTL회로이다. (22)는 제8도의 스텝S8에서 실행되는 리세트개시를 위한 시스템리세트신호이고, (21)은 리세트회로로 시스템리세트신호(22)를 출력시키기 위한 지시신호로 된다. 제9도와 같은 경우에는 상기 스텝S8의 리세트개시 직전에 있어서 라이트대상 데이타나 프로그램의 퇴피는 불필요하다. 또, 스텝S9를 개시하기 위한 지시는 호스트장치 (20)이 CPU (12) 에 부여하면 좋다. 이상과 같은 리라이트는 마이크로컴퓨터 (10) 의 사용자가 실행할 수 있다.
사용자애 의한 라이트는 실장기판으로의 실장상태에서만 허용하는 것에 한정되지 않고, 범용PROM라이터와 같은 라이트장치에 소켓어탭터를 거쳐서 마이크로컴퓨터 (10)을 장착해서 실행할 수 있도록 하는 것도 가능하다.
상기 실시예에 의하면, 이하의 작용효과를 얻을 수가 있다.
[1] 구제정보 저장용의 메모리셀 MC- C를 메모리셀어레이에 마련하는 것에 의해서, 라이트를 위한 고전압발생회로 등을 구제정보의 라이트 등에도 유용가능하게 해서 플래시메모리 FMRY의 물리적인 회로규모의 증대를 최소한으로 할 수가 있다.
[2] 구제정보를 라이트할 때의 메모리셀 MC-C의 선택을 구제모드신호 MD 1과 같은 특정 신호를 사용해서 간단하게 실행할 수가 있다 .
[3] 구제이네이블정보 RE*을 포함하는 구제정보를 메모리셀 MC-C에 저장하는것에 의해서, 휴즈 녹여자름에 의한 구제프로그램을 전혀 필요로 하지 않는다.
[4] 어드레스비교회로 ACMP에 부여되는 구제정보는 구제정보 래치 CLAT에서 부여되므로, 액세스시마다 구제정보 저장용의 메모리셀 MC -R을 리드하는 액세스를 필요로 하지 않아 용장에 의한 구제가 가능하여도 액세스속도가 저하하는 것을 방지할 수 있다.
[5] 구제될 메모리셀 MC에 대한 액세스의 검출과 그 때의 치환되는 용장용의 메모리셀 MC-R의 선택을 어드레스비교회로 ACMP가 실행하므로, 외부에 부담을 주는 일없이 불량을 용장으로 치환할 수가 있다.
[6] 상기에 의해, 저장되는 정보가 데이타나 프로그램이라고 하더라도 마찬가지로 메모리셀어레이의 결함을 구제할 수가 있다.
또,상기에 의해 경시적인 메모리셀 MC의 특성저하에 의한 결합도 간단하게, 즉 온보드상태에서 구제할 수가 있다.
[7] 특정 데이타선에 데이타단자가 결합되는 소수의 불휘발성 기억소자가 통상온상태에서 결합을 갖는 경우에는 상기 데이타선을 공유하는 어떠한 기억소자도 그 결합의 영향을 받게 되어 예비데이타선 DL-R은 그와 같은 상태의 결함을 용이하게 구제가능하게 할 수 있다.
[8] 상기 플래시메모리 FMRY를 액세스제어할 수 있는 CPU (12) 를 구비한 마이크로컴퓨터 (10) 은 온보드 상태에서 상기 플래시메모리 FMRY에 있어서의 메모리셀어레이의 결함을 간단하게 구제할 수가 있다.
[9] 상기 구제정보의 리드지시를 마이크로컴퓨터 (10) 내부의 리세트신호 MD2에 의해 부여하는 것에 의해서, 전원투입시와 구제정보 라이트직후와의 쌍방에 있어서 구별없이 구제정보래치 CLAT로의 구제정보의 로드를 간단하게 실행할 수가 있다.
[10] CPU (12)에 의한 플래시메모리 FMRY에 대한 리라이트동작의 일환으로서 메모리셀 MC-C로의 구제정보의 저장과 구제정보래치 CLAT로의 상기 구제정보의 초기로드를 실현하는 것에 의해서, 결합구제를 위한 제어수순을 용이하게 할 수 있다.
[11] 정보리라이트시에 또는 정기적으로 소거 및 라이트 검증과같은 셀프테스트를 CPU (12)가 실행하고, 그 결과에 따라서 용장용의 메모리셀MC-R에 의해 결합을 자기수리복구 (self-repairs)할 수가 있다. 상기 실시예의 플래시메모리에 있어서는 메모리셀이레이 전면이 일괄 소거되므로, 수리복구에 이용되는 라이트데이타 또는 프로그램정보를 외부에서 받아들여 리라이트에 사용할 수가 있다.
이상 본 발명자에 의해서 이루어진 발명을 실시예에 따라서 구체적으로 설명하였지만, 본 발명은 그것에 한정되는 것은 아니고 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.
예를들면, 구제정보 저장용의 메모리셀 (MC-C)에서 래치수단 (CLAT)로의 구제정보의 로드의 지시는 리세트신호(MD2)를 사용하는 것에 한정되지 않고, 그 전용의 제어신호를 할당해도 좋다. 불휘발성 반도체기억장치가 데이타프로세서에 내장되는 것인 경우에는 내장 CPU가 리라이트동작의 일환으로서 그 제어신호를 출력하도록 해도 좋다. 또는, CPU가 제1 선택수단을 거쳐서 플래시메모리를 액세스하지않는 기간에 구제정보를 리드하도록 해도 좋다. 어떠한 경우라도, 구제정보의 리드타이밍은 데이타처리상 지장이 없는 범위에서 임의로 결정할 수가 있다. 적어도 C PU에 의한 플래시메모리의 액세스동작과 경합하지 않는 타이밍을 소프트웨어적으로 또는 하드웨어적으로 형성하면 좋다.
또, 불휘발성 반도체기억장치는 전면일괄소거형의 플래시메모리에 한정되지 않고, 블럭단위로의 소거가 가능한 플래시메모리이어도 좋다. 예를들면, 소거단위블럭마다 메모리셀의 소오스선을 공통화해 두고, 소거대상 블럭어드레스를 외부에서 지정가능하게 해 두면 좋다.
또, 불휘발성 반도체 기억장치는 NMOS형의 트랜지스터를 사용한 EEPROM이어도 좋다. 또는, 자외선 소거형의 EPROM이어도 좋다. 또, 마이크로컴퓨터는 ROM(15)를 갖지 않고 그것을 플래시메모리와 같은 불휘발성 반도체기억장치만으로 실현하여도 좋다. 또, 플래시메모리와 같은 불휘발성 반도체기억장치에 저장되는 정보는 프로그램정보 또는 데이타정보 중 어느 한쪽만으로 하여도 좋다.
본원에 있어서 개시되는 발명중 대표적인 것에 의해서 얻어지는 효과를 간단하게 설명하면 다음과 같다.
즉, 면적의 대폭적인 증가나 액세스시간의 증가를 수반하지 않고 또 프로그램과 데이타의 구별없이 모두 온보드 상태에서 불휘발성 반도체 기억장치의 메모리어레이의 결함을 구제할 수가 있다.
즉, 특별한 공정이나 장치를 필요로 하지 않고 또한 기기에 넣은 후에 발생하는 기억소자의 특성저하에 대해서도 메모리셀어레이의 결함을 구제할 수가 있다.
중앙처리장치와 함께 온칩으로 불휘발성 반도체기억장치가 내장되는 경우에는 중앙처리장치가 셀프테스트를 실행하고, 그 결과에 따라서 용장용의 기억소자에 의해 결함을 자기수리복구할 수도 있다.
제1도는 본 발명의 1실시예에 관한 예비데이타선을 갖는 플래시 메모리의 회로도.
제2도는 라이트/소거 제어레지스터의 1예의 설명도.
제3도는 제2도의 플래시메모리에 있어서의 구제정보와 그것을 사용하는 구제수순의 1예의 설명도.
제4도는 어드레스 비교회로의 1예의 논리회로도.
제5도는 본 발명의 다른 실시예에 관한 예비워드선을 갖는 플래시메모리의 회로도.
제6도는 제5도의 플래시메모리에 있어서의 구제정보와 그것을 사용하는 구제수순의 1예의 설명도.
제7 도는 본 발명에 관한 데이타프로세서의 1실시예인 싱글칩 마이크로컴퓨터의 블럭도.
제8도는 온보드상태에서의 플래시메모리에 대한 결함구제수순의 1 예를 도시한 흐름도.
제9도는 온보드상태에서의 플래시메모리 리라이트를 위한 1예의 시스템도.
제10도는 플래시메모리의 원리에 대한 설명도.
제11도는 플래시메모리에 있어서의 메모리셀 어레이의 원리적인 회로도.
제12도는 플래시메모리의 메모리셀에 대한 소거/라이트동작을 위한 전압조건의 1예의 설명도.

Claims (48)

  1. 정보를 스레쉬홀드전압의 값으로서 기억하는 여러개의 메모리셀;
    상기 여러개의 메모리셀중의 결함 메모리셀을 구제하기 위한 것으로서, 정보를 스레쉬홀드전압의 값으로서 기억하는 여러개의 용장 메모리셀;
    결함 메모리셀의 어드레스를 스레쉬홀드전압의 값으로서 기억하는 여러개의 구제용 메모리 셀;
    공급된 어드레스에 따라서 상기 여러개의 메모리셀 및 상기 용장 메모리셀에서 적어도 1개의 메모리셀 또는 적어도 1개의 용장 메모리셀을 선택하는 제1 선택 유닛 및;
    공급된 신호에 따라서 상기 여러개의 구제용 메모리셀을 선택하는, 제2 선택 유닛을 포함하는 반도체기억장치.
  2. 제1항에 있어서,
    상기 여러개의 메모리셀 및 상기 여러개의 용장 메모리셀의 각각은
    각각 반도체기판내에 형성된 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 여러개의 워드선중의 1개에 결합되는 컨트롤게이트를 갖는 반도체기억장치.
  3. 제2항에 있어서,
    상기 여러개의 메모리셀의 상기 제1 반도체영역의 각각은 여러개의 데이타선 중의 대응하는 1개의 데이타선에 결합되고,
    상기 여러개의 용장 메모리셀의 상기 제1 반도체영역의 각각은 적어도 1개의 용장 데이타선에 결합되는 반도체기억장치.
  4. 제3항에 있어서,
    상기 구제용 메모리셀은
    반도체기판내에 형성된 상기 적어도 1개의 용장 데이타선에 결합되는 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 1개의 구제용 메모리셀 선택용 워드선에 결합되는 컨트롤게이트를 갖는 반도체기억장치.
  5. 제4항에 있어서,
    상기 제1 선택유닛은 공급된 어드레스에 따라서 상기 여러개의 워드선 중에서 1개의 워드선 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선을 선택하는 디코더유닛과 상기 적어도 1개의 용장 데이타선을 선택하는 용장 디코더유닛을 포함하는 반도체기억장치.
  6. 제5항에 있어서,
    상기 제2 선택유닛으로 구제모드신호가 공급될 때, 상기 제1 선택유닛에 의한 상기 여러개의 워드선 중에서 1개의 워드선의 선택 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선의 선택은 금지되고,
    상기 구제용 메모리셀에는 용장 메모리셀의 어드레스가 라이트되는 반도체기억장치.
  7. 제6항에 있어서,
    상기 제2 선택유닛으로 리세트신호가 공급될 때, 상기 구제용 메모리셀에 저장되는 용장 메모리셀의 어드레스는 구제정보래치에 라이트되는 반도체기억장치.
  8. 제7항에 있어서,
    상기 용장 디코더유닛은 공급된 어드레스와 상기 구제정보래치에 저장된 어드레스를 비교하는 비교유닛을 더 포함하는 반도체기억장치.
  9. 제1항에 있어서,
    상기 여러개의 메모리셀의 각각은
    각각 반도체기판내에 형성된 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 여러개의 워드선 중의 1개에 결합되는 컨트롤게이트를 갖고,
    상기 여러개의 용장 메모리셀의 각각은
    각각 반도체기판내에 형성된 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 적어도 1개의 용장 워드선에 결합되는 컨트롤게이트를 갖는 반도체기억장치.
  10. 제9항에 있어서,
    상기 여러개의 메모리셀 및 상기 여러개의 용장 메모리셀의 상기 제1 반도체 영역의 각각은 여러개의 데이타선 중의 대응하는 1개의 데이타선에 결합되는 반도체기억장치.
  11. 제10항에 있어서,
    상기 구제용 메모리셀은
    반도체기판내에 형성된 상기 여러개의 데이타선 중의 1개의 데이타선에 결합되는 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 1개의 구제용 메모리셀 선택용 워드선에 결합되는 컨트롤게이트를 갖는 반도체기억장치.
  12. 제11항에 있어서,
    상기 제1 선택유닛은 공급된 어드레스에 따라서 상기 여러개의 워드선중에서 1개의 워드선 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선을 선택하는 디코더유닛과 상기 적어도 1개의 용장워드선을 선택하는 용장 디코더유닛을 포함하는 반도체기억장치.
  13. 제12항에 있어서,
    상기 제2 선택유닛으로 구제모드신호가 공급될 때, 상기 제1 선택유닛에 의한 상기 여러개의 워드선중에서 1개의 워드선의 선택 및 상기 여러개의 데이타선중에서 적어도 1개의 데이타선의 선택은 금지되고,
    상기 구제용 메모리셀에는 결함 메모리셀의 어드레스가 라이트되는 반도체기억장치.
  14. 제13항에 있어서,
    상기 제2 선택유닛으로 리세트신호가 공급될 때, 상기 구제용 메모리셀에 저장되는 결함 메모리셀의 어드레스는 상기 구제정보래치에 라이트되는 반도체기억장치.
  15. 제14항에 있어서,
    상기 용장 디코더유닛은 공급된 어드레스와 상기 구제정보래치에 저장된 어드레스를 비교하는 비교유닛을 더 포함하는 반도체기억장치.
  16. 중앙처리장치와 반도체기억장치를 구비하고,
    상기 반도체기억장치는
    정보를 스레쉬홀드전압의 값으로서 기억하는 여러개의 메모리셀;
    상기 여러개의 메모리셀 중의 결함 메모리셀을 구제하기 위한 것으로서, 정보를 스레쉬홀드전압의 값으로서 기억하는 여러개의 용장 메모리셀;
    결함 메모리셀의 어드레스를 스레쉬홀드전압의 값으로서 기억하는 여러개의 구제용 메모리셀;
    상기 중앙처리장치에서 공급된 어드레스에 따라서 상기 여러개의 메모리셀 및 상기 용장 메모리셀에서 적어도 1개의 메모리셀 또는 적어도 1개의 용장 메모리 셀을 선택하는 제1 선택유닛 및;
    상기 중앙처리장치에서 공급된 신호에 따라서 상기 여러개의 구제용 메모리셀을 선택하는 제2 선택유닛을 구비하는 마이크로컴퓨터.
  17. 제16항에 있어서,
    상기 여러개의 메모리셀 및 상기 여러개의 용장 메모리셀의 각각은
    각각 반도체기판내에 형성된 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 여러개의 워드선 중의 1개에 결합되는 컨트롤게이트를 갖는 마이크로컴퓨터.
  18. 제17항에 있어서,
    상기 여러개의 메모리셀의 상기 제1 반도체영역의 각각은 여러개의 데이타선중의 대응하는 1개의 데이타선에 결합되고,
    상기 여러개의 용장 메모리셀의 상기 제1 반도체영역의 각각은 적어도 1개의 용장 데이타선에 결합되는 마이크로컴퓨터.
  19. 제18항에 있어서,
    상기 구제용 메모리셀은
    반도체기판내에 형성된 상기 적어도 1개의 용장 데이타선에 결합되는 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 1개의 구제용 메모리셀 선택용 워드선에 결합되는 컨트롤게이트를 갖는 마이크로컴퓨터.
  20. 제19항에 있어서,
    상기 제1 선택유닛은 상기 중앙처리장치에서 공급된 어드레스에 따라서 상기 여러개의 워드선 중에서 1개의 워드선 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선을 선택하는 디코더유닛과 상기 적어도 1개의 용장 데이타선을 선택하는 용장 디코더유닛을 포함하는 마이크로컴퓨터.
  21. 제20항에 있어서,
    상기 중앙처리장치는 상기 반도체기억장치가 라이트동작 또는 소거동작의 실행후에 상기 여러개의 메모리셀내의 데이타를 검증하고, 데이타의 라이트 또는 소거가 되어 있지 않은 결함 메모리셀을 발견했을 때 구제모드신호를 출력하는 마이크로컴퓨터.
  22. 제21항에 있어서,
    상기 제2 선택유닛으로 상기 중앙처리장치에서 상기 구제모드신호가 공급될 때, 상기 제1 선택유닛에 의한 상기 여러개의 워드선중에서 1개의 워드선의 선택 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선의 선택은 금지되고,
    상기 구제용 메모리셀에는 상기 중앙처리장치에서 결함 메모리셀의 어드레스가 라이트되는 마이크로컴퓨터.
  23. 제22항에 있어서,
    상기 제2 선택유닛으로 상기 중앙처리장치에서 리세트신호가 공급될 때, 상기 구제용 메모리셀에 저장되는 결함 메모리셀의 어드레스는 구제정보래치에 라이트되는 마이크로컴퓨터.
  24. 제23항에 있어서,
    상기 용장 디코더유닛은 상기 중앙처리장치에서 공급된 어드레스와 상기 구제정보래치에 저장된 어드레스를 비교하는 비교유닛을 더 포함하는 마이크로컴퓨터.
  25. 제16항에 있어서,
    상기 여러개의 메모리셀의 각각은
    각각 반도체기판내에 형성된 제1 반도체영역 및 제2 반도체영역,
    싱기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2절연막상에 형성됨과 동시에 여러개의 워드선 중의 1개에 결합되는 컨트롤게이트를 갖고,
    상기 여러개의 용장 메모리셀의 각각은
    각각 반도체기판내에 형성된 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 적어도 1개의 용장 워드선에 결합되는 컨트롤게이트를 갖는 마이크로컴퓨터.
  26. 제25항에 있어서,
    상기 여러개의 메모리셀 및 상기 여러개의 용장 메모리셀의 상기 제1 반도체 영역의 각각은 여러개의 데이타선 중의 대응하는 1개의 데이타선에 결합되는 마이크로컴퓨터.
  27. 제26항에 있어서,
    상기 구제용 메모리셀은
    반도체기판내에 형성된 상기 여러개의 데이타선중의 1개의 데이타선에 결합되는 제1 반도체영역 및 제2 반도체영역,
    상기 제1 반도체영역과 상기 제2 반도체영역 사이의 적어도 채널형성영역을 덮는 제1 절연막,
    상기 제1 절연막상에 형성되고 상기 제1 반도체영역 및 상기 제2 반도체영역상으로 연장하는 플로팅게이트,
    상기 플로팅게이트상에 형성된 제2 절연막 및
    상기 제2 절연막상에 형성됨과 동시에 1개의 구제용 메모리셀 선택용 워드선에 결합되는 컨트롤게이트를 갖는 마이크로컴퓨터.
  28. 제27항에 있어서,
    상기 제1 선택유닛은 상기 중앙처리장치에서 공급된 어드레스에 따라서 상기 여러개의 워드선중에서 1개의 워드선 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선을 선택하는 디코더유닛과 상기 적어도 1개의 용장 위드선을 선택하는 용장 디코더유닛을 포함하는 마이크로컴퓨터.
  29. 제28항에 있어서,
    상기 용장 디코더유닛은 상기 중앙처리장치에서 공급된 어드레스와 상기 구제정보래치에 저장된 어드레스를 비교하는 비교유닛을 더 포함하는 마이크로컴퓨터.
  30. 제29항에 있어서,
    상기 중앙처리장치는 상기 반도체기억장치가 라이트동작 또는 소거동작의 실행후에 상기 여러개의 메모리셀내의 데이타를 검증하고, 데이타의 라이트 또는 소거가 되어 있지 않은 결함 메모리셀을 발견했을 때 구제모드신호를 출력하는 마이크로컴퓨터.
  31. 제30항에 있어서,
    상기 제2 선택유닛으로 상기 중앙처리장치에서 상기 구제모드신호가 공급될 때, 상기 제1 선택유닛에 의한 상기 여러개의 워드선 중에서 1개의 워드선의 선택 및 상기 여러개의 데이타선 중에서 적어도 1개의 데이타선의 선택은 금지되고,
    상기 구제용메모리셀에는 상기 중앙처리장치에서 결함메모리셀의 어드레스가 상기 중앙처리장치에서 공급되어 라이트되는 마이크로컴퓨터.
  32. 제31항에 있어서,
    상기 제2 선택유닛으로 상기 중앙처리장치에서 리세트신호가 공급될 때, 상기 구제용 메모리셀에 저장되는 결함 메모리셀의 어드레스는 상기 구제정보래치에 라이트되는 마이크로컴퓨터.
  33. 제32항에 있어서,
    상기 용장 디코더유닛은 상기 중앙처리장치에서 공급된 어드레스와 상기 구세정보래치에 저장된 어드레스를 비교하는 비교유닛을 더 포함하는 마이크로컴퓨터.
  34. 전기적으로 소거 및 라이트가능한 여러개의 메모리셀을 포함하는 메모리어레이로서, 상기 여러개의 메모리셀은 여러개의 제1 메모리셀, 상기 여러개의 제1 메모리셀의 일부의 메모리셀에 결함이 있는 경우에 그 결함 메모리셀과 치환가능한 여러개의 제2 메모리셀 및 상기 여러개의 제1 메모리셀의 구제정보를 저장하기 위한 여러개의 제3 메모리셀을 포함하고,
    상기 제2 메모리셀에 라이트된 구제정보를 제1 제어신호에 응답해서 기억하는 기억회로 및;
    상기 기억회로의 출력에 결합된 제1 입릭과 어드레스신호가 공급되는 제2 입력을 갖는 비교회로를 갖고,
    상기 기억회로의 출력과 상기 어드레스신호가 일치한 경우, 상기 제2 메모리 셀에 기억된 정보를 출력하는 불휘발성 기억회로.
  35. 제34항에 있어서,
    상기 어드레스신호 및 상기 비교회로의 출력에 따라서 상기 여러개의 제1 메모리셀중에서 1개의 메모리셀 또는 상기 여러개의 제2 메모리셀중에서 1개의 메모리셀을 선택하기 위한 제1 선택회로 및;
    제2 제어신호에 응답해서 상기 여러개의 제3 메모리셀을 선택하는 제2 선택회로를 더 갖고,
    상기 제2제어신호가 입력되었을 때, 상기 여러개의 제3 메모리셀에 구제정보가 라이트되는 불휘발성 기억회로.
  36. 제35항에 있어서,
    상기 제1 선택회로에 의해서 선택된 상기 여러개의 제1 메모리셀중에서 1개의 메모리셀 또는 상기 여러개의 제2 메모리셀중에서 1개의 메모리셀에 기억된 정보를 증폭하는 센스앰프 및;
    상기 제1선택회로에 의해서 선택된 상기 여러개의 제1 메모리셀중에서 1개의 메모리셀 또는 상기 여러개의 제2 메모리셀중에서 1개의 메모리셀 및 상기 제2 선택회로에 의해서 선택된 상기 여러개의 제3 메모리셀에 소정의 정보를 라이트하기 위해 이용되는 라이트회로를 더 포함하는 불휘발성 기억회로.
  37. 제34항에 있어서,
    상기 메모리어레이는
    상기 여러개의 제1메모리셀이 결합되는 여러개의 제1 데이타선,
    상기 여러개의 제2 메모리셀이 결합되는 제2 데이타선,
    상기 여러개의 제1 메모리셀의 대응하는 메모리셀 및 상기 여러개의 제2 메모리셀의 대응하는 메모리셀이 결합되는 여러개의 제1 워드선 및
    상기 여러개의 제3 메모리셀이 결합되는 제2 워드선을 더 포함하는 불휘발성 기억회로.
  38. 제37항에 있어서,
    상기 여러개의 제3 메모리셀은 상기 제2 데이타선에 결합되는 불휘발성 기억회로.
  39. 제34항에 있어서,
    상기 메모리어레이는
    상기 여러개의 제1메모리셀이 결합되는 여러개의 제1워드선,
    상기 여러개의 제2 메모리셀이 결합되는 제2 워드선,
    상기 여러개의 제3 메모리셀이 결합되는 제3 워드선 및
    상기 여러개의 제1 메모리셀내의 대응하는 메모리셀 내지 상기 여러개의 제2 메모리셀의 대응하는 메모리셀이 결합되는 여러개의 데이타선을 더 포함하는 불휘발성 기억회로.
  40. 제39항에 있어서,
    상기 여러개의 데이타선의 소정의 데이타선에는 상기 여러개의 제3 메모리셀이 결합되는 불휘발성 기억회로.
  41. 중앙처리장치와 불휘발성 기억장치를 구비하고,
    상기 불휘발성 기억장치는 전기적으로 소거 및 라이트가능한 여러개의 메모리셀을 포함하는 메모리어레이를 갖고,
    상기 메모리어레이내의 상기 여러개의 메모리셀은
    여러개의 제1 메모리셀,
    상기 여러개의 제1메모리셀의 일부의 메모리셀에 결함이 있는 경우에 그 결함 메모리셀과 치환가능한 여러개의 제2 메모리셀 및
    상기 여러개의 제1메모리셀의 구제정보를 저장하기 위한 여러개의 제3메모리셀을 포함하고,
    상기 불휘발성 기억장치는
    상기 제2 메모리셀에 라이트된 구제정보를 제1 제어신호에 응답해서 기억하는 기억회로 및
    상기 기억회로의 출력에 결합된 제1 입력과 상기 중앙처리장치에서 공급되는 어드레스신호가 공급되는 제2 입력을 갖는 비교회로를 더 갖고,
    상기 기억회로의 출력과 상기 어드레스신호가 일치한 경우, 상기 제2메모리셀에 기억된 정보를 상기 중앙처리장치로 출력하는 마이크로컴퓨터.
  42. 제41항에 있어서,
    상기 불휘발성 기억장치는
    상기 어드레스신호 및 상기 비교회로의 출력에 따라서 상기 여러개의 제1 메모리셀중에서 1개의 메모리셀 또는 상기 여러개의 제2 메모리셀중에서 1개의 메모리셀을 선택하기 위한 제1 선택회로 및
    상기 중앙처리장치에서 공급되는 제2 제어신호에 응답해서 상기 여러개의 제3 메모리셀을 선택하는 제2 선택회로를 더 갖고,
    상기 제2 제어신호가 입력되었을 때, 상기 여러개의 제3 메모리셀에 상기 중앙처리장치에서 구제정보가 라이트되는 마이크로컴퓨터.
  43. 제42항에 있어서,
    상기 중앙처리장치에 결합된 데이타버스를 더 포함하고,
    상기 불휘발성 기억장치는
    상기 제1선택회로에 의해서 선택된 상기 여러개의 제1 메모리셀중에서 1개의 메모리셀 또는 상기 여러개의 제2 메모리셀중에서 1개의 메모리셀에 기억된 정보를 증폭하는 센스앰프 및
    상기 제1선택회로에 의해서 선택된 상기 여러개의 제1메모리셀중에서 1개의 메모리셀 또는 상기 여러개의 제2 메모리셀중에서 1개의 메모리셀 및 상기 제 2 선택회로에 의해서 선택된 상기 여러개의 제3 메모리셀에 소정의 정보를 라이트하기 위해 이용되는 라이트회로를 더 갖고,
    상기 센스앰프의 출력과 상기 라이트회로의 입력은 상기 데이타버스에 결합되는 마이크로컴퓨터.
  44. 제41항에 있어서,
    상기 메모리어레이는
    상기 여러개의 제1 메모리셀이 결합되는 여러개의 제1 데이타선,
    상기 여러개의 제2 메모리셀이 결합되는 제2 데이타선,
    상기 여러개의 제1 메모리셀의 대응하는 메모리셀 및 상기 여러개의 제2 메모리셀의 대응하는 메모리셀이 결합되는 여러개의 제1 워드선 및
    상기 여러개의 제3 메모리셀이 결합되는 제2 워드선을 더 포함하는 마이크로컴퓨터.
  45. 제44항에 있어서,
    상기 여러개의 제3 메모리셀은 상기 제2 데이타선에 결합되는 마이크로컴퓨터.
  46. 제41항에 있어서,
    상기 메모리어레이는
    상기 여러개의 제1 메모리셀이 결합되는 여러개의 제1 워드선,
    상기 여러개의 제2 메모리셀이 결합되는 제2 워드선,
    상기 여러개의 제3 메모리셀이 결합되는 제3 워드선 및
    상기 여러개의 제1 메모리셀내의 대응하는 메모리셀 내지 상기 여러개의 제2 메모리셀의 대응하는 메모리셀이 결합되는 여러개의 데이타선을 더 갖는 마이크로컴퓨터.
  47. 제46항에 있어서,
    상기 여러개의 데이타선의 소정의 데이타선에는 상기 여러개의 제3 메모리셀이 결합되는 마이크로컴퓨터.
  48. 제41항에 있어서,
    상기 제1 제어신호는 리세트신호인 마이크로컴퓨터.
KR1019950014571A 1994-06-07 1995-06-02 불휘발성반도체기억장치및데이타프로세서 KR100353346B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-148677 1994-06-07
JP14867794A JPH07334999A (ja) 1994-06-07 1994-06-07 不揮発性半導体記憶装置及びデータプロセッサ

Publications (2)

Publication Number Publication Date
KR960002361A KR960002361A (ko) 1996-01-26
KR100353346B1 true KR100353346B1 (ko) 2003-01-15

Family

ID=49381523

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014571A KR100353346B1 (ko) 1994-06-07 1995-06-02 불휘발성반도체기억장치및데이타프로세서

Country Status (2)

Country Link
KR (1) KR100353346B1 (ko)
TW (1) TW283237B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933839B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574478B1 (ko) * 1999-03-31 2006-04-27 주식회사 하이닉스반도체 메모리장치의 리페어 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933839B1 (ko) * 2008-03-10 2009-12-24 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법

Also Published As

Publication number Publication date
KR960002361A (ko) 1996-01-26
TW283237B (ko) 1996-08-11

Similar Documents

Publication Publication Date Title
US5561627A (en) Nonvolatile semiconductor memory device and data processor
US6646930B2 (en) Non-volatile semiconductor memory
JP3875621B2 (ja) 不揮発性半導体記憶装置
US7739559B2 (en) Semiconductor device and program data redundancy method therefor
US7162668B2 (en) Memory with element redundancy
US8345478B2 (en) Use of emerging non-volatile memory elements with flash memory
US5999450A (en) Electrically erasable and programmable non-volatile memory device with testable redundancy circuits
US7692984B2 (en) System and method for initiating a bad block disable process in a non-volatile memory
US20010003509A1 (en) Non-volatile semiconductor memory
US20060034137A1 (en) Programmable memory device with an improved redundancy structure
JP2002150789A (ja) 不揮発性半導体記憶装置
US7437625B2 (en) Memory with element redundancy
JPH1027499A (ja) 区分化された電気的に消去及びプログラムできる冗長を有する不揮発性メモリ装置
US20020126529A1 (en) Memory with row redundancy
US7640465B2 (en) Memory with element redundancy
US20020181280A1 (en) Nonvolatile semiconductor memory device and electronic information apparatus
JPH06274656A (ja) マイクロコンピュータ
US20030154437A1 (en) Error control coding method and system for non-volatile memory
KR100353346B1 (ko) 불휘발성반도체기억장치및데이타프로세서
JP2004342187A (ja) 半導体集積回路及びマイクロコンピュータ
JP4082513B2 (ja) 半導体処理装置
JP2002032996A (ja) マイクロコンピュータシステム
JP2008112568A (ja) データプロセッサ
JPH11185494A (ja) 半導体記憶装置及びデータ処理装置
JP2006004478A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee