KR100343466B1 - 고전압 구동회로 - Google Patents

고전압 구동회로 Download PDF

Info

Publication number
KR100343466B1
KR100343466B1 KR1019990062653A KR19990062653A KR100343466B1 KR 100343466 B1 KR100343466 B1 KR 100343466B1 KR 1019990062653 A KR1019990062653 A KR 1019990062653A KR 19990062653 A KR19990062653 A KR 19990062653A KR 100343466 B1 KR100343466 B1 KR 100343466B1
Authority
KR
South Korea
Prior art keywords
high voltage
output
inverter
signal
pulse
Prior art date
Application number
KR1019990062653A
Other languages
English (en)
Other versions
KR20010058384A (ko
Inventor
최정희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990062653A priority Critical patent/KR100343466B1/ko
Publication of KR20010058384A publication Critical patent/KR20010058384A/ko
Application granted granted Critical
Publication of KR100343466B1 publication Critical patent/KR100343466B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 고전압 구동회로에 관한 것으로, 종래의 기술에 있어서는 고전압의 출력이 '로우'인 경우에는 문제가 없지만, '하이'의 상태를 전달 출력하기 위해서는 고전압 및 디플리션 트랜지스터(T1,T2,T3)에 의한 지속적인 전류의 소모가 발생하게 되어 많은 채널을 가진 드라이버가 동시에 '하이'가 될 경우 많은 전류를 흘려 전력소모가 많아지는 문제점이 있었다. 따라서, 본 발명은 로직 신호가 입력되면 이를 지연 및 짧은 펄스신호로 변환하여 출력하는 펄스 발생부와; 상기 펄스 발생부에서 발생된 펄스에 의해 고전압 홀드부에 트리거 신호를 출력하는 고전압 구동부와; 상기 고전압 구동부에서 출력된 트리거 신호를 홀딩하여 더 이상 로직 신호가 유지되지 않아도 입력 레벨을 홀드 시키는 고전압 홀드부와; 상기 고전압 홀드부에서 출력되는 구동신호에 의해 제어되어 고전압을 출력하는 고전압 출력부로 구성하여 로직 레벨의 신호를 고전압 구동부로 전달할 때 전류의 소모가 적고 안정적인 효과가 있다.

Description

고전압 구동회로{HIGH VOLTAGE DRIVING CIRCUIT}
본 발명은 저전압에서 고전압으로의 데이터 전송기술에 관한 것으로, 특히 전류의 소모를 적게 하면서 로직 레벨의 신호를 고전압 구동부로 전달하기 위한 고전압 구동회로에 관한 것이다.
도1은 종래의 고전압 구동회로도로서, 이에 도시된 바와 같이 로직 신호를 입력받아 고전압 출력부(2)를 구동하기 위한 구동신호를 출력하는 고전압 구동부(1)와; 상기 고전압 구동부(1)에서 출력되는 구동신호에 의해 제어되어 고전압을 출력하는 고전압 출력부(2)로 구성된다.
여기서, 상기 고전압 구동부(1)는 소오스와 게이트에 고전원(VH)을 입력받는 디플리션 트랜지스터(T1)와; 캐소드가 상기 트랜지스터(T1)의 소오스에 접속되고, 애노드가 드레인에 접속된 제너 다이오드(ZD)와; 드레인이 상기 트랜지스터(T1)의 드레인에 접속되고, 게이트에 로직 신호를 인가받는 고전압 트랜지스터(T3)와; 소오스와 게이트가 상기 고전압 트랜지스터(T3)의 소오스에 접속되고, 드레인이 접지된 디플리션 트랜지스터(T2)와; 로직 신호를 입력받아 반전 출력하는 인버터(INV1)로 구성된다.
다음, 상기 고전압 출력부(2)는 소오스에 고전원(VH)을 입력받고, 게이트가 상기 제너 다이오드(ZD)의 애노드에 연결된 고전압 트랜지스터(T4)와; 드레인이 상기 트랜지스터(T4)의 드레인에 연결되고, 소오스는 접지되며 게이트에 상기인버터(INV1)의 출력을 인가받아 그 드레인측으로 고전압을 출력하는 고전압 트랜지스터(T5)로 구성된 것으로, 이하 상기와 같이 구성된 종래 회로의 동작을 설명하면 다음과 같다.
일단, 디플리션 트랜지스터(T1,T2)는 고전압 트랜지스터(T3)를 통하여 로직 '하이'가 입력되면 전류가 흐르게 되고, 제너 다이오드(ZD)는 고전압 트랜지스터(T4)의 게이트 전원의 범위 제한용에 사용한다.
그리고, 고전압 구동을 위한 고전압 트랜지스터(T4,T5)로 구성한다.
고전압 트랜지스터의 게이트 소오스간 드레시홀드 전압은 약 2V 내외이다.
먼저, 로직신호 입력단자(LOGIC IN)에 로직 신호가 인가되면 일부는 인버터(INV1)를 거쳐 고전압 트랜지스터(T5)를 구동하게 된다.
이때 고전압 트랜지스터(T5)의 드레시홀드 전압이 2V 내외이므로 인버터(INV1)를 통한 신호만으로도 충분히 온/오프 구동할 수 있다.
다음, 상기 로직 신호의 일부는 고전압 트랜지스터(T3)에 입력되어 턴온시키고, 이에 따라 디플리션 트랜지스터(T1)와 고전압 트랜지스터(T3), 디플리션 트랜지스터(T2)를 통하여 전류가 흐르게 되고, 고전압 트랜지스터(T4)의 게이트에는 제너 다이오드(ZD)에 의해 (VH - 제너전압(Vzener))만큼의 전압이 된다.
이때 상기 제너전압(Vzener)은 고전압 트랜지스터(T4)의 게이트 전압보다 높아서 이 고전압 트랜지스터(T4)를 온시키고, 고전압 구동단(HIGH VOLTAGE DRIVE)에 '하이'를 출력한다.
이렇게 로직 신호는 디플리션 트랜지스터 또는 다른 전류 패스(Path)를 매개로 고전압 회로를 구동하게 된다.
그러나, 상기 종래의 기술에 있어서는 고전압의 출력이 '로우'인 경우에는 문제가 없지만, '하이'의 상태를 전달 출력하기 위해서는 고전압 및 디플리션 트랜지스터(T1,T2,T3)에 의한 지속적인 전류의 소모가 발생하게 되어 많은 채널을 가진 드라이버가 동시에 '하이'가 될 경우 많은 전류를 흘려 전력소모가 많아지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 로직 레벨의 신호를 고전압 구동부로 전달할 때 전류의 소모가 적고 안정적인 고전압 구동회로를 제공함에 그 목적이 있다.
도 1은 종래의 고전압 구동회로도.
도 2는 본 발명에 의한 고전압 구동회로도.
도 3은 상기 도2에서 각 노드에서의 타이밍도.
***도면의 주요 부분에 대한 부호의 설명***
10 : 펄스 발생부 20 : 고전압 구동부
30 : 고전압 홀드부 40 : 고전압 출력부
INV1∼INV6 : 인버터 NAND1,NAND2 : 낸드 게이트
10a : 턴온펄스 발생부 10b : 턴오프펄스 발생부
T1∼T3 : 고전압 트랜지스터 30a,30b : 인버터부
이와 같은 목적을 달성하기 위한 본 발명은 로직 신호가 입력되면 이를 지연 및 짧은 펄스신호로 변환하여 출력하는 펄스 발생부와; 상기 펄스 발생부에서 발생된 펄스에 의해 고전압 홀드부에 트리거 신호를 출력하는 고전압 구동부와; 상기 고전압 구동부에서 출력된 트리거 신호를 홀딩하여 더 이상 로직 신호가 유지되지 않아도 입력 레벨을 홀드 시키는 고전압 홀드부와; 상기 고전압 홀드부에서 출력되는 구동신호에 의해 제어되어 고전압을 출력하는 고전압 출력부로 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 고전압 구동회로도로서, 이에 도시한 바와 같이 로직 신호가 입력되면 이를 지연 및 짧은 펄스신호로 변환하여 출력하는 펄스 발생부(10)와; 상기 펄스 발생부(10)에서 발생된 펄스에 의해 고전압 홀드부(30)에 트리거 신호를 출력하는 고전압 구동부(20)와; 상기 고전압 구동부(20)에서 출력된 트리거 신호를 홀딩하여 더 이상 로직 신호가 유지되지 않아도 입력 레벨을 홀드 시키는 고전압 홀드부(30)와; 상기 고전압 홀드부(30)에서 출력되는 구동신호에 의해 제어되어 고전압을 출력하는 고전압 출력부(40)로 구성한다.
여기서, 상기 펄스 발생부(10)는 로직 신호를 반전시키는 인버터(INV2)와; 상기 인버터(INV2)의 출력을 반전시키는 인버터(INV3)와; 상기 인버터(INV3)의 출력 및 인버터(INV2)의 출력을 낸딩하는 낸드 게이트(NAND1)와; 상기 낸드 게이트(NAND1)의 출력을 반전하여 고전압을 출력해 주기 위한 턴온 펄스를 출력하는 인버터(INV4)로 구성된 턴온펄스 발생부(10a)와; 로직 신호를 반전하는 인버터(INV5)와; 로직 신호와 상기 인버터(INV5)의 출력을 낸딩하는 낸드 게이트(NAND2)와; 상기 낸드 게이트(NAND2)의 출력을 반전하여 고전압의 출력을 차단해 주기 위한 턴오프 펄스를 출력하는 인버터(INV4)로 구성된 턴오프펄스 발생부(10b)로 구성된다.
즉, 상기 턴온펄스 발생부(10a)는 로직 신호의 상승 에지에서 펄스를 출력하여 고전압 트랜지스터(T2)를 턴온시키게 되고, 턴오프펄스 발생부(10b)는 로직 신호의 하강 에지에서 펄스를 출력하여 고전압 트랜지스터(T1)를 턴온시키게 된다.
이에 따라, 상기 고전압 트랜지스터(T2)가 턴온되면 고전압 홀딩부(30)는 로직 신호가 입력되지 않아도 계속해서 '로우'레벨을 출력하여 고전압 출력부(40)의 트랜지스터(T3)를 턴온시키게 되어 이로부터 고전압을 출력하게 하고, 상기 고전압 트랜지스터(T1)가 턴온되면 인버터부(30b)에 의해 그 출력이 '하이'가 되어 로직 신호가 트랜지션되기 전까지는 고전압 출력부(40)의 트랜지스터(T3)가 턴오프 되어 고전압은 출력되지 않게 된다.
이를 도3의 타이밍도를 참조하여 보다 구체적으로 설명하면 다음과 같다.
일단, 로직 신호가 도3의 (a)와 같이 입력된다고 할 때 이 신호는 인버터(INV1)를 통해가 도3의 (b)와 같이 반전 출력된다.
이에 따라 상기 신호는 인버터(INV2)를 통해 (f)와 같이 다시 반전되고, 낸드 게이트(NAND1)에서 상기 반전된 신호와 (g)와 같이 인버터(INV3)를 통해 소정시간 지연되어 반전된 신호를 낸딩하여 (h)와 같이 노드(G)에서 '로우'의 펄스를 출력하고, 이 신호는 다시 인버터(INV4)를 통해 노드(H)에서 (i)와 같이 '하이'펄스를 출력하게 된다.
다음, 상기 '하이'의 펄스에 의해 고전압 트랜지스터(T2)가 턴온되고, 이에 따라 고전압 트랜지스터(T3)의 게이트는 '로우'로 턴온되어 고전압 출력단자(HIGH VOLTAGE DRIVE)로 고전압을 출력하고, 이 '로우'레벨(고전압 트랜지스터(T3)의 게이트)은 고전압 홀드부(30)의해 계속 유지된다.
다음, 상기 로직 신호는 (c)와 같이 인버터(INV5)를 통해 소정시간 지연되어 반전되고, 낸드 게이트(NAND2)에 의해 상기 지연된 신호와 노드(A)의 신호가 낸딩되어 (d)와 같이 로직 신호의 하강 에지에서 '로우'의 펄스를 출력하고, 이 '로우'의 펄스는 인버터(INV6)에 의해 (e)와 같이 '하이'의 펄스로 반전되어 출력된다.
이에 따라, 상기 '하이' 펄스를 입력받는 고전압 트랜지스터(T1)는 턴온되어 인버터부(30b)를 통해 '하이'가 출력되어 그 노드(J)는 '하이'가 되어 고전압 출력부(40)의 트랜지스터(T3)를 오프시키면서 그 상태를 계속 유지하게 된다.
이때, 상기 고전압 홀드부(30)의 출력 레벨은 (j)에 도시된 바와 같이 '하이'레벨 일때는 고전원(VH)의 레벨이 되고, '로우'레벨 일 때는 기준전원(Vref)의 레벨이 된다.
따라서, 상기 고전압 홀드부(30)의 인버터부(30a,30b)를 구성하는 트랜지스터들은 비싼 고전압 트랜지스터를 사용하지 않고 단지, 고전압 트랜지스터(T3)를 온/오프 제어하기 위한 로직 레벨을 출력하기 위한 모스 트랜지스터를 사용하게 된다.
이상에서 설명한 바와 같이 본 발명 고전압 구동회로는 기존의 고전압 구동회로에서 고전압의 출력이 '하이'가 되면, 그 고전압 및 디플리션 트랜지스터에 의한 지속적인 전류의 소모가 발생하게 됨에 따라 많은 채널을 가진 드라이버가 동시에 '하이'가 될 경우 많은 전력소모가 발생하게 되어 고전압 구동회로의 동작이 불안정해지는 문제점을 해결하여, 로직 레벨의 신호를 고전압 구동부로 전달할 때 전류의 소모가 적고 안정적으로 동작할 수 있도록 하는 효과가 있다.

Claims (4)

  1. 로직 신호가 입력되면 이를 지연 및 짧은 펄스신호로 변환하여 출력하는 펄스 발생부와; 상기 펄스 발생부에서 발생된 펄스에 의해 고전압 홀드부에 트리거 신호를 출력하는 고전압 구동부와; 상기 고전압 구동부에서 출력된 트리거 신호를 홀딩하여 더 이상 로직 신호가 유지되지 않아도 입력 레벨을 홀드 시키는 고전압 홀드부와; 상기 고전압 홀드부에서 출력되는 구동신호에 의해 제어되어 고전압을 출력하는 고전압 출력부로 구성하여 된 것을 특징으로 하는 고전압 구동회로.
  2. 제1항에 있어서, 상기 펄스 발생부는 로직 신호의 상승 에지에서 펄스를 출력하여 고전압 트랜지스터(T2)를 턴온시켜 고전압이 출력되게 하는 턴온펄스 발생부와; 로직 신호의 하강 에지에서 펄스를 출력하여 고전압 트랜지스터(T1)를 턴온시키게 하여 고전압이 출력되지 않게 하는 턴오프펄스 발생부로 구성하여 된 것을 특징으로 하는 고전압 구동회로.
  3. 제2항에 있어서, 상기 턴온펄스 발생부는 로직 신호를 반전시키는 인버터(INV2)와; 상기 인버터(INV2)의 출력을 반전시키는 인버터(INV3)와; 상기 인버터(INV3)의 출력 및 인버터(INV2)의 출력을 낸딩하는 낸드 게이트(NAND1)와; 상기 낸드 게이트(NAND1)의 출력을 반전하여 고전압을 출력해 주기 위한 턴온 펄스를 출력하는 인버터(INV4)로 구성하여 된 것을 특징으로 하는 고전압 구동회로.
  4. 제2항에 있어서, 상기 턴오프펄스 발생부는 로직 신호를 반전하는 인버터(INV5)와; 로직 신호와 상기 인버터(INV5)의 출력을 낸딩하는 낸드 게이트(NAND2)와; 상기 낸드 게이트(NAND2)의 출력을 반전하여 고전압의 출력을 차단해 주기 위한 턴오프 펄스를 출력하는 인버터(INV4)로 구성하여 된 것을 특징으로 하는 고전압 구동회로.
KR1019990062653A 1999-12-27 1999-12-27 고전압 구동회로 KR100343466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062653A KR100343466B1 (ko) 1999-12-27 1999-12-27 고전압 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062653A KR100343466B1 (ko) 1999-12-27 1999-12-27 고전압 구동회로

Publications (2)

Publication Number Publication Date
KR20010058384A KR20010058384A (ko) 2001-07-05
KR100343466B1 true KR100343466B1 (ko) 2002-07-11

Family

ID=19630163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062653A KR100343466B1 (ko) 1999-12-27 1999-12-27 고전압 구동회로

Country Status (1)

Country Link
KR (1) KR100343466B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156596B1 (ko) * 2014-04-30 2020-09-16 온세미컨덕터코리아 주식회사 펄스 생성기 및 이를 포함하는 구동 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012722A (ko) * 1994-09-26 1996-04-20 가네꼬 히사시 출력 버퍼 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012722A (ko) * 1994-09-26 1996-04-20 가네꼬 히사시 출력 버퍼 회로

Also Published As

Publication number Publication date
KR20010058384A (ko) 2001-07-05

Similar Documents

Publication Publication Date Title
US5723986A (en) Level shifting circuit
US9325317B2 (en) Semiconductor device and high side circuit drive method
KR100223747B1 (ko) 고속 저잡음 출력 버퍼
US7724045B2 (en) Output buffer circuit
KR960039641A (ko) 고내압회로 및 전압레벨 변환회로
US6777981B2 (en) Level shifting circuit
US5120991A (en) Driver circuit for converting a cmos level signal to a high-voltage level
EP0351820B1 (en) Output circuit
CN100514423C (zh) 有机发光显示设备的发光驱动器
US5218247A (en) CMIS circuit and its driver
KR950022107A (ko) 출력 트랜지스터에 연결된 게이트 전류 제어 트랜지스터의 게이트 전압제어 회로를 갖는 출력 버퍼 회로
US20040207450A1 (en) Voltage level shifter and system mounting voltage level shifter therein
KR100343466B1 (ko) 고전압 구동회로
KR19980058191A (ko) 저전력 소비 입력 버퍼
US5654710A (en) Dynamic power reduction digital-to-analog converter and method therefor
JPH1198000A (ja) 出力バッファ回路
KR870000805A (ko) 저전력작동 입력버퍼회로
JP2007235815A (ja) レベル変換回路
KR200273011Y1 (ko) 저전력레벨쉬프터
KR960001792B1 (ko) 레벨쉬프트된 출력신호를 출력하기 위한 출력회로
KR100568603B1 (ko) 디스플레이 구동 소자의 출력단 회로
KR100399438B1 (ko) 메모리 소자의 고전압 출력 장치
JP2003318725A (ja) レベルシフト回路
KR100274071B1 (ko) 고속저전력의 반도체집적회로의 출력버퍼
KR20010026484A (ko) 백 바이어스 레벨 센싱 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee