KR100342096B1

KR100342096B1 - 반도체 과부하 계전기

Info

Publication number: KR100342096B1
Application number: KR1020007000187A
Authority: KR
Inventors: 주주리다니엘
Original assignee: 린다 유 퓨스; 지멘스 에너지 앤드 오토메이션 인코포레이티드
Priority date: 1997-07-10
Filing date: 1998-07-07
Publication date: 2002-06-26
Also published as: US6141198A; US5986866A; WO1999003184A1; EP1093681B1; EP1093681A1; JP3421318B2; JP2001510318A; KR20010021629A

Abstract

관련된 위상에 흐르는 전류를 나타내는 신호를 제공하기 위해서 다상부하의 한 위상과 관련되어 있고, 서로 병렬로 연결된 복수의 변류기들을 포함하고 있는 자체전원을 가진 다상회로보호장치. 제 1 스위치는 다상부하로의 전원공급을 차단하도록 동작될 수 있고, 폴트결정 회르는 전류신호의 적어도 하나의 소정조건동안 스위치를 동작시키기 위해 제 1 스위치와 회로 변압기에 연결되어 있다. 제 2 스위치는 파워를 다상부하에 다시 연결되도록 자동적으로 조절될 수 있다. 폴트결정회로는 제 1 스위치의 동작을 지연시키는 타이머를 가지고 있고, 경고신호는 사용자가 올바른 조치를 취할 수 있도록 제 1 스위치의 동작에 앞서서 발해질 수 있다.

Description

반도체 과부하 계전기{SOLID STATE OVERLOAD RELAY}

과부하 계전기는 과전류에 의해 야기된 과열로 인한 손상으로부터 전기장치를 보호하기 위하여 산업시설에 통상적으로 사용되는 전기적 스위치이다. 통상적인 경우, 상기 전기 장치는 3상 모터이며 통상 컨텍터(contacter)라고 하는 또 하나의 계전기를 통하여 전원에 연결된다. 이 컨텍터는 통상적으로 떨어져서 위치한 다른 스위치에 의해 제어된다.

종래의 배열에서는 과부하 계전기는 순서대로 컨텍터 제어용 제어 스위치와 직렬로 연결된다. 과부하 계전기가 과부하조건을 검출할 때, 과부하 계전기는 제어 스위치를 작동시키며, 차례대로 컨텍터의 전압을 감소시켜서 이것이 전기장치로의 전원을 차단시키며 그 결과 장치의 손상을 막는다.

과거에는, 과부하 계전기가 각각의 상에 대하여 스위치를 제어하는 바이메탈 소자와 열전달상태에 있는 저항히터를 활용해 왔다. 과부하가 감지될 때, 예를 들면 저항히터로부터 바이메탈 소자에 충분한 열 입력이 있는 경우, 바이메탈 소자는 컨텍터 코일의 전원을 감소시키고 전원으로부터 해당 전기장치를 절단시키기 위해 자신의 해당 스위치를 개방한다.US-A-4 876 622는 임박한 과전류상태를 시각으로 표시하는 회로 차단기 경고 및 제어 계전기 장치를 개시하고 있다. 수동조정시, 회로차단기가 동작하기 전에 본 장치에 연결된 장치에 손상을 막기 위해서 충분한 시간이 할당된다. 계전기는 부하를 제한(load-shedding)시키기 위해서 소정의 순서대로 선택된 장치가 자동적으로 정지되도록 배열될 수 있다.US-A-5 457 591은 전파정류브리지회로가 부하와 전원 사이에 연결되어 있는 전류과부하보호회로를 개시하고 있다. 부하에 흐르는 전류의 크기를 검출하기 위해서 브리지회로 양단에 전류검출저항이 연결된다. 과부하 폴트가 발생할때, 전류검출저항 양단에 발생된 전압은 션트 레귤레이터를 트리거 시켜 커패시터를 RC 타이밍 회로로 방전시키도록 광절연 회로를 턴온시킨다. 이것은 슈미트 트리거 회로를 턴온시켜 부하로의 전류의 흐름을 차단시킨다. 그때, 션트 레귤레이터는, 전류가 부하를 통해서 흐르도록 슈미트트리거회로가 동작되는 레벨까지 커패서터가 충전되도록 광절연회로를 턴오프한다.

아주 최근에는, 저항 히터-바이메탈 소자 타입의 계전기가 전기 과부하 계전기들로 교체되고 있다. 통상적으로 US-A-5 179 495(EP-A-0 469 207)에서 그러한 계전기를 개시하고 있다. 상호간에 병렬로 연결된 복수의 변류기들을 포함한 자체전원을 가진 다상회로 보호장치는 다상부하의 한 위상과 개별적으로 연결되는데 적합하도록 되어 있다. 이 변류기들은 자신과 관련된 상에 흐르는 전류를 나타내는 신호를 제공한다. 소정의 조건(예를 들면 위상의 손실)이 검출되면 폴트결정회로에 의해 발생된 폴트신호에 응답하여 스위치는 부하로 가는 전력을 차단하기 위해 작동된다. 전원은 폴트결정회로를 위해 제공되며 전기 클램프로 연결된다.

어떤 경우에, 과부하 계전기가 일단 트립되면, 컨텍터로의 전류흐름을 막는 개방상태로 남아 있고 수동으로 리셋되어야 한다. 통상적으로 푸쉬버튼을 사용해서 조작자가 푸쉬버튼을 눌러서 시스템이 리셋되도록 하여 전류가 다시 컨텍터 코일에 흘러가도록 과부하 계전기의 접점을 닫으면, 차례대로 컨텍터 코일은 컨텍터 접점들을 닫고 전류를 전기장치에 공급할 것이다.

과부하인 동안, 종래의 과부하 계전기는 통상적으로 과부하가 일정시기 동안 발생한 후에 트립한다. 이러한 지연된 트립은 신호의 작은 변동이나 잡음이 있을때 불필요한 트립동작을 막아준다. 그러나, 이러한 계전기는 통상 과부하의 최초 검출과 계전기의 트립동작 사이의 시간 동안에는 경고나 경보음를 발생하지 않는다. 결과적으로, 사용자는 과부하가 발생하고 있는 것을 알지 못하며 트립동작을 막기 위한 적절한 행동을 할 수 없다.

위상 손실 주기 동안, 종래의 계전기는 통상 비교적 짧은 시간 동안의 위상 손실이 있은 후에 트립한다. 그러나, 종래의 계전기는 이 지연 간격을 결정하기 위해서 RC 타이밍 회로를 사용한다. RC 타이밍 회로는 열과 습기의 변화에 민감하기 때문에, RC 시정수는 이들의 변화에 따라 가변할 수 있고, 이로 인해 불필요하거나 잘못된 계전기 트립을 야기할 수 있어, 모터에 손상을 가할 수 있다.

본 발명은 전기 과부하 계전기에 관한 것이며, 보다 상세하게는 반도체로 된 다상 과부하 계전기에 관한 것이다.

명세서에 포함되며 이의 한부분을 구성하는 첨부도면들은 본 발명의 바람직한 실시예를 예시하고 있으며, 상기 일반적인 설명과 하기 바람직한 실시예의 상세한 설명과 함께 본 발명의 원리를 설명하는데 도움이 된다.

도 1은 본 발명에 따라 만들어진 과부하 계전기의 개략도;

도 2은 본 발명에 따라 만들어진 집적회로의 블록도; 및

도 3은 본 발명에 따라 만들어진 전위차계의 저항값대 전위차계의 노브회전도의 그래프.

과부하 계전기는 트립된 후에 자동적으로 리셋하는 과부하 계전기를 제공하는 것이 바람직하다. 그런 경우, 리셋 푸쉬버턴이나 유사한 기구의 수동작업 없이 자동적으로 계전기를 리셋시키기 위해서 자동리셋회로는 리셋신호를 트립기구에 주기적으로 송신할 것이다.

과부하 계전기는 계전기의 트립동작에 앞서서 과부하 경고 신호나 위상손실 경고 신호를 제공하는 것도 역시 바람직하다. 이 경고는 과부하 혹은 위상손실이 발생했고 모터가 정지하기 전에 적절한 대응책을 취함을 사용자에게 통고한다.

추가적으로, 과부하 계전기는 온도나 습기의 변화에 덜 민감한 정확한 타이밍회로를 사용하는 것이 바람직하다.

또한 신뢰성 있고 정확한 과부하 계전기를 경제적으로 생산될 수 있는 작은 패키지로 제공하는 것이 바람직하다

더 나아가, 선택된 과부하값에서 트립하도록 정확히 설정될 수 있는 과부하 계전기를 제공하는 것이 바람직하다.

본 발명은 새로운 개량 반도체 과부하 계전기를 제공한다. 바람직한 실시예에서, 계전기는 3상부하, 통상적으로 모터를 모니터링한다. 과부하 계전기는 각각이 부하의 위상 입력과 관련된 복수의 전류센싱회로를 포함하고 있으며, 각각의 위상 입력의 전류를 표시하는 신호를 제공하기 위해서다. 이런 신호를 수신하고 위상입력의 평균전류와 관련있는 신호를 제공하기 위해서 가산 수단(summing means)이 제공된다. 전원은 기준 신호(reference signal)를 제공하는 동작을 하고, RC회로는 가산 수단으로 연결된다. 비교기는 기준 신호와 RC 회로에 연결되는데, 평균전류 신호가 과부하를 표시할 때 과부하 신호를 제공하고 RC회로로부터의 신호와 기준 신호를 비교하기 위해서다. 스위치는 과부하 신호에 응답하며, 과부하 계전기와 관련될 수 있는 부하로 흐르는 전력을 치단하는데 적합하게 사용된다.

바람직하게는, 전원은 전력을 수전하기 위해 전류 센서에 연결된다. 바람직하게는, 전류센서는 변류기(current transformers)이며 서로간에 병렬로 연결되어 있고, 전원 및 입력부와 순서대로 직렬로 연결되어 있다.

바람직하게는, 전압 클램핑 장치가 변류기와 전원사이에 연결된다. 바람직한 실시예에서 클램핑장치는 제너 다이오드이다. 어떤 실시예에서는 전력 덤프 회로는 전력손실을 줄이기 위해서 전압클램핑 장치와 연결된다.

바람직하게는, 본 발명의 과부하 계전기는, 위상 입력중 어떤 것의 위상손실을 센싱하기 위해서 특히 회로 변압기같은 전류센싱장치와 가산수단에 연결된 폴트검출회로를 포함하고 있다. 바람직하게는, 상기 회로는 복수의 비교기를 가지고 있고, 부하의 각 위상을 위한 것이며, 입력회로가 각각의 비교기에 제공된다. 각 입력회로는 관련된 위상에 대한 전류신호를 수신하기 위해 대응 전류센싱회로에 연결되며, 평균전류신호를 수신하고 그 가산에 관련된 신호를 대응 비교기에 제공하기 위해서 가산수단에 연결된다.

바람직한 실시예에서, 디지털 펄스 익스텐더 회로(extender circuit)는 비교기와 상기 스위치 사이에 있으며, 대응 레그(leg)에 전류가 있는지 여부를 표시하기 위해 비교기로부터의 펄스열을 DC신호로 전환시킨다. 디지털 펄스 익스텐더 회로는 소정의 시간동안에 위상손실이 검출된 후에 위상손실 신호를 발생하는 디지털 위상손실 타이머에 연결되어 있다. 이것은 계전기가 신호에 작은 변동이나 잡음이 있는 동안 트립되는 것을 막는다.

발명의 또 다른 면에 따르면, 과부하와 위상손실 경고 회로는 과부하나 위상손실인 조건이 검출되면 경고신호를 발생하기 위해 제공된다. 대부분의 경우에서, 초기 과부하 혹은 위상손실 조건과 계전기의 트립동작 사이에는 지연이 있기 때문에 불필요한 트립을 막기 위해, 이러한 경고 신호는 계전기의 트립동작에 앞서서 발생되므로, 작동자에게 과부하 또는 위상 손실이 발생한 것을 경고하며, 이에 의해서 사용자가 트립동작에 앞서서 올바른 대책을 취할 수 있다.

다른 유리한 점들은 첨부된 도면에 관련된 후술하는 설명으로부터 명확해질것이다.

본 발명에 따라 만들어진 과부하 계전기의 전형적인 실시예가 도 1에서 개략적으로 도해되어 있다. 비록 상기 계전기의 사용이 거기에 제한되지는 않지만, 똑같은 것이 일반적으로 3상부하에 연결되도록 의도된다. 위상 도체는 10,12,14로 도시되어 있고, 부하(도시생략)에 연결된다. 각각의 변류기(16,18,20)는 각각 도체(10,12,14)에 관련되고 도체(22)를 통해서 병렬로 연결된다.

전류센싱 저항(24)는 각각의 변류기(16,18,20)에 관련된다. 관련된 상을 통하여 흐르는 전류를 나타내는 신호가 취해질 수 있는 접합부(26,28,30)는 각각의 변류기(16,18,20)와 그 관련 전류센싱저항(24) 사이에 위치해 있다. 다이오드(31,32)는 직류신호가 라인(22)상에 존재하도록 각각의 상의 신호에 대한 정류기로서 동작하며, 제 1 전원회로(34)와 순서대로 연결되어 있다. 제너 다이오드(36)의 형태로 된 전기 클램프는 공통노드와 제 1 전원(34) 사이에, 자세하게는 다이오드(31,32)로 정의된 정류기와 제 1 전원(34) 사이에 위치되어 있다.

제 1 전원(34)는 부하저항(38)과 전압을 저장하는 커패시터(44)를 포함하고 있다. 제 2 전원(48)은, 아래에서 더 자세히 설명된 것처럼, 폴트인동안 폴트회로에 전력을 공급하는 제 2전력 소스를 구비하고 있다. 제 2 전원은 다이오드(40)와 에너지를 저장하는 커패시터(42)를 포함하고 있다. 제 1 전원(34)의 커패시터(44)는 다이오드(41)을 통해서 제 2 전원(42)과 분리되어 있다. 아래에 보다 상세히 설명되어 있는 바와 같이, 이로써 커패시터(44)에 저장된 전압이 폴트인동안 너무 빨리 감소하는 것을 막을 수 있다.

바람직한 실시예에서, 계전기는 집적회로(50)를 포함하고 있다. 도 2에 도시된 바와 같이, 집적회로(50)는 위상손실 검출회로(100), 부족전압로크아웃 회로(130), 과부하 경고회로(140), 발진기회로(150), 자동 리셋회로(160), 3 상 비교기회로(180), 및 출력드라이버 회로(190)를 포함하고 있다.

부족전압로크아웃 회로(130)는 기준 전압(V+)를 제공하는 제 1 섹션(132)를 포함하고 있다. 이 전압은 도 1과 2에서 V+ 라고 표시된 여러 소자에 대해 기준전압으로서 사용된다. 로크아웃회로(130)는 또한 비교기(134)와 전압분배기 저항(136과 138)을 포함하고 있는 제 2 섹션을 포함하고 있다. 저항(136, 138)은 제 1 전원(34)으로부터 전력을 수전하도록, 그리고 참고번호 139에서 비례전압신호를 유도하도록 연결되어 있다. 전압신호(139)는 기준전압신호(V+)와의 비교를 위해 비교기(134)에 제공된다. 비교기(134)는, 전압신호(139)가 소정의 값 이상인 경우 그리고 기준전압신호(V+)가 안정적일 때마다 '전력양호' 신호를 제공한다. 부족전압로크아웃회로(130)는 기준신호가 불안정할 때 과부하 계전기의 잘못된 트립동작을 막는데 사용된다. 또한, 부족전압로크아웃회로(130)로 인해 커패시터(42)는 솔레노이드를 트립시키기에 충분한 에너지를 가질 수 있다.

반전연산증폭기(172)를 포함하는 집적회로(50)의 3상 증폭기(170)는 도 1에 도시된 이산 증폭회로(80)와 연결되어 작동한다. 이 장치들은 접합부(26, 28, 30)으로 부터의 신호를 가산하고 증폭하기 위해 배열된다. 더 자세하게는, 음의 값인 접합부(26,28,30)으로 부터의 신호는 가산 접합부(46)(summing junction)에 공급되며, 이것은 집적회로내의 반전연산증폭기(172)에 입력으로서 연결된다. 증폭기(172)로부터의 최종 양의 출력은 도체(10,12,14)의 각각에 흐르는 평균전류에 비례할 것이다. 전위차계(82)를 포함하는 조정가능 피드백은 가산접합부(46)와 증폭기(172)의 출력사이에 또한 연결된다. 이로 인해 사용자는 선택된 모터 과부하 전류량에서 계전기를 트립하기 위해 그 회로를 조정할 수 있다.

당업자는 증폭기(172)의 피드백 구조로 인해 과부하 전류 세팅값이 전위차계의 저항의 반비례 함수임을 알 수 있을 것이다. 그래서, 전위차계의 저항값이 감소함에 따라 전류량 세팅값은 증가되며, 그 역 또한 같다. 그러나, 전류량은 저항값의 반비례함수이기 때문에, 전위차계의 저항값이 상대적으로 작을 때(정격전류량은 상대적으로 높다), 저항값의 작은 변화는 전류량의 세팅값에 큰 영향을 미친다. 한편으로는, 전위차계의 저항값이 상대적으로 높을 때(정격전류량은 상대적으로 낮다), 저항값의 변화는 전류량의 세팅값에 별로 영향을 미치지 않는다. 결과적으로는, 저항값에서의 작은 변화는 전류량 세팅값의 상당한 변화를 초래하기 때문에, 더 높은 전류량의 세팅값으로 전위차계를 정확히 설정하는 것은 어렵다. 이것은 반도체 과부하 계전기는 통상 작고 콤팩트하며 그래서 작은 전위차계를 가지고 있기 때문에 특히 사실이다.

이 문제를 없애기 위해서, 전위차계(82)는 전류량 세팅에 더 선형적인 영향을 갖도록 자신이 조절됨에 따라서 바람직하게 저항값을 변화시킨다. 이로 인해, 사용자는 전위차계를 소정의 전류량 세팅값, 특히 상대적으로 높은 전류량 세팅값에 보다 정확히 설정할 수 있다. 도 3은 전위차계 노브 회전도의 함수로서의 전위차계(82)의 바람직한 저항값을 도시하고 있다. 이 예에서, 노브는 0도의 위치에서 280도의 위치까지 회전될 수 있으며, 전위차계의 저항값은 노브의 회전도의 함수로서 증가한다. 그러나, 종래의 전위차계와 달리, 노브가 회전함에 따라 전위차계(82)의 저항값은 제 1 비율로 증가하고, 소정의 노브 위치에서 제 2 비율로 변화한다.

더 자세히는, 도 3에 도시되어 있는 바와 같이, 전위차계(82)의 저항값은 노브의 회전에 대하여 노브의 회전이 약 140도(최대회전의 약 50퍼센트)까지는 어떤 비율로 증가하고 노브의 회전이 약 140도부터 280도까지는 또 다른 비율로 증가한다. 결과적으로, 전위차계(82)의 노브가 자신의 최대 회전의 약 50퍼센트로 회전할때, 전위차계의 저항값은 자신의 최대값의 50퍼센트보다 작은 양만큼 증가한다. 그 지점에서 노브가 50퍼센트 넘어서 회전할 때, 저항값은 저항값의 약 100퍼센트까지 더 높은 비율로 증가한다. 대조적으로, 종래의 전위차계는 노브의 전체 회전동안 통상 하나의 선형적인 비율의 저항값을 가지고 있다. 두가지 비율의 전위차계(82)로 인해 사용자는 전위차계의 노브의 설정값을 통하여 특정 과부하 비율을 더욱 쉽게 설정할 수 있고, 특히 전위차계의 최소저항 설정값(계전기의 최대 과부하 정격에 대응한다)에 가까울 때이다.

물론 당업자는, 전위차계(82)는 실제적으로 똑같은 효과, 예를 들면 지수함수 비율, 비선형 비율, 복수의 선형비율(2이상)등을 이루기 위해서 노브의 회전에 대해서 다른 비율의 저항값 변화를 가지도록 배열될 수 있다는 것을 알 수 있을 것이다. 개시된 2개의 선형비율의 전위차계는 단지 예를 든 것이다. 유사하게, 어떠한 형태의 변화하는 저항값도 사용될 수 있기 때문에, 0∼280도의 노브 회전도를 가진 개시된 전위차계도 단지 예의 하나이다.

증폭기(172)로부터의 출력은 저항(54,56)과 커패시터(58)로 구성되어 있는 RC회로에 연결되고, 집적회로내의 위상손실비교기회로(180)로의 입력이 된다. 더 상세하게는, 이 신호는 과부하 비교기(182)로의 입력이며, 이곳에서 이 신호와 전압기준신호(V+)와 비교된다. 비교기(182)는 발진을 막기 위해서 만들어진 히스테리시스를 가지고 있다. 이 배열은 평균전류를 나타내는 신호가 소정양만큼 기준전압 신호(V+)를 초과할때, 과부하 신호가 과부하 비교기(182)의 출력부(184)상에 출력되는 바와 같다. 출력부(184)는 차례로 출력 드라이버 회로(190)에 특히, OR게이트(192)의 입력부에 연결되고, OR 게이트(192)의 출력부는 전력 레벨이 양호할 때를 나타내는 부족전압로크아웃회로(130)부터의 입력과 함께 AND 게이트(194)의 입력부에 차례로 연결된다. 만약 양 조건이 존재한다면, AND게이트(194)는 MOSFET를 포함하는 출력드라이버(196)를 동작시키기 위해서 과부하신호를 제공한다. 출력드라이버(196)는 폴트코일(94)와 두번째 전압공급장치와 직렬로 위치해 있는 트랜지스터 스위치(92)에 연결되고 동작시킨다.

결과적으로, 평균전류를 나타내는 신호가 기준전압신호(V+)를 소정의 양만큼 초과하고, 그 전력레벨이 양호할 때, 그 폴트코일은 종래의 방법으로 계전기를 기계적으로 트립시키기 위해서 전압이 인가된다. MOSFET 출력 드라이버(196)는 트랜지스터 스위치(92)에 폴트코일(94)의 동작을 인네이블하기에 충분한 길이의 펄스를 제공하기 위해서 사용된다. 비교기(182,134)내의 히스테리시스는 계전기의 트립동작을 가능케 하기에 충분한 길이의 펄스폭을 제공한다.저항(54,56)과 커패시터(58)로 구성된 RC회로는, 소정의 시간내에 트립이 있었는지 여부를 결정하고, 그러한 경우에 그 회로가 더 빠른 속도로 트립하도록 하는 메모리를 제공한다는 것을 관찰할 수 있다. 또한, 이것은 부하가 과도한 전력을 요구할 때인 스타트업하는 동안처럼 짧은 과부하 조건이 일어나도록 하는 지연을 제공한다. 저항(54,56)과 커패시터(58)를 포함하는 RC회로의 시정수는 커패시터(58)의 상대적으로 느린 방전에 대비하기 위해서 비교적 크다. 결과적으로, 만약 또 다른 평균전류의 증가에 의해 결정되는 트립 전에 짧게 이전 트립이 있었다면, 커패시터(58)는 완전히 방전되지 않을 것이고, MOSFET 출력 드라이버(196)를 최대로 트리거하는 레벨에서 더욱 빨리 충전할 것이다. 명확히 현재 트립과 이전 트립 사이에 경과시간이 적으면 적을수록, 반복적인 스타팅시와 같이, 현재의 트립은 그 만큼 더 빨리 일어날 것이다. 이런 특징은 만약 트립시간이 모든 환경에서 일정하다면, 있을 수 있는 부하의 과열을 막기 위해서 고안된 것이다. 그러한 경우에, 서로 짧은 시간내에 발생하는 트립은 부하를 충분히 냉각할 수 없어서 손상이 초래될 수 있다.

또한, 폴트코일에 전압이 인가될 때 제 1 및 제 2 전원은 다이오드(40), 커패시터(42)와 폴트코일(94)의 솔레노이드를 통해서 단락된다는 것이 관찰될 수 있다. 결과적으로, 제 1 전원의 전압은 폴트 코일에 전압이 인가되는 시간 동안 감소한다. 제 1 전원의 전압이 감소되어서 기준전압(V+)보다 작게 되면, 로크아웃회로(130)의 비교기(134)는 전력 양호신호를 낮춘다. 이 조건은 AND 게이트(194)에 입력이며, 이것은 다음에 출력 드라이버(196)를 리셋시키고, 이것은 다음에 트랜지스터스위치(92)를 리셋시키면서 폴트코일(94)의 에너지를 감소시킨다. 이로 인해 출력드라이버(196)가 부족전압조건에서 래칭하는 것을 막을 수 있고, 제 1 전원을 단락시킬 것이며, 제 1 전원이 정상동작 전압에 도달하는 것을 막을 수 있다.

과부하 계전기는 또한 하나 이상의 위상 손실이 있을때 트립하는 수단을 제공한다. 즉, 도체(10,12,14)중의 하나에 전력이 그치면, 그 상태가 감지되고, 나머지 두개의 동작 위상의 대응 증가분과 무관하게 트립을 일으킬 것이다.

더욱 자세히는, 도 1, 2에 도시되어 있는 것처럼 위상손실검출회로(100)에 있는 일련의 세개의 비교기(101,102,103)는 관련된 위상을 통하여 흐르는 전류와 모든 위상을 통해서 흐르는 평균전류의 합을 표시하는 신호를 수신하도록 각각 연결된다. 도 2로부터 판단할 수 있는 것처럼, 비교기(103)의 입력부는 순서대로 두 저항(110,112)의 접합부(108)에 연결되는 도체(106)이다. 저항(112)는 평균전류신호를 수신하기 위해서 연산증폭기(172)의 출력부에 연결될 수 있고, 저항(110)은 관련위상의 전류를 나타내는 신호를 수신하기 위해서 접합부(30)로 연결될 수 있다. 유사하게 연결된 도체과 저항도 비교기(101, 102)에 입력을 제공한다.

비교기(101,102,103)의 출력부는 각각 펄스 익스텐더회로(114,116,118)로 연결된다. 바람직하게는, 펄스 익스텐더회로(114,116,118)는 디지털 타이머로 구성되어 있다. 비교기(101,102,103)의 출력은 디지털 타이머(114,116,118)의 리셋 입력부에 입력된다. 디지털 타이머는, 리셋입력이 로우로 남아 있을때, 타이머는 타임아웃 시퀀스를 시작하고, 소정의 일정시간 후, 더 상세하게는 소정 수의 클록신호를 수신 한 후, 비반전된 출력을 일으키도록 배열된다. 만약 이 간격동안 타이머가 리셋신호를 수신한다면, 타이머는 리셋되고 타임아웃시퀀스를 다시 시작한다. 타이머의 반전된 출력은 미러이다. 결과적으로, 위상이 도체(10,12,14)에 있을때 펄스 신호는 비교기(101,102,103)로부터 출력된다고 판단될 것이다. 이러한 펄스 신호는 디지털타이머(114,116,118)를 리셋시키며, 이것은 타이머가 타임아웃시퀀스를 완결하는 것을 막는다. 결과적으로, 타이머(114,116,118)의 반전된 출력은 하이로 남아 있다.

디지털 펄스 익스텐더회로(114,116,118)의 반전된 출력은 NAND 게이트(120)의 입력에 연결되며, 차례로 전력이 양호할 때를 알려주는 부족전압로크아웃회로(130)으로 부터의 신호를 또한 수신하는 NAND 게이트(122)에 연결된다. 또한, 선택적인 위상손실 인네이블 신호(123)는 도 2에 도시되어 있다. 이 선택적인 신호는 또한 NAND게이트(122)에 입력되어 제어신호로서 동작한다

NAND게이트(122)의 출력은 위상손실타이머(124)의 리셋 입력이다. 바람직하게는, 위상손실 타이머(124)는 디지털 타이머이다.

따라서, 만약 NAND 게이트(122)로의 입력 신호중 어느 하나가 로우라면, 하이 신호는 타이머(124)의 리셋입력의 입력이며, 이것은 타이머가 타이밍 아웃하는 것을 막아주며, 그리고 이것은 타이머(124)의 비반전된 출력(126)을 로우로 남아 있게 한다고 판단할 수 있을 것이다. 그래서, 만약 선택적인 위상손실 인네이블 신호(123)가 로우라면, 타이머(124)는 하이 리셋신호를 수신할 것이며 이 신호의 비반전된 출력을 일으킬 수 없을 것이라고 판단될 것이다. 전력 양호 신호가 로우인 경우도 같다. 유사하게, 만약 위상이 도체(10,12,14)에 있다면, NAND 게이트(120)의 출력은 로우로 남아 있고, 이것은 다음 NAND 게이트(122)의 출력을 하이로 남아 있게 하며, 이것은 타이머를 타이밍 아웃하는 것을 막아준다.

그러나, 만약 위상이 도체(10,12,14)중의 하나에서 손실이 있다면, NAND게이트(120)의 출력은 하이 일것이라고 판단할 수 있다. 만약 전력 양호신호와 선택적인 위상손실 인네이블 신호(123)가 또한 하이라면, 로우 리셋신호는 타이머(124)에 입력된다. 이로 인해 타이머는 자신의 타임아웃시퀀스를 초기화하고 소정 수의 클록 신호후에 비반전된 출력(126)을 일으킨다. 디지털 타이머(124)가 배열되어, 그 결과 리셋신호가 로우로 될때, 소정 간격의 클록 사이클 후, 바람직하게는 리셋신호가 로우로 된후의 약 2초에서 2.9초후, 타이머의 비반전된 출력(126)은 하이로 된다. 이러한 시간 지연은 불필요한 트립동작을 막는다.

타이머(124)의 비반전된 출력(126)은 출력 드라이버 회로(190)에 더 상세하게는 OR 게이트(192)의 입력부에 입력된다. 위에서 설명한 것처럼, OR게이트(192)의 출력은 전력레벨이 양호함을 알려주는 부족전압로크아웃드라이버 회로(130)부터의 입력과 함께 AND게이트(194)에 입력된다. 만약 양 조건이 있으면, AND 게이트(194)가 과부하 신호를 MOSFET 출력 드라이버(196)에 제공하고, 이것은 트랜지스터 스위치(92)를 동작시키며, 이것은 폴트코일(94)와 직렬로 위치되어 있다.

결과적으로, 도체(10,12,14)중 적어도 하나에서 위상 손실이 있고, 위상이 어떤 시간동안, 바람직하게는 약 2초에서 2.9초 동안, 손실이 있을 때, 폴트코일은 종래의 방법으로 계전기를 자기적으로 트립시키기 위해서 전압이 인가된다. 다시, MOSFET 출력드라이버(196)는 폴트코일(94)의 동작을 인네이블하기에 충분한 길이의 펄스를 트랜지스터 스위치(92)에 제공하는데 사용된다. 비교기(134)의 히스테리시스는 계전기의 트립동작에 충분한 길이의 펄스 폭을 제공한다.

바람직한 실시예에서, 위상손실 타이머(124) 뿐만 아니라 펄스 익스텐더회로(114,116,118)는 이산 RC회로 타이머 보다는 집적회로 내의 디지털 타이머로 구성되어 있다. 일반적으로, 디지털 타이머는 RC 타이머 보다 훨씬 정확하며, 온도나 습기의 변화에 덜 민감하고, 설치나 사용하는 동안에 덜 오염되기 쉽다. 추가적으로, 디지털 타이머들은 집적회로로 구현될 수 있고, 이것은 공간을 아끼고 효률적이고 견실한 구축을 쉽게 한다. 결과적으로, 집적회로(50)내에 있는 디지털 타이머(114,116,118,124)는 값싼 소형의 패키지로 신뢰성 있는 회로를 제공한다.

발진기회로(150)내의 발진기(152)는 클록 신호(154)를 발생시킨다. 클록신호(154)는 종래의 방법으로 타이머를 클록킹하기 위해서 디지털 타이머(114,116,118,124)의 각각에 입력된다.

바람직한 실시예에서, 과부하 계전기는 일반적으로 참고 숫자 140으로 표시된 과부하 경고 회로를 포함하고 있고, 이것은 계전기의 트립동작에 앞서서 경고 신호를 제공한다. 더 자세히는, 도체(10,12,14) 각각에 흐르는 평균전류를 나타내는 증폭기(172)로부터의 출력은 비교기(142)에 입력된다. 이 신호는 비교기(142)에 또한 입력되는 기준신호(V+)와 비교된다. 이 배열은 평균전류를 나타내는 신호가 기준신호(V+)를 소정의 양만큼 초과할때, 신호는 AND 게이트(146)의 입력부에 연결된 비교기(142)로부터 출력될 것이다. 비교기는 발진을 막기 위해서 히스테리시스를 가지고 있다. 전력레벨이 양호할 때를 표시하는 로크아웃신호(130)으로부터의 신호는 또한 AND 게이트(146)의 입력부에 연결된다. 만약 양 조건이 있을때, AND 게이트(146)는 MOSFET 드라이버(148)의 게이트로 신호를 송출하고, 이것은 공통노드로 경고 신호 경로를 완성시킨다. 이 경고 신호 경로는 종래의 방법으로 청각 혹은 시각적인 경고(도시생략)를 위한 신호 경로를 완성시키기 위해서 사용될 수 있다. 이것은 사용자에게 계전기의 트립동작에 앞서 과부하 상태가 발생하였음을 즉시 경고를 하며, 이로써 올바른 조치를 취할수 있게 한다.

위상손실 동안의 개별적인 경고회로는 도 2에서 일반적으로 참고 번호 210로 도시되어 있다. 더욱 자세히는, 위에서 상술한 바와 같이, 도체(10,12,14)중의 어느 하나의 위상손실이 있는 동안 로우인 NAND게이트(122)의 출력부는 인버터(212)로 연결된다. 인버터(212)는 NAND(122)로부터의 신호를 반전시키고 이 반전된 신호를 MOSFET드라이버(214)에 입력시키며, 그리고 이것은 공통노드로의 위상손실 아웃신호경로를 완성시킨다. 공통노드로의 이 경로는 종래의 방법으로 청각적이거나 시각적인 알람(도시생략)에 대한 신호 경로를 완성시키기 위해서 사용된다. 결과적으로, 도체(10,12,14)중의 어느 하나에서 위상 손실이 있을 때에, 위상손실아웃신호가 발생될 수 있다. 이 신호는 위상손실타이머(124)에 의한 지연보다 앞서서 발생된다. 이것은 사용자에게 계전기의 트립동작에 앞서 위상이 손실되었다는 것을 즉시 경고를 하고 올바른 조치가 취해지도록 할 것이다.

어떤 실시예에서는, 과부하 계전기는 파워 덤프회로를 포함하며, 이것은 발진기회로(150)내의 스위치 모드 드라이버(157)와 듀티사이클 스위치(158)와 MOSFET(159)로 구성되어 있다. 스위치 모드 드라이버(157)는 발진기(152)로부터의 듀티사이클신호(156)를 구동시킨다. 이러한 듀티사이클신호(156)는 MOSFET(159)의 게이트로 연결되고, 그리고 이것은 순서대로 제 1 전원(34)와 공통노드사이에 직렬로 연결된다. 결과적으로 듀티사이클신호가 하이일때, MOSFET에 전압이 인가되고 제 1 전원은 공통노드와 단락된다. 이것은 제너 다이오드(36)에서의 전력손실을 낮게 하고, 순서대로 계전기의 전체적인 전력소비를 낮게 하고 계전기에 의해 발생하는 열도 줄인다. 스위치 모드 드라이버(157)의 듀티사이클신호는 듀티사이클 스위치(158)을 닫음으로써 선택적으로 변화될 수 있다. 예를 들면, 이 스위치 모드 드라이버(157)는 듀티사이클 스위치(158)가 개방상태일때 제 1 듀티사이클을, 듀티사이클 스위치(158)가 닫힌 상태일 때 제 2 듀티사이클을 제공하기 위해서 배치될 수 있다.

추가적으로, 도 2에 예시한 것처럼 집적회로의 듀티사이클핀은 또한 발진기(152)에 연결될 수 있다. 테스팅동안 테스트 입력부(153)가 표준 클록신호(154)를 디스에이블 하는 공통노드로 연결될 수 있도록 발진기(152)가 배치될 수 있다. 선별된 개별적인 클록신호는 듀티사이클핀을 경유하여 발진기(152)에 입력되고, 그 다음 이러한 개별 신호는 테스트 클록신호로서 클록라인(154)에 출력된다.

본 발명의 전력 덤프회로와 테스트클록회로는 처음부터 집적회로 내에 포함되어 있다고 판단할 수 있을 것이다. 이것은 장치의 디지털 구현을 고려한 것이며, 이것은 공간을 작게 하고 구성부품의 숫자를 줄이고 효률적이고 신뢰성있는 구성을 쉽게 한다.

바람직한 실시예에서는, 계전기는 참고번호 160과 200으로 일반적으로 표시된 자동리셋회로를 포함하고 있다. 도 1에서 도시된 바와 같이, 제 1 전원은 커패시터(202)와 저항(204)으로 표시된 RC타이밍회로에 연결된다. 정상 동작하는 동안에는 커패시터(202)는 제 1 공급 전압에 비례하는 전압을 저장한다. 과부하 트립 조건발생후에, 커패시터(202)에 걸린 전압은 저항(204)을 통해서 감소한다. 다이오드(206)는 자동리셋회로에 적합한 개별 공통단자를 설정한다. 이로 인해 자동리셋회로(160,200)는 다른 계전기 회로, 예를 들면 제 1 공급전압과 공통노드사이에 연결된 회로와 무관하게 동작할 수 있다.

일반적으로 참고번호 160으로 표시된 회로는 커패시터(202)에 의해 저장된 전압이 기준전압 아래로 감소할때 펄스를 제공한다. 이 펄스는 리셋코일(208)을 래치시키는데 사용된다. 더 자세히는, 커패시터(202)의 전압은 저항(161, 162)에 의해 분배된 전압이다. 이것은 커패시터(202)에 걸리는 전압에 비례하는 전압신호를 접합부(163)에 설정한다. 접합부(163)에 설정된 전압은 비교기(164)에 입력된다. 또한, 자동리셋기준전압은 기준회로(165)에 의해 설정되고, 이 기준전압은 접합부(163)에 설정된 전압과의 비교를 위해 비교기(164)에 또한 입력된다. 접합부(163)의 전압이 기준전압 아래로 감소할 때, 비교기(164)는 펄스발생기(166)로 신호를 출력하며, 이것은 순서대로 리셋코일(208)과 직렬로 연결된 트랜지스터 스위치(210)로 펄스 신호를 출력한다. 결과적으로, 트랜지스터 스위치(210)가 펄스발생기(166)으로부터 펄스를 수신할 때, 이것은 커패시터(202)로부터 리셋코일(208)을 통해서 Vsss까지의 신호 경로를 완성시킨다. 이것은 계전기를 리셋시키는 리셋코일(208)을 래치한다. 따라서, 폴트가 있을 동안 커패시터(202)에 걸린 전압은 일정 주기의 시간동안 감소하며, 이것은 계전기를 리셋할 수 있다는 것을 판단할 수 있을 것이다.

전술한 것으로부터, 본 발명에 따라 만들어진 과부하 계전기는 히터, 히터를 수용할 체적 또는 히터로부터의 열을 분산시키는 수단의 필요성을 제거한다고 판단할 수 있을 것이다. 더 나아가서, 동 과부하 계전기는 나머지의 동작 위상에 대한 전류레벨이 증가하는 것과는 무관하게 위상손실이 있을 경우에 트립동작하기 위해 제공하고, 부하의 어느 부분이 과열되기 이전에 빨리 절단을 하기 위해서이다.

또한, 디지털 타이머(114, 116, 118, 124)는 매우 정확한 타이밍 함수를 제공하며, 이것은 열과 습기의 변동에 덜 민감한 정확하고 소형의 전기적 계전기를 제공한다고 판단할 수 있다. 더 나아가, 과부하 손실경고회로(140)는 계전기가 트립동작하기 전에 경고 신호를 제공한다. 이 경고 신호는 바람직하다면 카운터 측정이 행해질 수 있도록 부하가 정지되기전에 사용자에게 경고하는데 사용될수 있다고 판단할 수 있다. 추가적으로, 참고번호 160과 200으로 표시된 자동리셋 회로는 트립후의 자동리셋 동작을 가지고 있다. 이것은 계전기를 사용자가 수동으로 리셋동작할 필요성을 없앤다는 것을 알 수 있다.

어떤 경우에는, 높은 온도의 환경에서와 같은 열악한 환경에서 본 발명을 사용하는 것은 바라는 바이다. 그래서 본 발명에 사용된 커패시터는 높은 온도에서 견디고 정확히 동작하도록 구성되어야 한다. 또한 이것은 만약 본발명의 계전기가 보다 높은 온도에서 정격된 커패시터로 어떤 온도의 범위내에서 사용된다면, 이 커패시터는 낮은 온도에서 정격된 커패시터보다 수명이 실제적으로 더 길다는 점에서 더 나은 이익을 제공한다. 이것은 커패시터 수명 비율이 통상 정격된 전압과 온도의 함수이기 때문이며, 정격된 값보다 낮은 전압과 온도에서 동작되는 커패시터는 실제적으로 그들의 수명이 증가된다.

사실상, 바람직한 실시예에서 본 발명의 과부하 계전기는 섭씨 105도의 정격 커패시터를 사용한다. 이것은 높은 온도의 환경(예를 들면 섭씨 85도 근처에서)에서도 정확한 동작을 제공하며 실제적으로 더 긴 수명의 커패시터를 제공한다. 유사하게, 비록 본 발명의 커패시터들에 인가되는 전압이 일반적으로 직류 14.5볼트의 범위에 있더라도, 본 발명에 사용되는 커패시터는 바람직하게는 직류전압 25볼트에서 정격된다. 또한 이것은 고장률을 감소시키고 실제적으로 커패시터의 수명을 늘린다.

과부하 계전기에 사용된 회로 보드와 전기 소자들의 내구성과 수명을 증가시키기 위해서, 보드와 소자들은 실리콘이나 폴리우레탄과 같은 보호막으로 담겨지거나 입혀질 것이다.

마지막으로 본 발명은 다상 부하의 과부하 보호장치로서 설명되어 있지만, 당업자는 본 발명을 단상부하의 보호장치에서도 활용할 수 있음을 알 수 있을 것이다. 그러한 경우에, 과부하 보호에 관한한 본 발명의 잇점을 얻기 위해서는 세개의 변류기(16,18,20)를 통해서 단상도체를 통과시키는 것만이 필요하다.

Claims

전력을 유도장치에 공급하는 적어도 하나의 위상도체(10,12,14)용 모니터링 장치에 있어서:

상기 적어도 하나의 위상도체(10,12,14) 각각의 전류신호를 나타내는 신호를 적어도 하나는 제공하는 전류센싱회로(16,18,20,24);

상기 장치로부터 상기 적어도 하나의 위상도체(10,12,14)를 절단하는 스위치(94);

상기 장치에 상기 적어도 하나의 위상도체(10,12,14)를 연결하는 스위치(208);

전류센싱회로(16,18,20,24)와 연결되어 전류신호의 적어도 하나의 소정의 조건에 응답하여 절단스위치(94)를 작동시키는 폴트결정회로(50); 및

상기 절단스위치(94)의 동작후에 상기 접속스위치(208)를 자동적으로 작동시키는 리셋회로(160,200); 를 포함하고 있으며,

상기 센싱회로(16,18,20,24)에 의해 전력을 공급받도록 연결된 전원회로(34)를 더 포함하고,

상기 리셋회로(160,200)는:

상기 전원(34)과 연결되어 자동리셋기준전압을 설정하는 자동리셋기준회로(165);

상기 전원(34)과 연결되어 있고, 정상 동작하는 동안 커패시터(202)는 전원 전압(V_CC)에 비례하는 전압을 저장하고, 절단스위치(94)가 상기 장치로부터 상기 위상 도체(10,12,14)를 절단했을 때 저항(204)를 통해서 방전하는 RC 타이밍회로(202,204); 및

상기 자동리셋기준전압과 커패시터(202)의 전압에 비례하는 전압(163)를 받기 위해서 연결된 비교기(164); 를 포함하고, 비교기(164)의 출력은, 상기 자동리셋기준전압 아래로 감소하는 커패시터(202)의 전압에 비례하는 전압(163)에 응답하여 상기 접속스위치(208)를 자동적으로 작동시키도록 연결된 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 리셋회로(106,200)는 감소전압신호를 발생하도록 배열된 RC 타이밍 회로를 포함한 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 RC 타이밍 회로는 최대 섭씨 105도와 직류 25볼트에서 동작하도록 정격된 커패시터를 가진 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 RC 타이밍회로는 코팅되어 보호되는 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 폴트결정회로(50)는 디지털 펄스 익스텐더(114,116,118)를 가진 위상손실결정회로(100)를 포함한 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 소정의 조건은 위상의 손실인 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 소정의 조건은 상기 적어도 하나의 전류신호가 소정의 값을 초과하는 것을 특징으로 하는 모니터링 장치.
제 7 항에 있어서, 상기 폴트결정회로(50)는, 상기 위상도체(10,12,14)중 적어도 하나의 도체의 부적합한 전류의 증가에 응답하여 소정의 값을 설정하도록 조절될 수 있는 전위차계(82)를 포함한 것을 특징으로 하는 모니터링 장치.
제 8 항에 있어서, 상기 전위차계(82)는 조절됨에 따라 복수의 선형비율로 변화하는 저항값을 가진 것을 특징으로 하는 모니터링 장치.
제 8 항에 있어서, 상기 전위차계(82)는 조절됨에 따라 비선형비율로 변화하는 저항값을 가진 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 폴트결정회로(50)는, 상기 위상도체(10,12,14)중 적어도 하나의 도체의 부적합한 전류의 증가에 응답하여 상기 절단스위치(94)를 작동시키는 과부하결정회로(140)를 포함한 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 소정의 조건하에서 상기 절단스위치(94)의 작동을 막는 전압결정회로(130)를 더 포함한 것을 특징으로 하는 모니터링 장치.
제 12 항에 있어서, 상기 전압결정회로(130)는 코팅되어 보호되는 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 적어도 하나의 위상도체(10,12,14) 각각은 각각의 전류센싱트랜스듀서(16,18,20)에 연결된 것을 특징으로 하는 모니터링 장치.
제 14 항에 있어서, 상기 각각의 전류센싱트랜스듀서(16,18,20)중 적어도 하나와 연결되는 기준회로(130)를 더 포함하며, 기준회로(130)는 상기 기준신호를 발생하도록 배열된 것을 특징으로 하는 모니터링 장치.
제 14 항에 있어서, 상기 기준회로(130)와 감소전압신호에 연결된 비교기(134)를 더 포함하며, 비교기(134)의 출력은 상기 접속스위치(208)와 연결된 것을 특징으로 하는 모니터링 장치.
제 1 항에 있어서, 상기 전류신호의 적어도 하나의 소정의 조건에 응답하여 경고 신호를 발생하도록 배열된 경고회로(140)를 더 포함하며, 경고신호는 상기 절단스위치(94)의 작동보다 상기 폴트결정회로(50)에 의해서 먼저 발생되는 것을 특징으로 하는 모니터링 장치.
제 17 항에 있어서, 상기 적어도 하나의 위상도체(10,12,14) 각각의 평균전류와 관련된 신호를 제공하는 가산회로를 더 포함하며, 상기 경고회로(140)는, 적어도 하나의 위상도체(10,12,14)의 평균전류와 관련된 신호를 첫번째 기준신호와 비교하고, 적어도 하나의 위상도체(10,12,14) 각각의 평균전류와 관련된 신호가 첫번째 기준신호보다 클때 상기 경고신호를 발생하는 것을 특징으로 하는 모니터링 장치.
제 17 항에 있어서, 상기 소정의 조건은 위상 손실인 것을 특징으로 하는 모니터링 장치.
제 19 항에 있어서,

상기 적어도 하나의 위상 도체(10,12,14) 각각의 평균전류와 관련된 신호를 제공하는 가산회로;

상기 전류센싱회로(16,18,20,24)와 가산회로가 연결된 비교기회로(101,102,103);

비교기회로(101,102,103)와 연결된 디지털 펄스 익스텐더 회로(114,116,118);

디지털 펄스 익스텐더회로(114,116,118)와 연결된 AND 수단; 및

AND수단에 연결된 경고회로(140); 를 더 포함한 것을 특징으로 하는 모니터링 장치.
제 18 항 또는 제 20 항에 있어서, 상기 가산회로에 연결되어 상기 위상도체(10,12,14)의 평균전류를 나타내는 지연된 신호를 발생하는 지연 회로를 더 포함하며, 지연된 신호 입력은, 지연된 신호가 초과 전류조건을 나타낼 때 절단 스위치(94)가 동작하도록 배열된 폴트결정회로(50)로 입력되는 것을 특징으로 하는 모니터링 장치.
제 21 항에 있어서, 상기 지연회로는 RC타이밍회로를 포함한 것을 특징으로 하는 모니터링 장치.
제 22 항에 있어서, 상기 RC타이밍회로는 최대 섭씨 105도에서 작동될 수 있도록 정격된 커패시터를 가진 것을 특징으로 하는 모니터링 장치.
제 22 항에 있어서, 상기 RC타이밍 회로는 코팅되어 보호되는 것을 특징으로 하는 모니터링 장치.
제 22 항에 있어서, 만약 상기 절단 스위치가 이전의 주어진 주기로 이미 동작했다면, 상기 지연회로는 절단스위치의 앞선 동작을 기억하고 약간 지연되게 상기 연결스위치를 작동시키는 것을 특징으로 하는 모니터링 장치.
제 22 항에 있어서,

전압기준신호 발생기;

상기 지연된 신호를 전압기준신호와 비교하는 제 1 비교기를 포함하는 폴트결정회로(50); 및

적어도 하나의 위상도체의 평균전류와 관련된 신호를 전압기준신호와 비교하는 제 2 비교기를 포함하는 경고회로: 를 더 포함한 것을 특징으로 하는 모니터링 장치.
청구항27는 삭제 되었습니다.
청구항28는 삭제 되었습니다.
청구항29는 삭제 되었습니다.
청구항30는 삭제 되었습니다.
청구항31는 삭제 되었습니다.
청구항32는 삭제 되었습니다.
청구항33는 삭제 되었습니다.
청구항34는 삭제 되었습니다.
청구항35는 삭제 되었습니다.
청구항36는 삭제 되었습니다.
청구항37는 삭제 되었습니다.
청구항38는 삭제 되었습니다.
청구항39는 삭제 되었습니다.
청구항40는 삭제 되었습니다.
청구항41는 삭제 되었습니다.
청구항42는 삭제 되었습니다.
청구항43는 삭제 되었습니다.
청구항44는 삭제 되었습니다.
청구항45는 삭제 되었습니다.