KR100341553B1

KR100341553B1 - 확산 스펙트럼 수신기

Info

Publication number: KR100341553B1
Application number: KR1020000022404A
Authority: KR
Inventors: 가메노도시아끼; 히꼬소우게이지
Original assignee: 마찌다 가쯔히꼬; 샤프 가부시키가이샤
Priority date: 1999-04-28
Filing date: 2000-04-27
Publication date: 2002-06-22
Also published as: KR20000077095A; JP2000312164A; ES2243169T3; CN1272729A; US6282234B1; EP1049264A3; EP1049264B1; AU3015500A; AU761193B2; EP1049264A2; DE60021019D1; DE60021019T2; JP3464624B2; CN1145273C

Abstract

기지국으로부터의 무선 신호는 안테나에 의해 수신되고, 무선부에서 증폭, 필터 처리, 주파수 변환, 및 검출되어, 그에 의해 기저대 (baseband) 신호를 구한다. 경로 탐색부는 기저대 신호를 탐색하고, 각 경로에서 피크 (peak) 위치를 검출한다. 검출된 타이밍 관계를 근거로, 각 경로에 대응하는 DLL부내의 코드 발생기는 동작되어, 그에 의해 복조 출력을 구한다. 타이밍 조정부내의 버퍼부는 복조 출력을 인출하여 그 위상을 조정하고, 위상이 조정된 복조 신호는 RAKE 합성 회로에서 더해진다.

Description

확산 스펙트럼 수신기 {SPREAD SPECTRUM RECEIVER}

본 발명은 CDMA (code division multiple access) 시스템에서의 확산 스펙트럼 (spread spectrum) 수신기에 관한 것으로, 특히 다수의 기지국과 다중경로로 인한 복조 경로 데이터에서의 위상차를 조정함으로서 RAKE 합성부에서 데이터를 사용할 수 있게 하여 뛰어난 간섭 면역성을 갖는 확산 스펙트럼 수신기에 관한 것이다.

CDMA 시스템에서는 '확산 (spread)' 처리가 실행되어, 전송측에서 주요 변조가 가해진 기저대 (base band) 신호는 각 채널에 대해 다른 확산 코드로 다중화되고, 그에 의해 신호를 전달하게 된다. 수신기측에서는 '역확산 (despread) 처리'가 실행되고, 전송측과 똑같은 확산 코드는 스펙트럼 신호로 다중화되고, 그에 의해 원래의 주요 신호 변조 신호를 발췌하게 된다. 주요 변조 신호는 일반적인 복조 회로를 통과하고, 그에 의해 기저대 신호가 재생된다. 전송기측과 수신기측 사이에 확산 코드가 다를 때, 그들 사이에는 상관관계 (correlation)가 없으므로, 신호가 발췌될 수 없다. 그러므로, CDMA 시스템에서는 다수의 채널이 똑같은 주파수로 혼합된 수신 신호로부터 의도되는 채널을 발췌하는 것이 가능하다.

지상 이동 통신은 무선파가 비교적 먼 영역에 이를 수 있고, 큰 회절 효과 등으로 인해 건물과 같은 장애물의 뒤측에도 쉽게 전송될 수 있는 것을 특징으로 하여, 많은 경우에서 800 MHz 내지 2 GHz의 주파수 대역을 사용한다. 그러나, 장애물로 인해 전자기파의 반사 및 회절이 발생되므로, 다수의 전파 경로 (다중경로)가 형성된다. 말하자면, 똑같은 지점으로부터 방사된 무선파가 특정한 지점에 이를 때 루트 (route)로 인해 지연이 발생된다. 이 상황에서, 복조할 때, 역확산 심볼 동기화의 타이밍이 점차적으로 쉬프트 (shift)되면, 다수의 상관관계 피크 (peak)가 구해질 수 있다.

지연 프로파일 (profile)에서 나타나는 위상차 (지연 시간차)에 따라, 역확산 처리와 DLL (Delay Locked Loop)은 각각 독립적으로 동작된다. 구해진 복조 출력을 적절한 계수로 곱하여 각각의 다중경로 입력 신호를 더함으로서, 뛰어난 수신 특성이 구해질 수 있다. 이는 'RAKE 합성'이라 칭하여진다. 여기서 일어나는 위상차는 타켓 통신 시스템의 셀 (cell) 반지름 등과 같은 매개변수로부터 추정될 수 있다. 추정된 범위까지의 위상차를 고려하여 각 복조 출력에 대한 RAKE 합성을 실행할 필요가 있다.

상기에 설명된 다중경로에 의해 발생되는 다수의 위상차 (지연 시간차)를 갖는 복조 출력 (경로 데이터)을 RAKE-합성하는 종래의 방법은 예를 들면, 일본 특허 출원 공개 Hei-10 No. 190528에서 발표된다. 이 방법에서는 도 1에 도시된 바와 같이, 경로에서의 피크 위치로부터 위상차를 계산하도록 타이밍 제어 회로에 의해 동기화 탐색이 실행된다. 이어서, 위상차 정보를 근거로, 스테이지-가변형 쉬프트 레지스터 (stage-variable type shift register)를 사용하여 데이터를 발췌하도록 스테이지를 조정함으로서, 위상차가 흡수된다.

도 1은 코드 발생기(114), 상관기 (correlator)(115), 및 동기화 검출 회로(116)의 세개 세트를 갖는 3-핑거 (finger)형 RAKE 합성 방법을 도시한다. 안테나(11)에 의해 수신된 신호는 무선부(112)에서 증폭, 주파수-변환, 및 검출되어 기저대 신호로 변환된다. 각 경로에서의 위상차는 경로 탐색부(113)에 의해 상관관계 피크 위치로부터 결정되고, 역확산 코드는 코드 발생기(14)에 의해 발생되어, 그에 의해 경로 탐색부(113)에 의해 나타내지는 타이밍으로 상관기(115)를 동작시키므로, 각 경로의 상관관계 출력이 구해질 수 있다. 이어서, 동기화 검출 회로(116)에 의해 검출된 각 출력의 결과는 쉬프트 레지스터(117)로 주어지고, 경로 탐색부(113)에 의해 나타내지는 각 경로에서의 위상차를 고려해 스테이지가 설정 및 지연되고, 그에 의해 위상을 조정하여 RAKE 합성 회로(118)를 통한 합성을 가능하게 한다.

이 확산 스펙트럼 수신기에서는 다중경로 전파 경로에서의 시간적 변화와 함께, 각 경로에서 위상차 (지연 시간차) 및 전력 (진폭)이 변한다. 그 변화에 대응하여, 경로 데이터에서 손실을 발생시키지 않고 RAKE 합성이 가능해지도록 위상을 조정할 필요가 있다. 그러나, 복조를 위해 DLL을 사용하는 구조에서는 경로 데이터 및 프레임 동기화 신호와 같은 복조 출력이 시스템 클럭의 일부에서 변동을 가지므로, 종래 실시예에서의 쉬프트 레지스터 구조로는 경로 데이터의 인출이 실패할 가능성이 있다. 이는 에러 비율을 증가시키게 된다. 또한, 쉬프트 레지스터 구조에서 가능한한 많이 다중경로 변화에 대응하도록 시도되면, 회로 크기가 커져 전력 소모가 증가되는 문제점이 발생한다.

상기의 문제점을 해결하기 위해, 본 발명의 목적은 경로 탐색의 결과를 사용하지 않고 수신 레벨을 개선시킬 수 있고, 소형으로 만들어질 수 있고, 또한 전력 소모를 줄일 수 있는 CDMA 시스템에서의 확산 스펙트럼 (spread spectrum) 수신기를 제공하는 것이다.

도 1은 종래 확산 스펙트럼 (spread spectrum) 수신기를 도시하는 블록도.

도 2는 다중경로로 인해 위상차를 갖는 다수의 DLL로부터의 출력 신호를 도시하는 도면.

도 3은 본 발명에 따른 확산 스펙트럼 수신기의 제1 실시예를 도시하는 블록도.

도 4는 타이밍 조정부의 구성를 도시하는 블록도.

도 5는 타이밍 조정부에서 위상을 조정하기 위한 처리를 도시하는 블록도.

도 6a 및 도 6b는 종래의 예와 본 발명의 실시예를 비교하여, 경로 데이터의 기록 및 판독 동작을 설명하는 도면.

도 7은 본 발명에 따른 확산 스펙트럼 수신기의 타이밍 조정부인 제2 실시예를 도시하는 블록도.

도 8은 본 발명에 따른 확산 스펙트럼 수신기의 제3 실시예를 도시하는 블록도.

도 9는 기준 DLL 모니터부의 구성을 도시하는 블록도.

도 10은 위상을 조정할 때 기준으로 동작하는 심볼 신호가 동작 중간에 변화되는 경우의 도면.

도 11은 동작에 2개 핑거 (finger)를 사용하여 위상을 조정할 때 기준으로 동작하는 심볼 신호가 동작 중간에 변화되는 경우의 도면.

<도면의 주요 부분에 대한 부호의 설명>

11 : 안테나

12 : 무선부

13 : 경로 탐색부

14 : DLL

15 : 타이밍 조정부

19 : RAKE

본 발명은 상기에 설명된 목적을 구하도록 완성되었고, 그 특성은 다음과 같다.

본 발명의 제1 특성은 CDMA 시스템에서의 확산 스펙트럼 (spread spectrum) 수신기로서,

확산 스펙트럼 입력 신호를 검출하고 이들을 기저대 (baseband) 신호로 변환하는 무선부;

각 경로에서 위상차를 결정하도록 기저대 신호에 대해 경로 탐색 (pathsearch)을 실행하는 경로 탐색부;

경로 탐색부에 의해 나타내지는 타이밍으로 각 경로에 대해 기저대 신호를 역확산 (despread) 및 복조하는 DLL부;

소정의 타이밍으로 DLL부로부터 복조된 신호의 위상을 조정하고 그 신호를 각각 출력하는 타이밍 조정부; 및

타이밍 조정부로부터의 신호를 RAKE-합성하는 RAKE 합성부

를 포함하고, 상기 타이밍 조정부는

경로 탐색부에 의해 나타내지는 타이밍을 근거로 DLL부로부터의 신호를 저장 및 유지하고, 판독 신호에 의해 나타내지는 어드레스로 신호를 출력하는 버퍼부; 및

판독 신호를 통해 어드레스 및 타이밍을 나타내어, 버퍼부에 의해 유지되는 각 경로에서의 신호가 조정된 위상으로 출력되게 하는 판독 신호 제어부

를 포함한다.

본 발명의 제2 특성은 제1 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 버퍼부는 SRAM으로 구성된다.

본 발명의 제3 특성은 제1 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 버퍼부는 FIFO로 구성된다.

본 발명의 제4 특성은 제1 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 판독 신호 제어부는 기준으로 동작하는 DLL부로부터의 신호를 근거로, 시간적으로 각 신호에서의 위상차를 조정하는 판독 신호를 출력한다.

본 발명의 제5 특성은 제2 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 판독 신호 제어부는 기준으로 동작하는 DLL부로부터의 신호를 근거로, 시간적으로 각 신호에서의 위상차를 조정하는 판독 신호를 출력한다.

본 발명의 제6 특성은 제3 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 판독 신호 제어부는 기준으로 동작하는 DLL부로부터의 신호를 근거로, 시간적으로 각 신호에서의 위상차를 조정하는 판독 신호를 출력한다.

본 발명의 제7 특성은 제4 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 타이밍 조정부에는 DDL의 수신 조건의 변화에 이어서 기준으로 동작하는 DLL부로부터의 신호의 변화에 대응하고, 그 변화를 모니터하고, 또한 판독 신호 제어부로부터의 판독 신호를 변화시키는 기준 DLL 모니터부가 제공된다.

본 발명의 제8 특성은 제5 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 타이밍 조정부에는 DDL의 수신 조건의 변화에 이어서 기준으로 동작하는 DLL부로부터의 신호의 변화에 대응하고, 그 변화를 모니터하고, 또한 판독 신호 제어부로부터의 판독 신호를 변화시키는 기준 DLL 모니터부가 제공된다.

본 발명의 제9 특성은 제6 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 타이밍 조정부에는 DDL의 수신 조건의 변화에 이어서 기준으로 동작하는 DLL부로부터의 신호의 변화에 대응하고, 그 변화를 모니터하고, 또한 판독 신호 제어부로부터의 판독 신호를 변화시키는 기준 DLL 모니터부가 제공된다.

본 발명의 제10 특성은 제4 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 기준으로 동작하는 신호가 시간적으로 변하더라도, 판독 신호 제어부는 그변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시킨다.

본 발명의 제11 특성은 제5 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 기준으로 동작하는 신호가 시간적으로 변하더라도, 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시킨다.

본 발명의 제12 특성은 제6 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 기준으로 동작하는 신호가 시간적으로 변하더라도, 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시킨다.

본 발명의 제13 특성은 제7 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 기준으로 동작하는 신호가 시간적으로 변하더라도, 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시킨다.

본 발명의 제14 특성은 제8 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 기준으로 동작하는 신호가 시간적으로 변하더라도, 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시킨다.

본 발명의 제15 특성은 제9 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 기준으로 동작하는 신호가 시간적으로 변하더라도, 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시킨다.

본 발명의 제16 특성은 제4 내지 제15 특성에 따른 확산 스펙트럼 수신기에 속하는 것으로, 타이밍 조정부는 기준으로 동작하는 신호를 근거로 지정조건 (specification)의 범위내에서 각 신호의 위상차를 제한하고, 이를 버퍼부에 전하고, 또한 기준으로 동작하는 DLL로부터의 신호에 따라 위상을 시간적으로 조정한다.

이제는 본 발명에 따른 CDMA 시스템에서의 확산 스펙트럼 수신기의 특성이 요약된다.

본 발명에 따른 CDMA 시스템에서의 확산 스펙트럼 수신기는 DLL로부터 경로 데이터를 인출하고 그 위상을 조정하기 위한 회로로, 회로의 크기가 커지는 종래의 쉬프트 레지스터를 사용하지 않는다. 본 발명은 DLL로부터의 신호에 발생되는 변동에 의해 영향을 받지 않는 데이터를 인출하는 버퍼를 갖고, DLL로부터 출력되는 프레임 동기화 신호와 같은 타이밍 신호로부터 기록 및 판독 타이밍 신호를 발생하여 그에 의해 타이밍을 조정하는 것을 특징으로 한다.

도 2에서, DLL로부터의 복조 신호는 위상차 (지연 시간차)를 갖는 신호로서, 경로 탐색의 결과를 근거로 다수의 DLL의 독립적인 동작 결과로 구해진다. 그러나, 이론적으로 얼마나 많은 위상차 (지연 시간차)가 통신 시스템에 대한 제한으로부터 발생되는가를 분석하고, 위상이 그 범위내에서 조정될 수 있으면, 수신 특성은 손상되지 않는다.

기존의 휴대용 전화기/셀룰러 (cellular) 전화기 시스템에서는 셀의 반지름이 수 km 내지 수십 km이고 지연 시간이 수십 μs가 되는 것으로 생각된다. 그러므로, 다중경로 구성성분에는 수십 μs의 지연 시간이 존재하는 것으로 생각된다. 여기서는 상기의 상황을 고려하여, 예를 들면, ±31 μs까지의 신호에 대해 RAKE 합성 기능이 설명된다.

기존의 휴대용 전화기/셀룰러 전화기 시스템은 주로 음성 통신으로 사용되고, 통신 비율로는 예를 들어 32 ksps가 사용된다. 그러나, 미래의 휴대용 전화기/셀룰러 전화기 시스템에서는 데이터 및 영상과 같은 다중매체 통신이 요구되므로, 데이터 전송 비율은 증가되어야 한다. 이후의 설명에서는 음성 전송의 32 ksps 속도의 4배 속도인 128 ksps에서 데이터가 전송되는 것으로 가정한다. 도 2에서는 128 ksps의 기저대 신호가 수신되고 있고, 기준으로 동작하는 DLL 출력 (MAINDLL)이 정의되면 (도 3의 DLL2), 그 위치로부터 ±31내에, 즉 128 ksps의 경우 ±4 심볼내에 다른 신호가 또한 존재하는 것으로 나타난다.

다중경로를 통해 수신된 입력 신호는 예를 들면, 3개 경로로 구성되고, 각각 데이터 경로 (1, 2, 및 3)에 대응한다. 도 3에 도시된 바와 같이, 전송 데이터는 심볼 번호 0, 1, 2, 3, 4, 5, ...로 도시된 128 ksps의 심볼 데이터로 구성되고, 특정한 수의 심볼 데이터는 집합적으로 하나의 프레임 (frame)을 구성한다. 전송 데이터에서 프레임의 상단을 나타내는 프레임 동기화 신호는 도 2에 도시된 바와 같이 각 프레임에 대한 펄스 신호로 데이터 심볼 번호 0의 위치에 존재한다. 이는 상기에 설명된 바와 같이 ±31 μs의 최대 위상차가 발생되는 통신 시스템인 것으로 가정한다.

본 발명에서, 다중경로 전파 경로에서의 시간적 변화와 함께 기준으로 설정된 DLL을 변화시킬 필요가 있을 때, 또 다른 DLL의 출력이 새로운 기준으로 설정되고, 타이밍 조정부는 판독 타이밍을 변화시킨다. 이는 새로운 기준으로 설정된 DLL에 데이터를 저장하는 버퍼의 판독 포인터를 버퍼의 중앙으로 이동시키는 것과 똑같다. 유사하게, 기준 신호의 전후에 있을 것으로 (시간적으로) 기대되는 경로데이터를 저장하는 다른 버퍼에 대해, 각 경로에서의 위상차는 판독 타이밍을 변화시킴으로서 경로 데이터를 손실하지 않고 조정된다. 이 방식으로, 경로 변화에 대응하는 RAKE 합성 기능을 동작시키는 것이 가능하다.

다음에는 첨부된 도면을 참고로 본 발명의 실시예가 설명된다.

< 제1 실시예 >

본 발명의 제1 실시예는 심볼의 단위로 다수의 DLL로부터 다수의 경로 데이터를 인출함으로서 RAKE 합성을 실행하고, 기준으로 설정된 DLL 출력을 근거로 수개의 전후 심볼 사이에서 위상차를 조정하는 회로이다.

도 3은 확산 스펙트럼 수신기의 구성을 도시하는 블록도이다. 기지국으로부터의 무선 신호는 안테나(11)에 의해 수신되고, 무선부(12)에서의 필터링 및 주파수 변환을 통해 증폭 및 검출되어, 그에 의해 기저대 신호(10)를 구한다. 경로 탐색부(13)는 기저대 신호(10)를 탐색하고, 각 경로에서 피크 위치를 검출한다. 검출된 타이밍 관계를 근거로, 각 경로에 대응하는 DLL부 (14-1, 2, 3)내의 코드 발생기는 복조 출력 (17-1, 2, 3)을 구하도록 동작된다. 타이밍 조정부(15)내의 버퍼부 (16-1, 2, 3)는 복조 출력 (17-1, 2, 3)을 인출하여 그 위상을 조정하고, 위상이 조정된 복조 신호 (18-1, 2, 3)는 RAKE 합성 회로(19)에서 더해진다. 여기서, 설명을 간략화하기 위해, 구성은 3개 경로에 대응하지만, 의도되는 시스템의 조건에 따라 경로의 수가 증가 또는 감소되더라도, 본 발명의 효과는 유지될 수 있다.

도 4는 타이밍 조정부(15)의 특정한 구조를 도시하는 블록도이다. 타이밍조정부(15)는 DLL(14)로부터 경로 데이터를 저장 및 유지하고 지정된 타이밍에 경로 데이터를 출력하는 버퍼부 (16-1, 2, 3), 및 각 경로 데이터로 동작하는 복조 신호 (17-1, 2, 3)의 위상이 조정되도록 판독 타이밍을 조정하는 판독 신호 제어부(34)를 포함한다. 버퍼부 (16-1, 2, 3)는 각각 SRAM(31), 기록 타이밍 신호 발생부(32), 및 판독 타이밍 신호 발생부(33)를 포함한다. 버퍼부 (16-1, 2, 3)는 확산 스펙트럼 수신기에서 핑거 (finger)의 수 (경로의 수)와 나란히 다수로 (여기서는 한 예로 3개) 배열된다.

이후에는 도 5를 참고로 도 4의 판독 신호 제어부(34)의 동작이 설명된다.

기록 신호 (기록 펄스) (WP1, WP2, WP3)는 기록 타이밍 신호 발생부(32)에 의해 각 DLL에서의 프레임 동기화 신호 (f1, f2, f2) (도 4에서 타이밍 신호 1, 2, 3) 및 심볼 동기화 신호 (도시되지 않은)로부터 발생되고, 각 심볼 데이터는 메모리 어드레스 (기록 어드레스) (WA1, WA2, WA3)에 도시된 어드레스의 순서로 SRAM(31)에 기록된다. 도 5에서, 도 3의 DLL2는 기준으로 동작하는 MAINDLL로 지정되고, ±2 심볼의 위상차가 조정 (흡수)되는 것으로 가정된다. 그러나, 2회의 보류를 고려하여, 0 내지 8까지의 출력 타이밍은 메모리 어드레스 (WA1, WA2, WA3)에 도시되도록 카운트되어, 심볼 (= 4 x 2 + 1) 이후에 출력이 조정된 위상으로 실행된다.

동시에, 각 DLL에 대한 판독 신호는 심볼 비율에 대응하여 판독 타이밍 신호 발생부(33)에 의해 프레임 동기화 신호로부터 발생된다. 각 DLL에 대한 판독 신호 중에서, 판독 신호 제어부(34)에 의해 MAIDLL로 지정되는 판독 신호가 선택되고,이 신호는 각 버퍼부에 대한 판독 신호 RP (read pulse)로 지정되어, 위상이 조정될 수 있다. 판독 시작 어드레스는 제1 WP를 통해 기록시에 유지된다. 여기서, 버퍼에 저장된 데이터로부터 볼 때, 기준으로 지정하는 것이 프레임의 상단에서 경로 데이터를 판독할 때와 동일하면, 판독 포인터는 버퍼의 중앙으로 이동되고, 다른 DLL을 저장하는 버퍼의 판독 포인터는 경로 데이터의 위상 관계에 대응하여 그 전후의 어드레스로 설정되고, 어드레스는 위치 관계를 유지하면서 업데이트 및 판독된다.

본 발명은 DLL로부터의 신호에 포함된 변동의 영향을 받지 않는다. 이는 도 6a 및 도 6b를 참고로 본 발명과 종래의 쉬프트 레지스터를 비교해 설명된다. 한 예로, 입력 경로 데이터는 3개의 핑거를 갖는 구조에서 각 핑거에 대해 독립적으로 심볼의 단위 A, B, C, D, E, ...로 입력된다고 가정한다. 핑거의 수가 증가 또는 감소되더라도, 그 원리는 똑같다. 입력 경로 데이터는 DLL의 트래킹 (tracking) 성능으로 인해 변동된다. 도 6a에서는 종래의 쉬프트 레지스터를 채택한 경우에서 기록 및 판독 동작이 설명되고, 도 6b에서는 본 발명의 버퍼 회로가 채택된 경우에서 기록 및 판독 동작이 설명된다. 도 6a에서, 출력이 발췌된 탭 (tap)과 쉬프트 레지스터의 스테이지수는 경로 탐색의 결과로 구해진 입력 경로 데이터의 위상 관계로부터 결정된다.

이 경우, 위상은 핑거 1, 2, 및 3의 순서로 지연된다고 가정한다. 종래의 예에서는 각 핑거에 대응하는 쉬프트 레지스터로의 기록에 대해, 나란히 배열된 쉬프트 레지스터에 공통된 기록 타이밍 펄스(ck)가 설명되지 않은 타이밍 제어부 (도1의 경로 탐색부(113)에 포함되는)로부터 발생된다.

판독하는 경우, 데이터는 똑같은 타이밍으로 소정의 탭으로부터 판독되고, 기본적으로 위상은 여기서 조정된다. 도면에서 핑거 3의 경우에 도시된 바와 같이, 각 핑거가 독립적으로 동작되고 경로 데이터가 변동을 포함하므로, 데이터가 저장된 탭은 경로 데이터의 위상 관계 및 기록 타이밍 펄스와의 위상 관계에 의존하여 그 변동에 따라 한 탭 만큼 쉬프트될 확률이 있다. 그러므로, 항상 똑같은 탭으로부터 데이터를 발췌하는 것이 계속되면, 경로 데이터의 출력에서 손실이 발생될 확률이 있다. 그러나, 변동에 대응하는 쉬프트 레지스터로부터 발췌 위치를 순차적으로 변화시키는 것이 어려우므로, 종래의 예에서와 같이 쉬프트 레지스터가 적용되는 한, 본래 발생되는 문제점이 있다고 말할 수 있다.

한편, 도 6b에서 본 발명의 버퍼 회로를 사용하는 경우, 데이터는 위상이 조정되기 바라는 범위에 대응하는 주기 동안 유지되고, 최종 핑거인 핑거 3의 데이터가 인출된 후에, 데이터는 특정한 심볼 이후 (적어도 한 심볼 동안 데이터가 유지된 이후) 출력된다. 출력 시간에 대해, 이는 RAKE 합성을 실행하도록 다중경로가 조정되는 범위에서 지정조건의 문제에 의존한다. 말하자면, 기준으로 동작하는 핑거가 결정되고, 다중경로가 그 전후의 수개의 심볼에 걸쳐 조정될 필요가 있으면, 기준으로 동작하는 핑거의 입력 이래로 지정조건 범위 +1 심볼 이후에 데이터가 출력되도록 설계한다. 그러므로, 변동이 있더라도, 인출되는 타이밍만이 쉬프트되고, 발췌되는 타이밍은 일정하다. 더욱이, 각 핑거에서 적어도 한 심볼 만큼 출력에 대한 시간적 보류가 있으므로, 입력 순서로 경로 데이터를 확실하게 출력하는것이 가능하고, 변동의 존재는 무시될 수 있다.

도 6b에서, 핑거 1 내지 3을 조정하기 위한 버퍼의 스테이지수는 5 스테이지로 설정된다. 이는 기준으로 동작하는 핑거 전후에서 2 심볼의 경로 데이터가 조정되고, 그 목적이 2 x 2 + 1 = 5 심볼의 데이터를 유지하기 위한 것이기 때문이다. 핑거 1을 기준으로 지정할 때, 경로 데이터는 순차적으로 상단으로부터 인출된다. 인출을 위한 타이밍 신호는 도 5를 참고로 상술된 바와 같이, 도시되지 않은 각 경로 데이터와 동기화되는 심볼 동기화 신호 및 프레임 동기화 신호로부터 각 핑거에 대해 발생된다. 제1 심볼 A가 인출된 이후에, 버퍼의 어드레스는 자동적으로 업데이트되고, 다음 심볼 B가 저장된다. 다른 심볼이 인출될 때, 심볼 A는 출력될 때까지 유지된다.

상기에 설명된 동작을 반복하여 핑거 3까지의 경로 데이터가 인출될 때, 위상이 지체된 핑거 3의 경로 데이터가 인출된 후에, 경로 데이터가 1 심볼 이후 각 핑거에서 제1 데이터로부터 순차적으로 판독되면, 위상은 조정될 수 있다. 데이터가 판독된 어드레스에는 데이터가 오버라이트 (overwirte)될 수 있다. 그래서, 도면에 도시된 바와 같이, 어드레스는 반복적으로 사용될 수 있다. 이 방법에 대해, 경로 데이터는 쉬프트 레지스터를 사용하는 경우와 비교해 더 긴 시간 주기 동안 유지되어 데이터가 확실하게 판독되므로, 이 방법은 변동의 존재에 영향을 받지 않는다.

제1 실시예의 방법에 따라, 위상차를 조정하기 위해 경로 탐색 결과를 사용할 필요가 없으므로, 수신 시스템의 회로 구조는 그 부분 만큼 더 간단해진다. 또한, 판독 타이밍을 조정하여 그에 의해 각 경로에서 위상차를 조장함으로서, 통신 시스템에 요구되는 범위에 걸쳐 입력이 유지되고 경로 데이터가 확실하게 출력되므로, 입력에서의 변동에 영향을 받지 않는 특성이 있다.

< 제2 실시예 >

도 7은 본 발명에 따른 확산 스펙트럼 수신기 중에서 시간 조정부(15)의 제2 실시예를 도시하는 블록도이다. 기본적인 구조는 대략 도 4와 동일하므로, 대응하는 구성성분은 똑같은 번호로 표시되고 그에 대한 상세한 설명이 생략된다.

DLL은 확산 스펙트럼 기저대 신호의 동기화 포착 (capture) 및 동기화 추종 (follow)을 실행한다. 엄수되는 동기화 추종 특성은 매우 중요하고, 추종 동작은 코드 발생기의 위상 제어 클럭의 펄스폭을 변화시킴으로서 실행된다. 무선 전파 조건이 실시간 근거로 변하는 이동 통신에서는 최적의 동기화 위치가 항상 변하므로, 동작 동안에 구해지는 출력은 추종 특성으로 인해 동작 클럭의 일부에서 변동을 포함한다.

제2 실시예에서는 변동의 영향을 받지 않는 시간 조정부(15)내의 버퍼부 (16-1, 2, 3)를 실현하기 위해 예를 들면, SRAM(31) 대신에 FIFO(41)가 적용된다. 로직 (logic)으로 FIFO(41)를 실현한 버퍼부 (16-1, 2, 3)는 SRAM(31)의 외부에 부착된 어드레스 제어 회로를 설계함으로서 실현된 버퍼부 보다 회로 크기면에서 유리하다.

일반적으로, SRAM은 처리되는 데이터가 100 단어 (word)를 넘을 때 사용되고, 현존하는 SRAM을 FIFO로 동작시키기 위한 외부 제어 회로는 복잡해질 확률이있다. 수개의 심볼 범위내에서 타이밍을 조정함으로서 수개의 비트의 데이터를 출력하는 신호 처리 회로가 본 발명의 목적이므로, 로직으로 FIFO를 설계하고 실현하는 것은 회로 크기를 작게 만들 수 있다. 상기에 설명된 구조예로, DLL (14-1, 2, 4)로부터의 경로 데이터 및 타이밍 신호 입력에 변동이 포함되더라도, 위상 조정 동작이 효과적으로 실행되는 본 발명의 특성이 실현될 수 있다.

< 제3 실시예 >

도 8은 본 발명에 따른 확산 스펙트럼 수신기의 제3 실시예를 도시하는 블록도이다. 이 확산 스펙트럼 수신기는 대략 도 3과 동일한 구조를 가지므로, 대응하는 부분은 똑같은 번호로 표시되고 그에 대한 상세한 설명이 생략된다.

확산 스펙트럼 수신기는 도 3에서와 똑같은 방식에서, 다수의 DLL (14-1, 2, 3)로부터 심볼의 단위로 출력된 다수의 경로 데이터를 인출 기준으로 지정된 DLL 출력에 정합시킴으로서, 전후 수개의 심볼에서 위상을 조정하고, 그에 의해 RAKE 합성의 동작을 실행한다. 무선 전파 조건의 시간적 변화로, 경로 탐색 변화의 결과로 구해진 피크 위치 및 전력이 동작 중간에 기준으로 동작하는 DLL 출력 (MAINDLL)을 변화시켜야 하는 경우가 있다. 그에 대응하여, 본 발명의 확산 스펙트럼 수신기는 제1 실시예에서 설명된 경로 데이터를 인출하는 버퍼의 판독 비율을 조정하고 이 회로의 시스템 클럭의 단위로 한 심볼의 폭을 적절하게 조정함으로서, 위상 쉬프트의 일부를 포함하여 손실 없이 경로 데이터에서 위상을 조정하는 메카니즘을 갖는다.

여기서 언급된 시스템 클럭은 이 회로에서 동작 클럭이고, 심볼 클럭이나 PN클럭 보다 더 빠른 클럭이다. 예를 들어, 칩 비율은 4 Mcps이고, 클럭은 칩 비율의 4배인 샘플링 비율, 즉 16 MHz를 갖는 것으로 가정한다.

제1 실시예에서와 같이, 도 8의 확산 스펙트럼 수신기에서, 타이밍 조정부(45)는 DLL(14)로부터의 경로 데이터를 저장 및 유지하고 그 경로 데이터를 지정된 타이밍에 출력하는 버퍼부 (16-1, 2, 3), 및 판독 타이밍을 조정하여 각 경로 데이터로 동작하는 복조 신호 (17-1, 2, 3)의 위상이 조정되게 하는 판독 신호 제어부(34)를 포함한다. 도 4에 도시된 바와 같이, 버퍼부 (16-1, 2, 3)는 SRAM(31), 기록 타이밍 신호 발생부(32), 및 판독 타이밍 신호 발생부(33)를 포함한다. 더욱이, 타이밍 조정부(45)에는 도 8에 도시된 바와 같이 동작 중안에 MAINDLL에서의 변화에 대응하여, 판독 타이밍 신호를 발생하는 판독 타이밍 신호 발생부(33)에 대해, 판독 타이밍을 조정하는 기준 DLL 모니터부(46)가 제공된다. 그에 부가된 기준 DLL 모니터부(46)를 통해, 각 타이밍 조정부에서 판독 신호가 변화된다.

기준 DLL 모니터부(46)의 특정한 구조는 도 9에 도시된다. 판독 타이밍 펄스(50)는 타이밍 조정부(45)내의 판독 타이밍 신호 발생부(33)에 의해 발생되고, 판독을 위한 기준 어드레스 카운터(51)로 입력되어, 그에 의해 기준으로 동작하는 어드레스를 업데이트한다. 한편, 판독 시작 어드레스 유지부(54)는 MAINDLL에 의해 프레임 동기화 신호 f1, f2, 및 f3 중 어느 것이 지정되었나를 모니터한다. MAINDLL이 변할 때, 판단부(53)는 판독 비율의 증가/감소를 판단하고, 그 결과를 근거로, 판독을 위한 어드레스 카운터(52)는 어드레스를 업데이트하도록 동작한다.

도 10은 한 예로, 3개 경로에서의 위상차가 조정되는 경우를 도시한다. DLL 1 내지 3의 출력은, 제1 실시예에서와 똑같은 방식으로, 도 4의 기록 타이밍 신호 발생부(32)로부터의 기록 타이밍 신호를 통해 프레임의 상단으로부터 어드레스의 순서로 인출되고, 판독 신호 제어부(34)의 타이밍으로 발췌된다. 이 경우에는 DLL 1에 중심을 두고, DLL 3은 DLL 1을 선행하고, DLL 2는 더 지연된 경로를 복조시키고 있는 것으로 가정한다. 도면에서는 먼저 DLL 1이 기준 DLL (MAINDLL)로 지정되고, 데이터는 제8 스테이지로부터 발췌되고 있다. 다른 DLL에서, 프레임의 상단에 있는 데이터는 DLL 2에 대한 제4 스테이지의 데이터이고, DLL 3에 대해서는 제12 스테이지의 데이터이다. 여기서 칭하여지는 스테이지의 번호는 버퍼내의 특정 어드레스를 도시하지 않지만, 제1 실시예에서 설명된 바와 같이, 경로 데이터에서 보는 기준으로 동작하는 DLL의 경로 데이터에 중심을 둔 위상 관계에 대응하는 버퍼내의 판독 위치를 나타내고, DLL로부터 판독 데이터를 판독하는 위치의 차이를 제공한다.

본 실시예에서는 DLL 1의 프레임 동기화 신호 f1이 도 9의 판독 시작 어드레스 유지부(54)에 의해 MAINDLL로 먼저 인식된다. 경로 데이터의 인출 및 판독은 제1 실시예에서와 똑같은 동작으로 실행된다. 여기서, DLL 2의 동작이 경로를 변화시킴으로서 프레임 중간에 중단된 이후, 동작이 또 다른 타이밍에 재개되는 경우, 인출은 개재된 DLL 2로부터 출력을 수신하면 실행되고, 프레임 상단으로부터의 발췌가 예를 들면, 제16 스테이지로부터 실행되도록 변화된다. 수신 조건이 변화되는 경우, MAINDLL이 DLL 1에서 DLL3로 변화되면, MAINDLL의 변화는 도 9의 판독시작 어드레스 유지부(54)에 의해 검출된다. 이어서, 판독 기준 어드레스 카운터(51) 및 판단부(53)에서는 판독이 그 어드레스 만큼 앞서 나가거나 지체되어야 하는가 여부를 판독한다. 판독 포인터의 위치는 도 10에 도시된 바와 같이 다음 프레임의 상단으로부터의 판독에 의해 변화되어, DLL 1에서와 같이 제8 스테이지로부터 판독이 실행되도록 판독 비율을 변화시킨다. 이때, 추종은 즉각적으로 실행되지 않지만, 속도가 점차적으로 변화된다. 말하자면, 출력 신호에 대해, 심볼폭이 그에 대응하도록 점차적으로 변화된다. DLL 1 및 DLL 2에서, 판독 포인터는 똑같은 방식으로 변화되므로, 경로 데이터에서 손실이 발생되지 않는다.

다음에는 도 11을 참고로 출력 심볼폭의 조정이 설명된다.

도 11은 2개의 DLL이 동작하고, 즉 DLL이 2개의 핑거로 동작하고, DLL 1 및 프레임 동기화 신호 f1의 복조 출력 al에 대하여 DLL 2 및 프레임 동기화 신호 f2의 복조 출력 a2가 2 심볼 만큼 지연되는 경우의 예이다. ±2 심볼의 관계에 있는 경로 데이터의 위상이 조정되는 것을 고려하여, FIFO의 어드레스는 출력이 MAINDLL로부터 2 + 1 심볼 이후에 실행되도록 설정된다. 여기서는 MAINDLL이 프레임 중간에 시간적으로 DLL 2 뒷부분에서 DLL 1 앞부분으로 변화되는 것으로 가정한다. 이때, MAINDLL이 변경된 직후에, DLL 1과 DLL 2 사이에서 위상차 일부 중 두 심볼이 한 심볼로 모아져 출력되면, RAKE 합성 회로의 출력에서 인출이 잘 실행될 수 없어, 합성할 때 문제점이 발생된다. 그러므로, 프레임을 구성하는 각 심볼의 폭은 MAINDLL을 변화시킬 때부터 출력 신호에서 시스템 클럭의 단위로 조정된다. 말하자면, 판독 비율이 변화되고 출력 심볼이 과도한 위상차 부분 만큼 감소되므로,RAKE 합성부(19)에서 경로 데이터의 인출 에러가 일어나지 않는다. 상기의 예는 MAINDLL이 시간적으로 더 좁은 프레임으로 변화되는 경우이지만, 반대의 경우에서는 판독 비율이 지연되어 출력 심볼의 폭이 넓어진다.

상기에 설명된 바와 같이, 제3 실시예에 따라, 기준으로 동작하는 DLL의 출력 MAINDLL은 전파 조건에서의 시간적 변화에 대응해 프레임 상단과 경로 데이터 사이를 변화시키지 않고 경로 데이터에서 손실을 발생시키지 않으면서 RAKE 합성을 실행하도록 변경되므로, 뛰어난 수신 특성이 얻어질 수 있다.

쉬프트 레지스터가 사용되는 종래의 예와 비교해, MAINDLL이 시간상 뒤쪽으로 쉬프트된다고 가정할 때, 종래의 예에서는 쉬프트 레지스터의 스테이지수가 영구히 제공되지 않으면, 연속되는 상황에 완전히 대응하는 것이 불가능하다. 그러나, 제3 실시예의 구조에서는 버퍼부가 제2 실시예에서와 같이 FIFO 구조를 갖게 하고, 특정한 정도까지 어드레스를 반복적으로 사용하고, 또한 MAINDLL의 변경에 의해 판독 비율을 변화시킴으로서, 제한된 회로 크기로 상황에 대응할 수 있다. 그러므로, 다중경로에서 위상을 조정하는 것에 관하여, 종래의 예로 불가능했던 다양한 상황에 대응할 수 있는 제한된 크기의 회로가 실현된다.

< 제4 실시예 >

본 발명의 제4 실시예에서는 인출 기준으로 지정된 DLL 출력에 따라, 다수의 DDL로부터 심볼 단위로 다수의 경로 데이터를 시스템에서 기대되는 범위로 제한함으로서, 전후의 수개의 심볼에서 위상차가 조정되어, 그에 의해 RAKE 합성을 실행하게 된다. 확산 스펙트럼 수신기의 구조는 도 3에 도시된 것과 동일하다.

회로 크기는 제1 실시예에 설명된 타이밍 조정부(15)에서 경로 데이터의 최대 위상차 부분이 도 4의 SRAM 버퍼(31)에 의해 인출될 수 있도록 정의된다. 상술된 바와 같은 제4 실시예에 따라, 통신 시스템에서 기대되는 것에 범위를 제함시킴으로서 위상을 조정하는 동작으로 인해, 회로 크기는 더 감소될 수 있고, 이는 종래의 예와 비교해 수신 회로를 더 작게 만들고 전력 소모를 감소시키는데 많이 공헌할 수 있다.

상술된 특성 1, 4, 5, 및 6에 따른 본 발명의 확산 스펙트럼 수신기에서는 어드레스와 타이밍이 판독 신호 제어부에 의한 판독 신호로 지시되어, 버퍼부에 의해 유지되는 각 경로의 입력 신호가 동조되는 위상으로 출력되므로, 쉬프트 레지스터가 사용되는 종래의 예와 비교해, 각 경로의 신호는 변동의 존재에 의해 영향을 받지 않고 버퍼에서 긴 시간 주기 동안 유지되고 확실하게 판독될 수 있다. 더욱이, 종래의 예에서와 같이 경로 탐색의 결과를 사용할 필요가 없으므로, 회로 구성이 더 작아질 수 있어, 본 확산 스펙트럼 수신기는 회로 크기를 작게 만들고 전력 소모를 감소시키는데 유리하다.

상술된 특성 2 및 3에 따른 확산 스펙트럼 수신기에서는 지연을 흡수하기 위한 버퍼로 SRAM 또는 FIFO를 채택함으로서, 확산 스펙트럼 수신기는 DLL에 포함된 변동에 의해 영향을 받지 않고, 회로 크기도 또한 작아질 수 있다.

상술된 특성 7 내지 9에 따른 확산 스펙트럼 수신기에서는 DLL부의 수신 조건에서의 변화에 이어서, 기준으로 동작하는 DLL부로부터의 신호의 변화가 모니터되므로, 판독 제어부로부터의 판독 신호가 기준 신호의 변화에 대응하여 직접적으로 변화되어, 재생 특성이 개선될 수 있다.

상술된 특성 10 내지 15에 따른 확산 스펙트럼 수신기에서는 기준으로 동작하는 신호가 시간적으로 변화되더라도, 판독 신호의 판독 비율이 그 변화에 대응하여 수개의 클럭 만큼 변화되므로, 확산 스펙트럼 수신기는 경로 데이터에서 손실을 일으키지 않고 전파 조건의 시간적 변화에 이어지는 경로의 변화에 대응할 수 있고, 그에 의해 RAKE 합성을 실행하여, 수신 특성을 개선시킬 수 있다. 더욱이, 이 확산 스펙트럼 수신기는 제한된 회로로 시간적 변화에 대응할 수 있고, 이는 종래의 쉬프트 레지스터로 구해질 수 없는 것이다.

상술된 특성 16에 따른 확산 스펙트럼 수신기에서는 통신 시스템에서 기대되는 것에 범위를 제한시킴으로서 위상을 조정하는 동작으로 인해, 회로 크기가 더 작아지게 할 수 있다.

Claims

CDMA 시스템에서의 확산 스펙트럼 (spread spectrum) 수신기에 있어서,

확산 스펙트럼 입력 신호를 검출하고 이들을 기저대 (baseband) 신호로 변환하는 무선부;

각 경로에서 위상차를 결정하도록 상기 기저대 신호에 대해 경로 탐색 (path search)을 실행하는 경로 탐색부;

상기 경로 탐색부에 의해 나타내지는 타이밍으로 각 경로에 대해 상기 기저대 신호를 역확산 (despread) 및 복조하는 DLL부;

소정의 타이밍으로 상기 DLL부로부터 복조된 신호의 위상을 조정하고 그 신호를 각각 출력하는 타이밍 조정부; 및

상기 타이밍 조정부로부터의 신호를 RAKE-합성하는 RAKE 합성부

를 포함하고, 상기 타이밍 조정부는

상기 경로 탐색부에 의해 나타내지는 타이밍을 근거로 상기 DLL부로부터의 신호를 저장 및 유지하고, 판독 신호에 의해 나타내지는 어드레스로 신호를 출력하는 버퍼부; 및

상기 판독 신호를 통해 어드레스 및 타이밍을 나타내어, 상기 버퍼부에 의해 유지되는 각 경로에서의 신호가 조정되는 위상으로 출력되게 하는 판독 신호 제어부

를 포함하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제1항에 있어서,

상기 버퍼부는 SRAM으로 구성되는 것을 특징으로 하는 확산 스펙트럼 수신기.
제1항에 있어서,

상기 버퍼부는 FIFO로 구성되는 것을 특징으로 하는 확산 스펙트럼 수신기.
제1항에 있어서,

상기 판독 신호 제어부는 기준으로 동작하는 상기 DLL부로부터의 신호를 근거로, 시간적으로 각 신호의 위상차를 조정하는 상기 판독 신호를 출력하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제2항에 있어서,

상기 판독 신호 제어부는 기준으로 동작하는 상기 DLL부로부터의 신호를 근거로, 시간적으로 각 신호의 위상차를 조정하는 상기 판독 신호를 출력하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제3항에 있어서,

상기 판독 신호 제어부는 기준으로 동작하는 상기 DLL부로부터의 신호를 근거로, 시간적으로 각 신호의 위상차를 조정하는 상기 판독 신호를 출력하는 것을 특징으로 하는 확산 스펙트럼 수신기.
제4항에 있어서,

상기 타이밍 조정부에는 DDL의 수신 조건의 변화에 이어서, 기준으로 동작하는 상기 DLL부로부터의 신호의 변화에 대응하고, 그 변화를 모니터하고, 또한 상기 판독 신호 제어부로부터의 판독 신호를 변화시키는 기준 DLL 모니터부가 제공되는 것을 특징으로 하는 확산 스펙트럼 수신기.
제5항에 있어서,

상기 타이밍 조정부에는 DDL의 수신 조건의 변화에 이어서, 기준으로 동작하는 상기 DLL부로부터의 신호의 변화에 대응하고, 그 변화를 모니터하고, 또한 상기 판독 신호 제어부로부터의 판독 신호를 변화시키는 기준 DLL 모니터부가 제공되는 것을 특징으로 하는 확산 스펙트럼 수신기.
제6항에 있어서,

상기 타이밍 조정부에는 DDL의 수신 조건의 변화에 이어서, 기준으로 동작하는 상기 DLL부로부터의 신호의 변화에 대응하고, 그 변화를 모니터하고, 또한 상기 판독 신호 제어부로부터의 판독 신호를 변화시키는 기준 DLL 모니터부가 제공되는 것을 특징으로 하는 확산 스펙트럼 수신기.
제4항에 있어서,

기준으로 동작하는 신호가 시간적으로 변하더라도, 상기 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시키는 것을 특징으로 하는 확산 스펙트럼 수신기.
제5항에 있어서,

기준으로 동작하는 신호가 시간적으로 변하더라도, 상기 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시키는 것을 특징으로 하는 확산 스펙트럼 수신기.
제6항에 있어서,

기준으로 동작하는 신호가 시간적으로 변하더라도, 상기 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시키는 것을 특징으로 하는 확산 스펙트럼 수신기.
제7항에 있어서,

기준으로 동작하는 신호가 시간적으로 변하더라도, 상기 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시키는 것을 특징으로 하는 확산 스펙트럼 수신기.
제8항에 있어서,

기준으로 동작하는 신호가 시간적으로 변하더라도, 상기 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시키는 것을 특징으로 하는 확산 스펙트럼 수신기.
제9항에 있어서,

기준으로 동작하는 신호가 시간적으로 변하더라도, 상기 판독 신호 제어부는 그 변화에 따라 수개의 클럭 만큼 판독 신호의 판독 비율을 변화시키는 것을 특징으로 하는 확산 스펙트럼 수신기.
제4항 내지 제15항 중 한 항에 있어서,

상기 타이밍 조정부는 기준으로 동작하는 신호를 근거로 지정조건 (specification)의 범위내에서 각 신호의 위상차를 제한하고, 이를 상기 버퍼부에 전하고, 또한 기준으로 동작하는 DLL로부터의 신호에 따라 위상을 시간적으로 조정하는 것을 특징으로 하는 확산 스펙트럼 수신기.