ES2243169T3 - Receptor de espectro ensanchado. - Google Patents
Receptor de espectro ensanchado.Info
- Publication number
- ES2243169T3 ES2243169T3 ES00108777T ES00108777T ES2243169T3 ES 2243169 T3 ES2243169 T3 ES 2243169T3 ES 00108777 T ES00108777 T ES 00108777T ES 00108777 T ES00108777 T ES 00108777T ES 2243169 T3 ES2243169 T3 ES 2243169T3
- Authority
- ES
- Spain
- Prior art keywords
- section
- signals
- signal
- timing
- dll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7113—Determination of path profile
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/7117—Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Noise Elimination (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Un receptor de espectro ensanchado en un sistema CDMA, que comprende: una sección de radio (12), para detectar señales de entrada de espectro ensanchado, y convertirlas en señales de banda base (10); una sección de búsqueda de trayectoria (13), para llevar a cabo una búsqueda de trayectoria con respecto a las mencionadas señales de banda base, para determinar la diferencia de fase en cada trayectoria; una sección DLL (14-1, 14-2, 14-3) para el desensanchamiento y la desmodulación de las mencionadas señales de banda base para cada trayectoria, en una temporización indicada por la mencionada sección de búsqueda de trayectoria; una sección de ajuste de temporización (15) para igualar la fase de las señales desmoduladas desde la mencionada sección DLL, con una temporización predeterminada, y entregar las señales, respectivamente; y una sección de síntesis RAKE (19) para llevar a cabo una síntesis RAKE de las señales desde la mencionada sección de ajuste de temporización: comprendiendo, la mencionada sección de ajuste de temporización, una sección de memoria intermedia (16-1, 16-2, 16-3); caracterizado porque la mencionada sección de memoria intermedia, está configurada, y adaptada, para almacenar, y retener, las señales desde la mencionada sección DLL en base a la temporización indicada por la mencionada sección DLL, y entregar señales en una dirección indicada por una señal de lectura; y la mencionada sección de ajuste de temporización comprende una sección de control de la señal de lectura (34), para indicar una dirección y una temporización, por medio de la mencionada señal de lectura, de forma que las señales en cada trayectoria retenidas por la sección de memoria intermedia, son entregadas con la fase estando igualada.
Description
Receptor de espectro ensanchado.
La presente invención se refiere a un receptor de
espectro ensanchado en un sistema CDMA (acceso múltiple por división
de código) y, más en concreto, se refiere a un receptor de espectro
ensanchado que tiene una excelente inmunidad a la interferencia,
igualando para ello la diferencia de fase en los datos de
trayectoria desmodulados, debida a una pluralidad de estaciones base
y a una trayectoria de propagación múltiple, permitiendo de ese modo
utilizar los datos en una sección de síntesis RAKE.
Con el sistema CDMA, se lleva a cabo un proceso
de "ensanchamiento" en el que una señal de banda base, que ha
estado sometida a modulación primaria en el lado de la transmisión,
es multiplicada por códigos de ensanchamiento diferentes para cada
canal para, de ese modo, emitir la señal. En el lado del receptor,
se lleva a cabo un "procesado de desensanchamiento", en el que
los mismos códigos de ensanchamiento que los del lado de
transmisión, son multiplicados por la señal del espectro para, de
ese modo, extraer la señal de modulación de la señal primaria
original. La señal de modulación primaria es pasada a través de un
circuito de desmodulación normal, mediante el que la señal de banda
base es reproducida. Cuando los códigos de ensanchamiento son
distintos entre el lado del transmisor y el lado del receptor, no
hay correlación entre ambos y, por lo tanto, no puede ser extraída
cualquier señal. Por lo tanto, con el sistema CDMA es posible
extraer un canal deseado a partir de señales recibidas, en las que
hay mezclados una pluralidad de canales en la misma frecuencia.
La comunicación móvil terrestre se caracteriza
porque las ondas de radio pueden alcanzar a un área relativamente
remota, y pueden ser transmitidas fácilmente incluso al lado oculto
de obstáculos tales como edificios, debido un gran efecto de
difracción, etc., por lo tanto en muchos casos, esta usa una banda
de frecuencia de entre 800 MHz y 2 GHz. Sin embargo, puesto que la
reflexión y la difracción de la onda electromagnética son causadas
por los obstáculos, se forma una pluralidad de trayectorias de
propagación (trayectoria de propagación múltiple). Es decir, puesto
que las distancias de transmisión de la onda de radio son
diferentes, se produce un retardo debido a las rutas, cuando las
ondas de radio emitidas desde el mismo lugar, alcanzan cierto lugar.
En esta situación, en el momento de la desmodulación, si la
temporización de la sincronización de símbolos de desensanchamiento
se desplaza gradualmente, puede obtenerse una pluralidad de picos de
correlación.
De acuerdo con la diferencia de fase (diferencia
del tiempo de retardo) aparecida en el perfil de retardo se lleva a
cabo, respectivamente y de forma independiente, los procesos y DLLs
(Delay Locked Loop, bucle de cierre de retardo) de
desensanchamiento. Mediante multiplicar la salida de desmodulación
obtenida, por un coeficiente adecuado para, de ese modo, añadir las
respectivas señales de entrada de trayectoria de propagación
múltiple, puede obtenerse unas excelentes características de
recepción. Esto es aludido como "síntesis RAKE". Puede
suponerse que la diferencia de fase producida procede de los
parámetros del sistema de comunicación objeto, tales como el radio
de la célula o similares. Es necesario llevar a cabo la síntesis
RAKE, para la salida de desmodulación respectiva, considerando la
diferencia de fase en todo el rango supuesto.
Por ejemplo, en la Aplicación de Patente Japonesa
Publicada para Examen Hei 10 No. 190 528, que pertenece a la familia
de patentes de EP 0 851 600, se revela un método convencional de
síntesis RAKE de la salida de desmodulación (datos de trayectoria),
que tiene una pluralidad de diferencias de fase (diferencias del
tiempo de retardo) causadas por la trayectoria de propagación
múltiple descrita más arriba. Con este método, tal como se muestra
en la figura 1, se lleva a cabo búsqueda síncrona por medio de un
circuito de control de temporización, para calcular la diferencia de
fase desde la posición del pico en la trayectoria. Después,
ajustando una etapa para la extracción de los datos, usando un
registro de desplazamiento tipo variable-etapa
basado en la información de diferencia de fase, es absorbida la
diferencia de fase.
La figura 1 muestra un método de síntesis RAKE de
tipo tres dedos, que tiene tres conjuntos de un generador de código
114, un correlador 115 y un circuito de detección síncrono 116. Las
señales recibidas por medio de una antena 111 son amplificadas,
convertidas en frecuencia y detectadas en una sección de radio 112,
y convertidas a señales de banda base. Una diferencia de fase en
cada trayectoria, se determina a partir de la correlación de la
posición de pico, por medio de una sección de búsqueda de
trayectoria 113, y se genera un código de desensanchamiento, por
medio del generador de código 114, para activar de ese modo el
correlador 115 a una temporización indicada por la sección de
búsqueda de trayectoria 113, así puede obtenerse la salida de
correlación para cada trayectoria. Después, los resultados para cada
salida detectada por el circuito de detección asíncrona 116 se ponen
en un registro de desplazamiento 117, después las etapas son
configuradas retardadas, considerando la diferencia de fase en cada
trayectoria indicada por la sección de búsqueda de trayectoria 113
para, de ese modo, igualar la fase, permitiendo así una síntesis por
medio de un circuito de síntesis RAKE 118.
Con este receptor de espectro ensanchado, la
diferencia de fase (diferencia de tiempo de retardo) y la potencia
(amplitud) cambian en cada trayectoria, con cambios temporales en la
trayectoria de propagación de las trayectorias de propagación
múltiple. En correspondencia con estos cambios, es hace necesario
igualar la fase, de forma que se haga posible la síntesis RAKE sin
provocar ninguna pérdida en los datos de trayectoria. Sin embargo,
con una construcción que usa un DLL para la desmodulación, las
salidas de desmodulación, como los datos de trayectoria y las
señales síncronas de la trama, tienen fluctuaciones durante una
parte del ciclo de reloj del sistema, por lo que hay una posibilidad
de que la recogida de los datos de trayectoria falle, con la
construcción del registro de desplazamiento en el ejemplo
convencional. Esto conduce a un incremento de la tasa de error.
Además, con la construcción del registro de desplazamiento, si se
intenta corresponder a los cambios de la trayectoria de propagación
múltiple tanto como sea posible, el tamaño del circuito se agranda,
creando un problema por cuanto que se incrementa el consumo
de
potencia.
potencia.
El arte previo mencionado muestra un receptor de
trayectoria de propagación múltiple, de espectro ensanchado, en el
que una señal de alta frecuencia recibida por una antena, es
convertida en una señal de banda base, a través de la conversión de
frecuencia y detección de cuadratura en un circuito de radio. Por
medio de buscar el procesado de la señal de banda base, en un
circuito de control de temporización, se detecta la temporización
para una pluralidad de trayectorias, mediante lo que se genera
señales indicadoras de temporización del código de réplica, primera
y segunda, que indican, un pulso de temporización, y tiempo de
retardo primero y segundo que indica señales. En los generadores de
código de réplica primero y segundo, se genera códigos de réplica,
primero y segundo, en momentos indicados por las señales indicadoras
de temporización del código de réplica, respectivamente. En los
correladores primero y segundo, se determina respectivamente un
valor de correlación de la señal de banda base y del primer código
de réplica, y un valor de correlación de la señal de banda base y
del segundo código de réplica. En los detectores síncronos primero y
segundo, las señales de salida de los correladores primero y
segundo, sufren detecciones síncronas, respectivamente, mediante lo
que se saca los símbolos primero y segundo. En las memorias
intermedias de ajuste primera y segunda, las señales de símbolo
primera y segunda son captadas en respuesta a los pulsos de
temporización, respectivamente, y se saca las señales de símbolo
captadas primera y segunda, con retardos temporales indicados por
las señales que indican los tiempos de retardo primero y segundo,
respectivamente. Las señales de salida desde las memorias
intermedias de ajuste de temporización primera y segunda, se
combinan juntas por medio de un circuito de combinación RAKE.
Con vistas a resolver los problemas anteriores,
es un objetivo de la presente invención proporcionar un receptor de
espectro ensanchado en un sistema CDMA, que pueda mejorar el nivel
de recepción sin utilizar el resultado de la búsqueda de
trayectoria, que pueda construirse de pequeño tamaño, y que pueda
reducir el consumo de potencia.
La presente invención ha sido ultimada para
conseguir el objetivo descrito más arriba, y lo esencial de esta es
como sigue.
Un primer quid de la presente invención es un
receptor de espectro ensanchado, en un sistema CDMA, que
comprende:
una sección de radio, para detectar señales de
entrada de espectro ensanchado, y convertirlas en señales de banda
base;
una sección de búsqueda de trayectoria, para
llevar a cabo una búsqueda de trayectoria con respecto a las señales
de banda base, para determinar la diferencia de fase en cada
trayectoria;
una sección DLL para el desensanchamiento y para
llevar a cabo la desmodulación de las señales de banda base, para
cada trayectoria, en cada momento indicado por la sección de
búsqueda de trayectoria;
una sección de ajuste de temporización, para
igualar la fase de las señales desmoduladas desde la sección DLL,
con una temporización predeterminada, y para sacar las señales,
respectivamente; y
una sección de síntesis RAKE para llevar a cabo
una síntesis RAKE de las señales procedentes de la sección de ajuste
de la temporización;
sección de ajuste de temporización que
comprende:
una sección de memoria intermedia, para almacenar
y retener las señales desde la sección DLL, en base a la
temporización indicada por la sección de búsqueda de trayectoria, y
sacar señales en una dirección indicada por una señal de lectura;
y
una sección de control de señal de lectura, para
indicar una dirección y una temporización, por medio de la señal de
lectura, de modo que se saca las señales retenidas en cada
trayectoria por la sección de memoria intermedia, con la fase
estando igualada.
Un segundo quid de la presente invención,
consiste en un receptor de espectro ensanchado acorde con el primer
quid, en el que la sección de memoria intermedia consiste en una
SRAM.
Un tercer quid de la presente invención, consiste
en una receptor de espectro ensanchado acorde con el primer quid, en
el que la sección de memoria intermedia consiste en una FIFO.
Un cuarto quid de la presente invención, consiste
en una receptor de espectro ensanchado acorde con el primer quid, en
el que la sección de control de señal de lectura, saca la señal de
lectura que iguala la diferencia de fase en cada señal
temporalmente, en base a la señal desde la sección DLL que sirve
como referencia.
Un quinto quid de la presente invención consiste
en una receptor de espectro ensanchado acorde con el segundo quid,
en el que la sección de control de señal de lectura saca la señal de
lectura que iguala la diferencia de fase en cada señal
temporalmente, en base a la señal desde la sección DLL que sirve
como referencia.
Un sexto quid de la presente invención, consiste
en una receptor de espectro ensanchado acorde con el tercer quid, en
el que la sección de control de señal de lectura saca la señal de
lectura que iguala la diferencia de fase en cada señal
temporalmente, en base a la señal desde la sección DLL que sirve
como referencia.
Un séptimo quid de la presente invención,
consiste en una receptor de espectro ensanchado acorde con el cuarto
quid, en el que la sección de ajuste de temporización se proporciona
con una sección de control DLL, de referencia, que corresponde con
un cambio en la señal desde la sección DLL que sirve como
referencia, seguida de un cambio en la condición de recepción del
DDL, vigila el cambio, y cambia la señal de lectura desde la sección
de control de la señal de lectura.
Un octavo quid de la presente invención consiste
en una receptor de espectro ensanchado acorde con el quinto quid, en
el que la sección de ajuste de temporización se proporciona con una
sección de control DLL de referencia, que corresponde con un cambio
en la señal desde la sección DLL que sirve como referencia, seguida
de un cambio en la condición de recepción del DDL, vigila el cambio,
y cambia de la señal de lectura desde la sección de control de la
señal de lectura.
Un noveno quid de la presente invención, consiste
en una receptor de espectro ensanchado acorde con el sexto quid, en
el que la sección de ajuste de temporización se proporciona con una
sección de control DLL de referencia, que corresponde con un cambio
en la señal desde la sección DLL que sirve como referencia, seguida
de un cambio en la condición de recepción del DDL, vigila el cambio,
y cambia la señal de lectura desde la sección de control de la señal
de lectura.
Un décimo quid de la presente invención consiste
en una receptor de espectro ensanchado acorde con el cuarto quid, en
el que, incluso si la señal que sirve como referencia cambia
temporalmente, la sección de control de la señal de lectura cambia
la velocidad de lectura de la señal de lectura, por medio de varios
ciclos de reloj de acuerdo con el cambio.
Un undécimo quid de la presente invención
consiste en un receptor de espectro ensanchado acorde con el quinto
quid, en el que, incluso si la señal que sirve como referencia
cambia temporalmente, la sección de control de la señal de lectura
cambia la velocidad de lectura de la señal de lectura, por medio de
varios ciclos de reloj de acuerdo con el cambio.
Un duodécimo quid de la presente invención,
consiste en un receptor de espectro ensanchado acorde con el sexto
quid, en el que, incluso si la señal que sirve como referencia
cambia temporalmente, la sección de control de la señal de lectura
cambia la velocidad de lectura de la señal de lectura, por medio de
varios ciclos de reloj de acuerdo con el cambio.
Un decimotercer quid de la presente invención,
consiste en un receptor de espectro ensanchado acorde con el séptimo
quid, en el que incluso si la señal que sirve como referencia cambia
temporalmente, la sección de control de la señal de lectura cambia
la velocidad de lectura de la señal de lectura, por medio de varios
ciclos de reloj de acuerdo con el cambio.
Un decimocuarto quid de la presente invención,
consiste en un receptor de espectro ensanchado acorde con el octavo
quid, en el que incluso si la señal que sirve como referencia cambia
temporalmente, la sección de control de la señal de lectura cambia
la velocidad de lectura de la señal de lectura, por medio de varios
ciclos de reloj de acuerdo con el cambio.
Un decimoquinto quid de la presente invención,
consiste en un receptor de espectro ensanchado acorde con el noveno
quid, en el que incluso si la señal que sirve como referencia cambia
temporalmente, la sección de control de la señal de lectura cambia
la velocidad de lectura de la señal de lectura, por medio de varios
ciclos de reloj de acuerdo con el cambio.
Un decimosexto quid de la presente invención,
consiste en un receptor de espectro ensanchado acorde con los quid
cuarto a decimoquinto, en el que la sección de ajuste de
temporización, limita la diferencia de fase en cada señal dentro de
un rango de especificaciones, en base a la señal que sirve como
referencia, la pone dentro de la sección de memoria intermedia, e
iguala la fase temporalmente, de acuerdo con la señal desde el DLL
que sirve como referencia.
La figura 1 es un diagrama de bloques, que
muestra un receptor de espectro ensanchado convencional;
la figura 2 es un diagrama que muestra una señal
de salida, desde una pluralidad de DLLs que tienen una diferencia de
fase debida a una trayectoria de propagación múltiple;
la figura 3 es un diagramas de bloques, que
muestra una primera realización de un receptor de espectro
ensanchado acorde con la presente invención;
la figura 4 es un diagrama de bloques, que
muestra una construcción de una sección de ajuste de
temporización;
la figura 5 es un diagrama de bloques, que
muestra un proceso para igualar la fase en una sección de ajuste de
temporización;
las figura 6A y 6B son diagramas para ilustrar
operaciones de escritura y lectura de los datos de trayectoria,
comparando un ejemplo convencional y una realización de la presente
invención;
la figura 7 es un diagrama de bloques que muestra
una segunda realización, que es una sección de ajuste de
temporización de un receptor de espectro ensanchado acorde con la
presente invención;
la figura 8 es un diagrama de bloques, que
muestra una tercera realización de un receptor de espectro
ensanchado acorde con la presente invención;
la figura 9 es un diagrama de bloques, que
muestra una construcción de una sección de control de DLL de
referencia;
la figura 10 es un diagrama, del caso en el que
una señal de símbolo que sirve como referencia en el momento de
igualar la fase, es cambiada en mitad de la operación, y
la figura 11 es un diagrama, del caso en el que
una señal de símbolo que sirve como referencia, en el momento de
igualar la fase mientras que se usa dos dedos para la operación, es
cambiada en mitad de la operación.
Ahora se resumirá las características de un
receptor de espectro ensanchado, en un sistema CDMA acorde con la
presente invención.
El receptor de espectro ensanchado en un sistema
CDMA acorde con la presente invención, no usa un registro de
desplazamiento convencional, cuyo tamaño de circuito se incremente,
como circuito para recoger los datos de trayectoria desde una DLL e
igualar la fase de esta. La presente invención está caracterizada
porque tiene una memoria intermedia para recoger los datos, que no
se ve afectada por una fluctuación que se produzca en las señales
desde el DLL, y que genera señales de temporización de lectura y
escritura a partir de señales de temporización, como la salida,
desde el DLL, de señales de sincronización de trama para, de ese
modo, ajustar la temporización.
En la figura 2, las señales desmoduladas desde el
DLL, son señales que tienen una diferencia de fase (diferencia de
tiempo de retardo) que son obtenidas como resultado del
funcionamiento independiente de una pluralidad de DLLs, en base a
los resultados de una búsqueda de trayectoria. Sin embargo, se
analiza cuanta diferencia de fase (diferencia de tiempo de retardo)
será causada teóricamente desde las limitaciones del sistema de
comunicación, y si la fase puede ser igualada dentro de ese rango,
las características de recepción no se dañan.
Con al actual sistema de teléfono
celular/teléfono portátil, se considera que el radio de la célula
está desde varios km hasta varios cientos de km, y el tiempo de
retardo se vuelve de un tamaño de varios \mus. Por lo tanto, se
considera que el tiempo de retardo de varios cientos de \mus
existe en los componentes de la trayectoria de propagación múltiple.
Aquí, considerando la situación anterior, se describirá una función
de síntesis RAKE con respecto a señales de, por ejemplo, hasta \pm
31 \mus.
El actual sistema de teléfono portátil/teléfono
celular, se usa principalmente como sistema de comunicaciones de
voz, y como velocidad de transmisión se usa, por ejemplo, 32 ksps.
Sin embargo, puesto que en el futuro se requerirá comunicaciones
multimedia tales como datos e imágenes en el sistema de teléfono
portátil/teléfono celular, las velocidades de transmisión de datos
deberían incrementarse. En la descripción de abajo, se asume la
transmisión de datos a 128 ksps, que es una velocidad de, por
ejemplo, cuatro veces la velocidad de 32 ksps de la transmisión de
voz. En la figura 2, se está recibiendo señales de banda base a 128
ksps, y se sabe que si la salida DLL (MAINDLL) que sirve como
referencia está definida (DLL 2 en la figura 3), también existe
otras señales dentro de \pm 31 \mus respecto de la posición, es
decir, dentro de \pm 4 símbolos en el caso de 128 ksps.
Las señales de entrada recibidas por vía de la
trayectoria de propagación múltiple consisten, por ejemplo, en tres
trayectorias, y corresponden a los datos de trayectoria 1, 2 y 3,
respectivamente. Como se muestra en la figura 3, los datos de
transmisión consisten en datos de símbolos de 128 ksps, mostrados
por los números de símbolo 0, 1, 2, 3, 4, 5..., y un cierto número
de datos de símbolo constituye colectivamente una trama. La señal de
sincronización de la trama que muestra la parte superior de la trama
en los datos de transmisión existe, tal como se muestra en la figura
2, en la posición del símbolo de datos número 0, como una señal de
pulso para cada trama. Esto asume un sistema de comunicación en el
que se causa la máxima diferencia de fase de \pm 31 \mus, como
se ha descrito más arriba.
Con la presente invención, cuando es necesario
cambiar el DLL que se ha fijado como referencia, con el cambio
temporal en la trayectoria de propagación, múltiple, se establece la
salida de otro DLL como nueva referencia, y la sección de ajuste de
temporización cambia la temporización de lectura. Esto es
equivalente a mover un puntero de lectura de la memoria intermedia,
que almacena los datos en el DLL establecido como la nueva
referencia, al centro de la memoria intermedia. De forma similar,
con respecto a otras memorias intermedias que almacenan los datos de
trayectoria que se espera estén (temporalmente) antes, o después, de
la señal de referencia, la diferencia de fase en cada trayectoria es
igualada sin perder datos de trayectoria algunos, por medio de
cambiar la temporización de lectura. De este modo, se hace posible
manejar la función de síntesis RAKE que corresponde a los cambios
de
trayectoria.
trayectoria.
A continuación hay una descripción de
realizaciones de la presente invención, con referencia a los dibujos
anexos.
Primera
realización
La primera realización de la presente invención
es un circuito para llevar a cabo una síntesis RAKE, por medio de
recoger una pluralidad de datos de trayectoria desde una pluralidad
de DLLs en una unidad de símbolos, e igualar la diferencia de fase
entre varios símbolos previos y posteriores, en base a la salida DLL
configurada como referencia.
La figura 3 es un diagrama de bloques, que
muestra una construcción de un receptor de espectro ensanchado. Una
señal de radio es recibida desde una estación base, por medio de una
antena 11, es amplificada, y es detectada a través de filtrado y
conversión de frecuencia, en una sección de radio 12, para obtener
de ese modo una señal de banda base 10. Una sección de búsqueda de
trayectoria 13, busca la señal de banda base 10, y detecta una
posición de pico en cada trayectoria. En base a las relaciones de
temporización detectadas, los generadores de código en secciones DLL
14-1, 2 y 3 correspondientes a cada trayectoria, son
activados para obtener salidas desmoduladas 17-1, 2
y 3. Las secciones de memoria intermedia 16-1, 2 y 3
en una sección de ajuste de temporización 15, recogen las salidas
desmoduladas 17-1, 2 y 3, e igualan las fases, y las
señales desmoduladas 18-1, 2 y 3 cuyas fases son
igualadas, se añaden en un circuito de síntesis RAKE 16. Aquí, para
simplificar la descripción, la construcción corresponde a tres
trayectorias, pero incluso si se incrementa, o disminuye, el número
de trayectorias, dependiendo de las condiciones del sistema
deseadas, puede mantenerse los efectos de la presente invención.
La figura 4 es un diagrama de bloques que muestra
una construcción específica de la sección de ajuste de temporización
15. La sección de ajuste de temporización 15 comprende secciones de
memoria intermedia 16-1, 2 y 3, que almacenan y
retienen los datos de trayectoria desde un DLL 14, y sacan los datos
de trayectoria en momentos específicos, y una sección de control de
señal de lectura 34, que ajusta la temporización de lectura, de modo
que son igualadas las fases de las señales desmoduladas
17-1, 2 y 3 que sirven como datos de cada
trayectoria. Las secciones de memoria intermedia
16-1, 2 y 3 comprenden una SRAM 31, una sección de
generación de señal de temporización de escritura 32, y una sección
de generación de señal de temporización de lectura 33,
respectivamente. Las secciones de memoria intermedia
16-1, 2 y 3, están dispuestas en una pluralidad de
números (aquí tres, como ejemplo) en paralelo para el número de
dedos (el número de trayectorias) en el receptor de espectro
ensanchado.
Sigue una descripción del funcionamiento de la
sección de control de señal de lectura 34 de la figura 4, con
referencia a la figura 5.
Las señales de escritura (pulsos de escritura)
WP1, WP2, WP3 son generadas a partir de las señales de
sincronización de trama f1, f2, f3, en cada DLL (señales de
temporización 1, 2, 3 en la figura 4) y de señales de sincronización
de símbolo (no mostradas), por medio de la sección de generación de
señal de temporización 32, y cada información de símbolo es escrita
en la SRAM 31, en el orden de las direcciones mostradas en las
direcciones de memoria (direcciones de escritura) WA1, WA2, WA3. El
contador de dirección es computado automáticamente. En la figura 5
se asume que la DLL 2 en la figura 3, es designada como una MAINDLL
que sirve como referencia, y la diferencia de fase de \pm 2
símbolos es ajustada e igualada (absorbida). Sin embargo,
considerando una reserva de dos tiempos y la temporización de
salida, se cuenta desde 0 a 8 para mostrarlo en las direcciones de
memoria WA1, WA2, WA3, de forma que después de los símbolos (= 4 x 2
+ 1), la salida se lleva a cabo con las fases estando igualadas.
A la vez, se genera señales de lectura para cada
DLL, desde las señales de sincronización de trama, por medio de la
sección de generación de señal de temporización de lectura 33,
correspondiente con la velocidad de símbolos. De las señales de
lectura para cada DLL, es elegida una señal, que ha sido
especificada como el MAINDLL por la sección de control de señal de
lectura 34, y esta señal es designada como la señal de lectura RP
(pulso real) para cada sección de memoria intermedia, mediante lo
que las fases pueden ser igualadas. La dirección de comienzo de
lectura se retiene en el momento de escribir por medio del primer
WP. Aquí, si se mira desde los datos almacenados en la memoria
intermedia, la especificación como referencia es equivalente a que,
en el momento de leer los datos de trayectoria en la parte superior
de la trama, el puntero de lectura sea movido al centro de la
memoria intermedia, y los punteros de lectura de las memorias
intermedias para almacenar otros DLLs, sean situados en las
direcciones delante y detrás de estos, en correspondencia con las
relaciones de fase de los datos de trayectoria, y las direcciones
sean actualizadas y leídas, mientras que se mantiene las relaciones
entre las posiciones.
La presente invención no está afectada por la
influencia de fluctuaciones contenidas en las señales procedentes
del DLL. Este se describirá por medio de comparar un registro de
desplazamiento convencional con la presente invención, con
referencia a las figura 6A y 6B. Como ejemplo, se asume que los
datos de trayectoria de entrada son introducidos independientemente
en una unidad de símbolos, A, B, C, D, E..., con una construcción de
tres dedos, para cada dedo. Incluso si el número de dedos aumenta o
disminuye, el principio es el mismo. Los datos de trayectoria de
entrada tienen fluctuaciones, debido a la característica de
seguimiento del DLL. Las operaciones de escritura y lectura se
describen para un caso de un ejemplo convencional, que adopta un
registro de desplazamiento en la figura 6A, y para un caso en el que
el circuito de la memoria intermedia de la presente invención, es el
adoptado en la figura 6B, respectivamente. En la figura 6A, el
número de etapas del registro de desplazamiento, y desde el cual se
extrae la salida, se determinada a partir de las relaciones de fase
de los datos de trayectoria de entrada, obtenidos como resultado de
la búsqueda de trayectoria.
En este caso, se asume que la fase está retardada
en el orden de los dedos 1, 2 y 3. En el ejemplo convencional, en
cuanto a la escritura en el registro de desplazamiento que
corresponde a cada dedo, se genera, desde una sección de control de
temporización no ilustrada (incluida en la sección de búsqueda de
trayectoria 113 de la figura 1), un pulso de temporización de
escritura ck común a los registros de desplazamiento dispuestos en
paralelo.
En el caso de la lectura, los datos son leídos
desde un punto predeterminado en la misma temporización, y la fase
se iguala básicamente aquí. Puesto que cada dedo está funcionando
independientemente y los datos de trayectoria contienen
fluctuaciones, como se muestra en el caso del dedo 3 en la figura,
hay una posibilidad de que el nicho en el que son almacenados los
datos, pueda estar desplazado en un nicho, de acuerdo con las
fluctuaciones, dependiendo de las relaciones de fase de los datos de
trayectoria y las relaciones de fase con al pulso de temporización
de escritura. Por lo tanto, si se sigue extrayendo los datos desde
el mismo nicho todas las veces, hay una posibilidad de que se pueda
provocar una pérdida, en la salida de los datos de trayectoria. Sin
embargo es difícil cambiar de forma secuencial la posición de
extracción, desde el registro de desplazamiento que corresponde a la
fluctuación, y puede decirse que es un problema que se provoca de
forma inherente, en tanto en cuanto se adopte el registro de
desplazamiento, como ocurre en el ejemplo convencional.
Por otra parte, en el caso del circuito de
memoria intermedia de la presente invención, en la figura 6B, los
datos son retenidos durante un periodo que se corresponde con el
rango en el que se desea igualar la fase, y después de que los datos
del dedo 3, que es el último dedo, han sido recogidos, se saca los
datos tras cierto símbolo (después de que se retiene los datos
durante, por lo menos, un símbolo). En relación con el momento de
salida, depende de una clase de especificaciones, sobre a qué rango
es igualada la trayectoria de propagación múltiple, para llevar a
cabo la síntesis RAKE. Es decir, se decide un dedo que sirva como
referencia, y si es necesario que sea igualada la trayectoria de
propagación múltiple, sobre varios símbolos antes, y detrás, de
este, se proyecta de forma que los datos se sacan después del rango
de especificación + 1 símbolo, puesto que la entrada del dedo sirve
como referencia. Por lo tanto, incluso si hay una fluctuación, solo
la temporización de recogida es desplazada, y la temporización de
extracción es constante. Además, puesto que hay una reserva temporal
para la salida mediante, por lo menos, un símbolo en cada dedo, es
posible sacar los datos de trayectoria de forma fiable en el orden
de entrada, y puede ser ignorada la existencia de la
fluctuación.
En la figura 6B, el número de etapas de la
memoria intermedia para igualar los dedos 1 a 3 se configura como 5
etapas. Esto se debe a que los datos de trayectoria, para 2 símbolos
antes y después del dedo que sirve como referencia, son igualados, y
el objeto de esto es retener los datos de 2 x 2 + 1 = 5 símbolos.
Designando el dedo 1 como referencia, los datos de trayectoria son
recogidos de la parte superior de la secuencia. La señal de
temporización para la recogida es, como se ha descrito más arriba
con referencia a la figura 5, generada para cada dedo, desde las
señales de sincronización de trama y las señales de sincronización
de símbolo, que sincronizan con cada información de trayectoria, no
ilustrada. Después de la recogida del primer símbolo A, la dirección
de la memoria intermedia se actualiza automáticamente, y es
almacenado el nuevo símbolo B. Cuando se recoge los otros símbolos,
el símbolo A se retiene hasta su salida.
Cuando son recogidos los datos de trayectoria
hasta el dedo 3, mediante repetir la operación descrita más arriba,
después de los datos de trayectoria del dedo 3 cuyos retardos de
fase deben haber sido recogidos, si los datos de trayectoria son
leídos en secuencia desde los primeros datos en cada dedo después
del símbolo 1, la fase puede ser igualada. En la dirección en la que
se ha leído los datos, los datos pueden ser sobrescritos. Así, como
se muestra en la figura, se puede usar repetidamente las
direcciones. Con este método, los datos de trayectoria son retenidos
durante un periodo más largo de tiempo, en comparación con el caso
en que se usa el registro de desplazamiento, y los datos son leídos
de forma fiable, de modo que este método no está afectado por la
existencia de la fluctuación.
De acuerdo con el método de la primera
realización, puesto que no se necesita utilizar los resultados de
búsqueda de trayectoria para igualar la diferencia de fase, la
construcción del circuito del sistema de recepción se hace más
sencilla en esa parte. Además, puesto que la entrada se retiene
durante el rango requerido por el sistema de comunicación, y se saca
los datos de trayectoria de forma fiable, por medio de ajustar la
temporización de lectura para, de ese modo, igualar la diferencia de
fase en cada trayectoria, se tiene la característica de que no está
afectada por la fluctuación en la entrada.
Segunda
realización
La figura 7 es un diagrama de bloques, que
muestra una segunda realización de la sección de ajuste de
temporización 15, del receptor de espectro ensanchado acorde con la
presente invención. La construcción básica es aproximadamente la
misma que la de la figura 4, por lo que los componentes
correspondientes se denotan por los mismos números, y se omite
descripción detallada de estos.
Las DLLs llevan a cabo captura síncrona, y
seguimiento asíncrono de la señal de banda base de espectro
ensanchado. Es muy importante una perspicaz característica del
seguimiento síncrono, la operación de seguimiento se lleva a cabo
por medio de cambiar la anchura del pulso de un reloj de control de
fase, de un generador de código. Con las comunicaciones móviles en
las que las condiciones de propagación de radio varían en una base
de tiempo real, puesto que una posición de sincronización óptima
está siempre cambiando, la salida obtenida durante el funcionamiento
tiene una fluctuación en la parte del reloj de funcionamiento,
debida a la característica de seguimiento.
Con la segunda realización, para realizar las
secciones de memoria intermedia 16-1, 2 y 3 en la
sección de ajuste de temporización 15, sin que tengan efecto de las
fluctuaciones, se adopta una FIFO 41 en lugar de, por ejemplo, una
SRAM 31. Las secciones de memoria intermedia 16-1, 2
y 3, que realizan la FIFO 41 mediante un circuito lógico, son
ventajosas a la vista del tamaño del circuito, respecto de las
secciones de memoria intermedia realizadas por medio de diseñar el
circuito de control de dirección unido al exterior de la SRAM
31.
En general, se usa una SRAM cuando los datos a
ser manipulados exceden 100 palabras, y existe la posibilidad que de
pueda complicarse un circuito de control externo para el
funcionamiento de la SRAM existente como FIFO. Puesto que el
objetivo de la presente invención es un circuito de procesado de
señal que entregue varios bits de datos, por medio de igualar la
temporización dentro del rango de varios símbolos, el diseño y la
realización del FIFO por medio de un circuito lógico, puede hacer
que el tamaño del circuito sea pequeño. Con el ejemplo estructural
mencionado, incluso si se incluye fluctuaciones en los datos de
trayectoria, y en la entrada de señales de temporización desde las
DLLs 14-1, 2 y 3, las características de la presente
invención, de que la operación de ajuste de fase se lleva a cabo,
pueden ser realizadas con eficacia.
Tercera
realización
La figura 8 es un diagrama de bloques, que
muestra una tercera realización de un receptor de espectro
ensanchado acorde con la presente invención. Este receptor de
espectro ensanchado tiene, aproximadamente, la misma construcción
que la de la figura 3, por lo que las partes correspondientes se
denotan por medio de los mismos números y se omite descripción
detallada de estas.
El receptor de espectro ensanchado iguala las
fases de varios símbolos previos y posteriores, por medio de
emparejar una pluralidad de salidas de datos de trayectoria, en una
unidad de símbolos desde una pluralidad de DLLs
14-1, 2, 3, a la salida DLL que ha sido especificada
como referencia de recogida, del mismo modo que en la figura 3 para,
de esa forma, llevar a cabo la operación de la síntesis RAKE. Con
cambios temporales en las condiciones de propagación por radio,
puede ser el caso que la posición del pico y la potencia obtenida
como resultado de la búsqueda de trayectoria, cambien para, así,
tener un cambio de la salida DLL (MAINDLL) que sirve como referencia
en la mitad de la operación. Para corresponder a esto, el receptor
de espectro ensanchado de esta realización, tiene un mecanismo que
iguala las fases en los datos de trayectoria sin pérdida alguna,
incluyendo la parte del desplazamiento de fase, por medio de ajustar
la velocidad de lectura de la memoria intermedia que recoge los
datos de trayectoria, lo que se describe en la primera realización,
y ajustar adecuadamente la anchura de un símbolo en una unidad del
reloj del sistema de este circuito.
El reloj del sistema aquí referido es un reloj
operativo en este circuito, y es un reloj más rápido que el reloj de
símbolos o reloj PN. Por ejemplo, si se asume que la velocidad de
chip es 4 Mcps, se asume un reloj que tenga una muestra cuatro veces
la velocidad del chip, es decir, 16 MHz.
Como en la primera realización, en el receptor de
espectro ensanchado de la figura 8, la sección de ajuste de
temporización 45 comprende: secciones de memoria intermedia
16-1, 2, 3 para almacenar y retener los datos de
trayectoria desde el DLL 14, y entregar los datos de trayectoria en
una temporización especificada; y una sección de control de señal
34, para ajustar una temporización de lectura, de modo que las fases
de las señales desmoduladas 17-1, 2, 3 que sirven
como datos de trayectoria respectivos, son igualadas. Como se
muestra en la figura 4, las secciones de memoria intermedia
16-1, 2, 3 comprenden una SRAM 31, una sección de
generación de señal de temporización de escritura 32, y una sección
de generación de señal de temporización de lectura 33. Además, la
sección de ajuste de temporización 45 se proporciona con una sección
de control DLL de referencia 46, que corresponde a un cambio en el
MAINDLL, en la mitad de la operación, como se muestra en la figura
8, y ajusta la temporización de lectura, con respecto a la sección
de generación de señal de temporización de lectura 33 que genera las
señales de temporización de lectura. Por medio de la sección de
control DLL de referencia 46 añadida a esta, se cambia las señales
de lectura en los respectivas secciones de ajuste de
temporización.
La construcción específica de la sección de
control DLL de referencia 46, se muestra en la figura 9. Se genera
un pulso de temporización de lectura 50 por medio de la sección de
generación de señal de temporización de lectura 33, en la sección de
ajuste de la temporización 45, y se introduce a un contador de
dirección de referencia 51 para su lectura, al efecto de actualizar
así la dirección que sirve como referencia. Por otra parte, una
sección de retención de la dirección de comienzo de lectura 54,
controla cual de las señales de sincronización de trama f1, f2 y f3,
es especificada por el MAINDLL. Cuando se cambia el MAINDLL, una
sección de valoración 53 valora el incremento/disminución de la
velocidad de lectura y, en base al resultado, un contador de
dirección 52 para lectura actúa para actualizar así la
dirección.
La figura 10 muestra un caso en el que la
diferencia de fase en tres trayectorias, como ejemplo, es igualada.
Las salidas de DLL 1 a 3, se recogen en el orden de las direcciones
procedentes de la parte superior de la trama, por medio de la señal
de temporización de escritura procedente de la sección de generación
de señal de temporización de escritura 32, en la figura 4, del mismo
modo que en la primera realización, y son extraídas en una
temporización de la sección de control de señal de lectura 34. En
este caso, se asume un caso en el que, centrándonos en DLL 1, DLL 3
precede a DLL 1, y DLL 2 está desmodulando una trayectoria más
retardada. En la figura, en primer lugar, el DLL 1 está diseñado
como la referencia DLL (MAINDLL), y los datos son extraídos de la
octava etapa. En relación con otros DLLs, los datos en la parte
superior de la trama son los datos en la cuarta etapa en cuanto a
DLL 2, y los datos en la duodécima etapa en cuanto a DLL 3. El
número etapas aquí aludidas, no muestra una dirección específica en
la memoria intermedia, pero tal como se describe en la primera
realización, expresa una posición de lectura en la memoria
intermedia, que corresponde con las relaciones de fase centradas en
los datos de trayectoria del DLL que sirve como referencia, como se
ve de los datos de trayectoria, y proporciona una diferencia en una
posición para leer los datos de trayectoria del DLL. Mediante
proporcionar una diferencia en la posición de lectura, es absorbida
la diferencia de fase en la trayectoria.
En este ejemplo, la señal de sincronización de
trama f1 en el DLL 1 es reconocida primero con el MAINDLL, por la
sección de retención de dirección de comienzo de lectura 54, en la
figura 9. La recogida y lectura de los datos de trayectoria, se
lleva a cabo con el mismo funcionamiento que en la primera
realización. Aquí, en el caso en que después de la operación del DLL
2, se ha detenido en mitad de la trama mediante cambiar la
trayectoria, el funcionamiento es reanudado en otra temporización,
se lleva a cabo la recogida tras la recepción de la salida desde el
DLL 2 reanudado, y es cambiado de modo que se lleva a cabo la
extracción desde la parte superior de la trama desde, por ejemplo,
la decimosexta etapa. Tras el cambio en las condiciones de
recepción, si el MAINDLL se cambia de DLL 1 a DLL 3, el cambio del
MAINDLL es detectado por la sección de retención de dirección de
comienzo de lectura 54, en la figura 9. Después, se valora si se
debería hacer dar un paso adelante o atrás, a la lectura, mediante
la dirección en el contador de dirección de referencia de lectura 51
y la sección de valoración 53. La posición del puntero de lectura,
es cambiada por medio de la lectura desde la parte superior de la
siguiente trama, como se muestra en la figura 10, para cambiar la
velocidad de lectura, de forma que la lectura se lleve a cabo desde
la octava etapa, como en DLL 1. En este momento, lo que sigue no se
lleva a cabo de forma instantánea, sino que la velocidad se cambia
gradualmente. Es decir, en relación con la señal de entrada, la
anchura del símbolo se cambia gradualmente para corresponder con
aquella. En relación con el DLL 1 y el DLL 2, el puntero de lectura
es cambiado del mismo modo, de forma que deja de producirse
cualquier pérdida en los datos de trayectoria.
A continuación hay una descripción del ajuste de
la anchura del símbolo de salida, con referencia a la figura 11.
La figura 11 es un ejemplo de un caso en el que
los DLLs están funcionando, es decir, el DLL está funcionando con
dos dedos, y la salida desmodulada a2 del DLL 2 y la señal de
sincronización de trama f2, son retardadas en 2 símbolos, en
relación con la salida desmodulada a1 del DLL 1 y la señal de
sincronización de trama f1. Considerando que las fases en los datos
de trayectoria que están en la relación de \pm 2 símbolos, son
igualadas, las direcciones de la FIFO se fijan, de modo que la
salida se lleva a cabo después de 2 + 1 símbolos procedentes de
MAINDLL. Aquí, se asume que el MAINDLL es cambiado temporalmente
desde el DLL 2 posterior al DLL 1 anterior, en mitad de la trama. En
este momento, justo después de que se ha cambiado MAINDLL, si dos
símbolos de una parte de la diferencia de fase entre el DLL 1 y el
DLL 2, son concentrados y entregados en un símbolo, no puede
llevarse a cabo bien la recogida en la salida del circuito de
síntesis RAKE, y se producirá un problema en la síntesis. Por lo
tanto, la anchura de los respectivos símbolos que constituyen la
trama, es ajustada en una unidad del reloj del sistema, con la señal
de salida, desde el momento de cambiar el MAINDLL. Es decir, la
velocidad de lectura es cambiada, y el símbolo de salida es reducido
en la parte de la diferencia de fase en exceso, de forma no se
produce que un error de recogida de los datos de trayectoria, en la
sección de síntesis RAKE 19. El ejemplo anterior es un caso en el
que se cambia el MAINDLL en una trama temporal mayor pero, en el
caso opuesto, la velocidad de lectura es retardada para, de ese
modo, aumentar la anchura del símbolo de salida.
Como se ha descrito más arriba, de acuerdo con la
tercera realización, el MAINDLL de salida de los DLLs que sirve como
referencia, es cambiado, correspondiendo con el cambio temporal en
la condición de propagación, para llevar a cabo la síntesis RAKE sin
cambiar la relación entre la parte superior de la trama y los datos
de trayectoria, y sin provocar ninguna pérdida en los datos de
trayectoria, por lo que puede obtenerse unas características de
recepción excelentes.
En comparación con un ejemplo convencional en el
que se usa un registro de desplazamiento, cuando se asume que el
MAINDLL se desplaza hacia atrás temporalmente, con el ejemplo
convencional, es imposible corresponder completamente con la
situación de forma continua, salvo que se proporcione un número de
etapas del registro de desplazamiento hasta infinito. Sin embargo,
con la construcción de la tercera realización, esta puede
corresponder a la situación con un tamaño de circuito limitado,
haciendo para ello que la sección de memoria intermedia tenga una
construcción FIFO como en la tercera realización, usando la
dirección repetidamente hasta un cierto grado, y cambiando la
velocidad de lectura por medio de cambiar el MAINDLL. Por lo tanto,
en relación con igualar la fase en la trayectoria de propagación
múltiple, puede realizarse un circuito que puede corresponder a
diversas situaciones, con un tamaño de circuito limitado, lo que ha
sido imposible con el ejemplo convencional.
Cuarta
realización
Con una cuarta realización de la presente
invención, de acuerdo con la salida DLL especificada como referencia
de recogida, mediante limitar una pluralidad de datos de trayectoria
en una unidad de símbolos desde una pluralidad de DDLs a un rango
esperado en el sistema, es igualada la diferencia de fase en varios
símbolos delante y detrás, para, de ese modo, llevar a cabo una
síntesis RAKE. La construcción del receptor de espectro ensanchado,
es la misma que la mostrada en la figura 3.
El tamaño del circuito puede ser definido de modo
que una parte de la diferencia de fase máxima en los datos de
trayectoria, pueda ser recogida por la memoria intermedia SRAM 31 en
la figura 4, en la sección de ajuste de temporización 15 descrita en
la primera realización. De acuerdo con la cuarta realización, tal
como se ha descrito más arriba, debido al funcionamiento para
igualar la fase por medio de limitar el rango al esperado en el
sistema de comunicación, el tamaño del circuito puede reducirse más,
permitiendo que se contribuya mucho a un circuito de recepción más
pequeño, y a reducir el consumo de potencia en comparación con el
ejemplo convencional.
Con el receptor de espectro ensanchado de la
presente invención, acorde con los quid mencionados 1, 4, 5 y 6,
puesto que la dirección y la temporización son ordenados con la
señal de lectura mediante la sección de control de la señal de
lectura, de modo que la señal de entrada en cada trayectoria
retenida por la sección de memoria intermedia, es entregada con la
fase estando igualada, puede retenerse señales en cada trayectoria,
en la memoria intermedia, durante un largo periodo de tiempo, y
pueden ser leídas de modo fiable, sin estar afectadas por la
existencia de la fluctuación, en comparación con un ejemplo
convencional, en el que se usa un registro de desplazamiento.
Además, no hay necesidad de utilizar el resultado de la búsqueda de
trayectoria, como en el ejemplo convencional, por lo que puede
construirse la el circuito con un tamaño pequeño y, así, este
receptor de espectro ensanchado es ventajoso al hacer pequeño el
tamaño del circuito, y reducir el consumo de potencia.
Con el receptor de espectro ensanchado acorde con
los quid mencionados 2 y 3, mediante adoptar una SRAM, o un FIFO
como una memoria intermedia para absorber el retardo, el receptor de
espectro ensanchado no está afectado por la fluctuación contenida en
el DLL, y también puede reducirse el tamaño del circuito.
Con el receptor de espectro ensanchado acorde con
los mencionados quid 7 a 9, puesto que se controla los cambios en
las señales desde la sección DLL que sirve como referencia,
siguiendo el cambio en las condiciones de recepción de la sección
DLL, la señal de entrada desde la sección de control se cambia
directamente, correspondiendo con el cambio en la señal de
referencia, por lo que puede mejorarse las características de
recepción.
Con el receptor de espectro ensanchado acorde con
los quid mencionados 10 a 15, incluso si la señal que sirve como
referencia cambia temporalmente, la velocidad de lectura de la señal
de lectura es cambiada en varios ciclos de reloj, en correspondencia
con el cambio, por lo cual el receptor de espectro ensanchado puede
corresponderse con el cambio en la trayectoria, siguiendo el cambio
temporal en la condición de propagación, sin causar ninguna pérdida
en los datos de trayectoria para, de ese modo, mejorar la síntesis
RAKE, permitiendo mejorar las características de recepción. Además,
este receptor de espectro ensanchado puede corresponder al cambio
temporal con un circuito limitado, lo que no se puede obtener con un
registro de desplazamiento convencional.
Además, con el receptor de espectro ensanchado
acorde con el mencionado quid 16, debido a un funcionamiento que
iguala la fase mediante limitar el rango a uno esperado, en el
sistema de comunicación, el tamaño el circuito puede hacerse de un
tamaño más pequeño.
Claims (7)
1. Un receptor de espectro ensanchado en un
sistema CDMA, que comprende:
una sección de radio (12), para detectar señales
de entrada de espectro ensanchado, y convertirlas en señales de
banda base (10);
una sección de búsqueda de trayectoria (13), para
llevar a cabo una búsqueda de trayectoria con respecto a las
mencionadas señales de banda base, para determinar la diferencia de
fase en cada trayectoria;
una sección DLL (14-1,
14-2, 14-3) para el
desensanchamiento y la desmodulación de las mencionadas señales de
banda base para cada trayectoria, en una temporización indicada por
la mencionada sección de búsqueda de trayectoria;
una sección de ajuste de temporización (15) para
igualar la fase de las señales desmoduladas desde la mencionada
sección DLL, con una temporización predeterminada, y entregar las
señales, respectivamente; y
una sección de síntesis RAKE (19) para llevar a
cabo una síntesis RAKE de las señales desde la mencionada sección de
ajuste de temporización:
comprendiendo, la mencionada sección de ajuste de
temporización, una sección de memoria intermedia
(16-1, 16-2,
16-3);
caracterizado porque
la mencionada sección de memoria intermedia, está
configurada, y adaptada, para almacenar, y retener, las señales
desde la mencionada sección DLL en base a la temporización indicada
por la mencionada sección DLL, y entregar señales en una dirección
indicada por una señal de lectura; y
la mencionada sección de ajuste de temporización
comprende una sección de control de la señal de lectura (34), para
indicar una dirección y una temporización, por medio de la
mencionada señal de lectura, de forma que las señales en cada
trayectoria retenidas por la sección de memoria intermedia, son
entregadas con la fase estando igualada.
2. Un receptor de espectro ensanchado acorde con
la reivindicación 1, en el que la mencionada sección de memoria
intermedia consiste en una SRAM (31).
3. Un receptor de espectro ensanchado acorde con
la reivindicación 1, en el que la mencionada sección de memoria
intermedia consiste en una FIFO (41).
4. Un receptor de espectro ensanchado acorde con
cualquiera de las reivindicaciones precedentes, en el que la
mencionada sección de control de la señal de lectura, entrega la
mencionada señal de lectura, que iguala la diferencia de fase en
cada señal, temporalmente, en base a una señal de referencia
designada (MAINDLL) procedente de la mencionada sección DLL.
5. Un receptor de espectro ensanchado acorde con
la reivindicación 4, en el que la mencionada sección de ajuste de la
temporización, se proporciona con una sección de control DLL de
referencia (46), que responde a un cambio en la designación de la
señal desde la sección DLL que sirve como señal de referencia,
siguiendo un cambio en la condición de recepción del DLL, evalúa el
cambio en la designación, y cambia la señal de lectura desde la
mencionada sección de control de la señal de lectura.
6. Un receptor de espectro ensanchado acorde con
la reivindicación 4 o la 5, en el que, incluso si la señal designada
como referencia cambia temporalmente, la mencionada sección de
control de la señal de lectura cambia la velocidad de lectura de la
señal de lectura, en varios ciclos de reloj, de acuerdo con el
mencionado cambio de la señal de referencia.
7. Un receptor de espectro ensanchado acorde con
cualquiera de las reivindicaciones 4 a 6, en el que la mencionada
sección de ajuste de temporización limita la diferencia de fase de
cada señal, dentro de un rango de especificaciones, en relación con
la señal de referencia, la dispone en la mencionada sección de
memoria intermedia, e iguala la fase temporalmente, de acuerdo con
la señal de referencia procedente del DLL.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12152999 | 1999-04-28 | ||
| JP12152999A JP3464624B2 (ja) | 1999-04-28 | 1999-04-28 | スペクトル拡散受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2243169T3 true ES2243169T3 (es) | 2005-12-01 |
Family
ID=14813499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00108777T Expired - Lifetime ES2243169T3 (es) | 1999-04-28 | 2000-04-25 | Receptor de espectro ensanchado. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6282234B1 (es) |
| EP (1) | EP1049264B1 (es) |
| JP (1) | JP3464624B2 (es) |
| KR (1) | KR100341553B1 (es) |
| CN (1) | CN1145273C (es) |
| AU (1) | AU761193B2 (es) |
| DE (1) | DE60021019T2 (es) |
| ES (1) | ES2243169T3 (es) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3398708B2 (ja) * | 2000-05-31 | 2003-04-21 | エヌイーシーマイクロシステム株式会社 | スペクトル拡散受信装置 |
| EP1296474A4 (en) * | 2000-06-15 | 2005-01-26 | Sanyo Electric Co | RECEIVING DEVICE AND METHOD |
| US7236500B1 (en) * | 2000-12-19 | 2007-06-26 | Intel Corporation | Demodulation of multi-user, multi-protocol data in a reconfigurable datapath |
| JP2002290281A (ja) * | 2001-01-16 | 2002-10-04 | Kawasaki Steel Corp | Ｒａｋｅ受信装置 |
| US6771693B2 (en) | 2001-12-27 | 2004-08-03 | Interdigital Technology Corporation | Enhanced rake structure |
| JP4012444B2 (ja) * | 2002-08-06 | 2007-11-21 | 松下電器産業株式会社 | 遅延プロファイル作成方法および遅延プロファイル作成装置 |
| KR100464037B1 (ko) * | 2002-10-10 | 2005-01-03 | 엘지전자 주식회사 | 이동통신시스템의 핑거할당방법 |
| JP3943062B2 (ja) * | 2003-08-25 | 2007-07-11 | シャープ株式会社 | Ｃｄｍａ受信装置、ｃｄｍａ受信方法、ｃｄｍａ受信プログラム、及び、プログラム記録媒体 |
| WO2005064810A1 (en) | 2003-12-23 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Umts receiver symbol synchronization |
| JP4809148B2 (ja) * | 2006-07-10 | 2011-11-09 | 富士通株式会社 | 無線ネットワーク制御装置及び移動端末のハンドオーバー方法 |
| US7817750B2 (en) * | 2007-05-21 | 2010-10-19 | Seiko Epson Corporation | Radio receiver including a delay-locked loop (DLL) for phase adjustment |
| JP4954107B2 (ja) * | 2008-01-31 | 2012-06-13 | ルネサスエレクトロニクス株式会社 | スペクトル拡散受信装置、ｒａｋｅ受信器、及び、ｒａｋｅ合成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5859874A (en) * | 1994-05-09 | 1999-01-12 | Globalstar L.P. | Multipath communication system optimizer |
| FR2737362B1 (fr) * | 1995-07-25 | 1997-10-10 | Matra Communication | Procede de selection des retards de propagation retenus pour recevoir des messages transmis par radiocommunication a etalement de spectre |
| JP2820918B2 (ja) * | 1996-03-08 | 1998-11-05 | 株式会社ワイ・アール・ピー移動通信基盤技術研究所 | スペクトル拡散通信装置 |
| CA2210582C (en) * | 1996-07-24 | 2001-01-30 | Ntt Mobile Communications Network Inc. | Method and apparatus for receiving cdma radio communication |
| JPH10173630A (ja) * | 1996-12-13 | 1998-06-26 | Nec Corp | Ｃｄｍａチップ同期回路 |
| JPH10190528A (ja) | 1996-12-25 | 1998-07-21 | Matsushita Electric Ind Co Ltd | スペクトル拡散受信機 |
| JP2853742B2 (ja) * | 1997-06-10 | 1999-02-03 | 日本電気株式会社 | 直接拡散／符号分割多重方式干渉除去受信装置 |
| JP3492177B2 (ja) * | 1997-12-15 | 2004-02-03 | 松下電器産業株式会社 | Ｃｄｍａ方式移動体通信機 |
| JPH11331124A (ja) * | 1998-05-12 | 1999-11-30 | Matsushita Electric Ind Co Ltd | Ｃｄｍａ方式通信機 |
-
1999
- 1999-04-28 JP JP12152999A patent/JP3464624B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-18 US US09/551,837 patent/US6282234B1/en not_active Expired - Fee Related
- 2000-04-25 DE DE2000621019 patent/DE60021019T2/de not_active Expired - Lifetime
- 2000-04-25 ES ES00108777T patent/ES2243169T3/es not_active Expired - Lifetime
- 2000-04-25 EP EP00108777A patent/EP1049264B1/en not_active Expired - Lifetime
- 2000-04-27 AU AU30155/00A patent/AU761193B2/en not_active Ceased
- 2000-04-27 KR KR1020000022404A patent/KR100341553B1/ko not_active IP Right Cessation
- 2000-04-28 CN CNB001180444A patent/CN1145273C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1145273C (zh) | 2004-04-07 |
| DE60021019D1 (de) | 2005-08-04 |
| JP3464624B2 (ja) | 2003-11-10 |
| AU761193B2 (en) | 2003-05-29 |
| KR20000077095A (ko) | 2000-12-26 |
| AU3015500A (en) | 2000-11-02 |
| EP1049264B1 (en) | 2005-06-29 |
| EP1049264A3 (en) | 2003-04-16 |
| EP1049264A2 (en) | 2000-11-02 |
| KR100341553B1 (ko) | 2002-06-22 |
| CN1272729A (zh) | 2000-11-08 |
| JP2000312164A (ja) | 2000-11-07 |
| US6282234B1 (en) | 2001-08-28 |
| DE60021019T2 (de) | 2006-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2243169T3 (es) | Receptor de espectro ensanchado. | |
| ES2201123T3 (es) | Procesador de busqueda de trayectorias multiples para sistema de comunicaciones de acceso multiple de espectro ensanchado. | |
| ES2334527T3 (es) | Procedimiento y aparato para aumentar la sensibilidad de un receptor de satelite de posicionamiento global. | |
| US7738533B2 (en) | Multiplexed CDMA and GPS searching | |
| US6526322B1 (en) | Shared memory architecture in GPS signal processing | |
| ES2359213T3 (es) | Ajuste de la frecuencia en un dispositivo combinado de comunicación móvil y posicionamiento. | |
| ES2260000T3 (es) | Procedimiento y aparato para el seguimiento del tiempo. | |
| ES2334328T3 (es) | Estimador de canales y receptor de radio. | |
| US20040161064A1 (en) | System and method for processing signals in UWB communications | |
| CN105187348B (zh) | 任意速率cpfsk信号定时同步方法 | |
| WO1995024778A1 (en) | Spread spectrum alignment repositioning method | |
| CN105699996A (zh) | 一种导航通信一体化数字基带系统及通信方法 | |
| BRPI0002435B1 (pt) | Método e aparelho para ativar um receptor de radiotelefone de espectro de dispersão | |
| CN107147443A (zh) | 一种光子探测阵列信号的合成及开环同步方法 | |
| CN105635016A (zh) | 支持单工数据采集业务的卫星移动通信系统、方法及装置 | |
| ES2306264T3 (es) | Dispositivo y procedimiento para determinar el momento de llegada de una secuencia de recepcion. | |
| ES2361601T3 (es) | Un dispositivo gps. | |
| CN108011651A (zh) | 一种用于卫星信道短突发扩频调制技术的解调装置及方法 | |
| CN114337934A (zh) | 一种csk调制信号解调系统及方法 | |
| CN104168040B (zh) | 共用频带的导航伴生复用信号的智能解扩解调方法及装置 | |
| CN103941251A (zh) | 伪码测距系统 | |
| US6873648B1 (en) | Method and apparatus for fast detection of locations of path rays in a receiver having multiple time references | |
| JP2004525566A (ja) | マルチパス信号検出、識別、及び広帯域符号分割多元接続システムを監視するための方法と装置 | |
| JP2785951B2 (ja) | Ｃｓｋ通信装置 | |
| US20080019461A1 (en) | Receiving a Signal in a Communication System |