KR100339685B1 - 반도체웨이퍼상의레지스트를베이킹하기위한장치 - Google Patents

반도체웨이퍼상의레지스트를베이킹하기위한장치 Download PDF

Info

Publication number
KR100339685B1
KR100339685B1 KR1019980015840A KR19980015840A KR100339685B1 KR 100339685 B1 KR100339685 B1 KR 100339685B1 KR 1019980015840 A KR1019980015840 A KR 1019980015840A KR 19980015840 A KR19980015840 A KR 19980015840A KR 100339685 B1 KR100339685 B1 KR 100339685B1
Authority
KR
South Korea
Prior art keywords
chamber
wafer
baking
base
interface
Prior art date
Application number
KR1019980015840A
Other languages
English (en)
Other versions
KR19990084244A (ko
Inventor
조준걸
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1019980015840A priority Critical patent/KR100339685B1/ko
Priority to TW087109369A priority patent/TW383405B/zh
Priority to JP12301099A priority patent/JP3971050B2/ja
Priority to US09/301,327 priority patent/US6056544A/en
Publication of KR19990084244A publication Critical patent/KR19990084244A/ko
Application granted granted Critical
Publication of KR100339685B1 publication Critical patent/KR100339685B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any preceding group
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Especially adapted for treating semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명의 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치는 베이킹 장치의 내부로 외부의 에어가 유입되는 것을 차단할 수 있도록 한다. 이것은 베이킹 장치의 외부 에어의 온도를 베이킹 장치 내부의 에어 온도와 큰 폭의 차이를 갖지 않도록 함으로써 이루어진다. 베이킹 장치 외부 에어의 온도는 열기 공급부와 노즐로서 성취할 수 있다. 열기 공급부는 에어를 일정한 온도로 가열하여 공급한다. 노즐은 열기 공급부와 연결되고, 베이킹 장치에 근접되어 위치되며, 열기 공급부로부터 공급되는 가열된 에어가 베이킹 장치의 외부면에 분사되도록 한다. 또, 웨이퍼가 베이킹 장치에 로딩되는 부분에 노즐을 설치하여, 웨이퍼가 베이킹 장치에/로부터 로딩/언로딩될 때 웨이퍼의 양면상으로 가열된 에어를 분사하도록 할 수 있다. 또, 베이킹 장치는 냉각 챔버, 이송 챔버, 그리고 베이킹 챔버로 구성될 수 있다. 이 베이킹 장치는 밀폐된 공간에서 베이킹 공정을 수행할 수 있도록 한다.

Description

반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치{APPARATUS FOR BAKING RESIST ON SEMICONDUCTOR WAFERS}
본 발명은 반도체 디바이스들을 제조하기 위한 장치에 관한 것으로, 좀 더 구체적으로는 반도체 웨이퍼들의 표면상에 패턴들을 형성시키기 위하여 사용되는감광성의 레지스트들을 베이킹하기 위한 장치에 관한 것이다.
최근의 반도체 기술의 고집적화가 급속도로 진행되면서, 포토리소그라피(photolithography)의 정밀도가 매우 중요한 현안이 되고 있다. 특히, 고집적화를 이루기 위해서 0.25μm이하의 선폭이 요구되고 있다. 미세한 선폭은 현재의 포토리소그라피 방법들과 같은 수단으로 더 이상 대처할 수 없다. 이 미세한 선폭은 KrF 또는 ArF 레이저를 광원으로 하는 DUV(deep ultraviolet)와 같은 리소그라피 기술의 발전에 의해서 성취되고 있다. 일반적으로, 상기 DUV 공정에서 사용되는 포토레지스트(photoresist)는 화학적 증폭 레지스트들이고, 이 화학적 증폭 레지스트들은 다양한 종류가 개발되어 있으며, 개발되고 있다. 상기 화학적 증폭 레지스트들은 DUV 광원이 조사된 후, 연속되어 진행되는 베이킹 공정에 의해 굳혀지므로써, 패턴이 형성되도록 한다.
상기 베이킹 공정을 진행하는 베이킹 장치의 열적 안정도는 반도체 공정에 있어서 중요한 요소로 작용된다. 베이킹 장치의 열적 안정도가 떨어질 경우, 선폭의 산포 허용치를 만족시킬 수 없다. 이는 선폭의 산포 허용치가 선폭의 미세화로 인하여 매우 작아지기 때문이다. 대부분의 반도체 제조 업체들은 베이킹 장치의 열적 안정도를 개선하기 위하여 노력하고 있다. 이와 같은 노력에 의해서 최근 베이킹 장치의 경우, 베이킹 장치의 열원인 가열 플레이트(heater plate)의 온도 산포는 매우 작게 개선할 수 있었다. Weber에 의한 U.S.P No. 4,518,848은 그와 같은 가열 플레이트(heater plate)를 갖는 베이킹 장치를 다루고 있다.
도 1은 일반적으로 사용되고 있는 베이킹 장치를 간략하게 보여주고 있다.이와 같은 베이킹 장치는 일본 DNS 사에서 생산하는 DNS80A 및 80B라는 상표의 시스템들과 미국 TEL 사에서 생산하는 MARK라는 상표의 시스템들 등에 적용되고 있다. 상기 베이킹 장치는 시스템 하우징(308)의 내부에 배치된다. 상기 베이킹 장치는 베이스(300)와 커버(302)로 구성되어 있다. 상기 베이스(300)에는 웨이퍼(306)를 베이킹하기 위한 가열 플레이트(304)가 설치되어 있다. 상기 커버(302)는 상기 베이스(300)에 오픈 또는 클로즈된다. 상기 베이킹 장치에/로부터 웨이퍼(306)의 로딩/언로딩은 로봇(도시 않음)에 의해서 이루어진다. 상기 로봇은 상기 하우징(310)상에 설치된 셔터(shutter)(310)를 통하여 상기 웨이퍼(306)를 상기 베이킹 장치에/로부터 로딩/언로딩시킨다.
그러나, 종래 베이킹 장치들은, 베이킹 장치의 주변에 존재하는, 차가운 에어가 베이킹 장치의 내부로 유입되므로써 발생되는 온도의 변화를 제어할 수 없었다. 이 베이킹 장치로 유입되는 차가운 에어는, 도 2에서 보인 바와 같이, 선폭의 산포가 허용치를 넘는 원인이 되고 있다. 도 2에서 가로축은 베이킹 장치에서 웨이퍼의 위치를 나타내고, 세로축은 레지스트 패턴들에서 선폭의 산포율을 나타낸다. 도 2의 그래프에서 보인 바와 같이, 종래 베이킹 장치는 외부에서 에어가 유입되는 웨이퍼의 양측면상의 레지스트 패턴들의 선폭 산포율이 불안정함을 알 수 있다. 즉, 종래 베이킹 장치들은 웨이퍼상의 레지스트 패턴들의 선폭 산포율을 안정적으로 유지하기 위하여, 전술한 바와 같은, 각종 기술이 선보이고 있다. 그러나, 베이킹 공정 진행시 상기 베이킹 장치의 외부에서 에어가 유입되므로써 발생되는 온도의 변화를 안정적으로 제어하지는 못하고 있다. 특히, 이와 같은 문제는 레지스트패턴의 선폭이 0.25μm이하인 경우에는 선폭의 산포율이 매우 불안정하게 되는 요인이 된다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 그 목적은 베이킹 장치 주변의 차가운 에어가 베이킹 장치의 내부로 유입되지 않도록 할 수 있는 새로운 형태의 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치를 제공하는데 있다.
도 1은 종래 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치를 보여주는 도면;
도 2는 도 1의 장치에서 베이킹된 웨이퍼상의 레지스트 패턴의 선폭 산포율의 변화를 보여주는 그래프;
도 3은 본 발명의 제 1 실시예에 따른 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치를 보여주는 도면;
도 4는 도 3의 장치에서 베이킹된 웨이퍼상의 레지스트 패턴의 선폭 산포율의 변화를 보여주는 그래프;
도 5는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치를 보여주는 도면;
도 6은 본 발명의 제 3 실시예에 따른 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치를 보여주는 도면;
도 7a 내지 도 7c는 도 6의 장치에서 웨이퍼의 베이킹 공정을 수행하는 단계를 순차적으로 보여주는 도면들;
도 8은 도 6에서 보인 장치의 변형예를 보인 반도체 웨이퍼상의 레지스트를베이킹하기 위한 장치의 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 32, 64, 74, 86 : 베이스 12, 12', 34, 34' : 커버
14, 36 : 가열 플레이트 18, 40, 40', 90 : 웨이퍼
20, 42, 66 : 열기 공급부 22 : 노즐
24 : 연결라인 26, 52 : 시스템 하우징
28, 54, 70, 70', 80, 80', 82, 82' : 셔터
30, 60, 100, 100' : 베이킹 장치 44 : 제 1 노즐
46 : 제 2 노즐 48 : 제 1 연결라인
50 : 제 2 연결라인 62, 62' : 제 1 챔버
72, 72' : 제 2 챔버 76 : 냉각 플레이트
84, 84' : 제 3 챔버 88 : 이송 유니트
92 : 공급부 94, 94' : 공급라인
96 : 배기부 98, 98' : 배기라인
102-1, 102-2, 102-3, 102-4 : 서브 챔버
상술한 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치는 베이스와 커버 및 수단을 포함한다. 상기 베이스에는 웨이퍼가 놓인다. 상기 커버는 상기 베이스와 경계면을 갖고, 상기 경계면상에서 상기 베이스와 결합/분리된다. 상기 수단은 상기 베이스와 커버의 경계면 주위 에어의 온도로 제어한다.
이와 같은 본 발명에서 상기 수단은 에어를 소정 온도로 가열하여 공급하기 위한 열기 공급부 및; 상기 열기 공급부와 연결되고, 상기 베이스와 커버의 경계면에 근접되어 위치되며, 상기 경계면상에 상기 열기 공급부로부터 공급되는 가열된 에어가 분사되도록 하기 위한 노즐을 포함할 수 있다. 상기 수단은 에어를 소정 온도로 가열하여 공급하기 위한 열기 공급부와; 상기 열기 공급부와 연결되고, 상기 베이스와 커버의 경계면에 근접되어 위치되며, 상기 베이스로/로부터 로딩/언로딩되는 웨이퍼의 일면상으로 상기 열기 공급부로부터 공급되는 가열된 에어가 분사되도록 하기 위한 제 1 노즐 및; 상기 열기 공급부와 연결되고, 상기 제 1 노즐과 대응되도록 상기 베이스와 커버의 경계면에 근접되어 위치되는 그리고 상기 제 1 노즐과 반대되는 상기 웨이퍼의 일면상으로 상기 열기 공급부로부터 공급되는 가열된 에어가 분사되도록 하기 위한 제 2 노즐을 포함할 수 있다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치는 상기 웨이퍼를 밀폐된 환경에서 가열하기 위한 제 1 챔버와; 상기 제 1 챔버에서 가열된 웨이퍼를 밀폐된 환경에서 냉각시키기 위한 제 2 챔버와; 상기 제 1 챔버 및 제 2 챔버와 각각 연결되도록 상기 제 1 챔버와 제 2 챔버의 사이에 배치되는 그리고 클로즈/오픈되는 셔터들이 상기 제 1 챔버와 제 2 챔버 사이에 각각 배치되는 그리고 웨이퍼를 상기 제 1 챔버로부터 상기 제 2 챔버로/상기 제 2 챔버로부터 상기 제 1 챔버로 이송시키기 위한 제 3 챔버 및; 상기 제 3 챔버의 내부 에어를 소정 온도로 제어하기 위한 수단을 포함한다.
이와 같은 본 발명에서 상기 수단은 상기 제 3 챔버의 내부로 에어를 소정 온도로 가열하여 공급하기 위한 공급부 및; 상기 제 3 챔버의 내부로부터 에어를 외부로 배기시키기 위한 배기부를 포함할 수 있다.
이와 같은 본 발명에서 상기 장치는 상기 제 1 챔버와 같은 구성을 갖고, 웨이퍼를 가열하기 위한 그리고 상기 제 3 챔버를 사이에 두고 배치되는 적어도 하나의 서브 챔버들을 더 포함할 수 있다.
이와 같은 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치에 의하면,베이킹 공정이 수행될 때 베이킹 장치의 내부로 차가운 공기가 유입되는 것을 방지할 수 있다. 따라서, 베이킹 공정에서 선폭의 산포율이 균일한 레지스트 패턴을 얻을 수 있으므로, 베이킹 공정에서 웨이퍼 생산의 수율을 향상시킬 수 있다. 특히, 0.25μm 이하의 선폭을 갖는 레지스트 패턴들을 갖는 웨이퍼들을 베이킹할 때, 선폭의 산포율을 안정적으로 유지할 수 있다.
이하, 본 발명의 실시예를 첨부된 도면 도 3 내지 도 8에 의거하여 상세히 설명한다. 또, 상기 도면들에서 동일한 기능을 수행하는 구성 요소에 대해서는 동일한 참조 번호를 병기한다.
도 3은 본 발명의 제 1 실시예에 따른 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치를 보여주고 있다. 일반적으로, 베이킹 장치(30)는, 중간에 작업자가 손으로 웨이퍼를 다루지 않도록 자동으로 프로세스가 진행되는, 시스템의 한 유니트(unit)로 구성된다.
본 실시예에서 상기 베이킹 장치(30)는 포토리소그라피 공정을 진행하는 시스템의 한 유니트로 구성된다. 상기 포토리소그라피 시스템은 필터링 장치, 스핀 장치, 이송 장치 그리고 베이킹 장치 등으로 구성된다. 상기 필터링 장치는 외부로부터 상기 포토리소그라피 시스템의 내부로 유입되는 공기를 정화시킨다. 상기 스핀 장치는 레지스트를 웨이퍼상에 도포시킨다. 상기 이송장치는 레지스트가 도포된 웨이퍼를 상기 스핀 장치로부터 상기 베이킹 장치로 이송시키고, 또 상기 베이킹 장치에서 베이킹 공정이 완료된 웨이퍼를 외부로 이송시킨다. 이 이송 장치는 다양한 방법이 사용될 수 있을 것이다. 예컨대, 상기 이송 장치에는 웨이퍼를 홀딩/분리하는 암을 갖는 로봇의 형태와 레일로 구성되어 연속적으로 웨이퍼를 이송하는 형태가 있다. 상기 베이킹 장치는 레지스트가 도포된 웨이퍼를 베이킹한다. 이 웨이퍼는 상기 스핀 장치에서 레지스트가 도포되고, 상기 이송 장치에 의해서 상기 베이킹 장치로 이송된다. 상기 베이킹 장치에서 베이킹 공정이 완료된 웨이퍼는 쿨링 플레이트(cooling plate)에 이송되어 냉각된다.
상술한 유니트들과 함께 상기 포토리소그라피 시스템은 다양한 기능을 갖는 다수 개의 유니트들로 구성되고, 이 유니트들에 의해서 상기 시스템은 다양한 공정을 진행한다는 것을 이 분야의 종사자들은 용이하게 알 수 있을 것이다. 또한, 상기 베이킹 장치(30)는 다른 형태의 반도체 제조 시스템에 용이하게 적용되고 있다는 것을 용이하게 알 수 있을 것이다.
다시, 도 3을 참조하면, 상기 베이킹 장치(30)는, 전술한 바와 같이, 포토리소그라피 시스템의 한 유니트로 구성된다. 즉, 상기 베이킹 장치(30)는 상기 포토리소그라피 시스템의 하우징(26) 내부에 배치된다. 베이킹 공정이 수행되는 웨이퍼(18)는, 상기 하우징(26)상에 설치된 셔터(28)를 통하여, 상기 베이킹 장치(30)에/로부터 로딩/언로딩된다. 상기 웨이퍼(18)는 상기 베이킹 장치(30)의 가열 플레이트(14)상에 위치된다. 상기 가열 플레이트(14)는 베이스(10)상에 설치되어 있다. 상기 가열 플레이트(14)는 상기 웨이퍼(18)의 전면을 균일하게 가열하기 위한 구조를 가지고 있다. 상기 베이스(10)에는 상기 가열 플레이트(14)를 가열하기 위한 히터 및 상기 웨이퍼(18)를 홀딩하기 위한 척(chuck)이 설치된다. 상기 베이킹 장치(30)는 상기 베이스(10)의 윗면에/으로부터 클로즈/오픈되는 커버(12)를 갖는다. 따라서, 상기 베이스(10)와 커버(12)는 서로 분리되는 경계면이 형성된다. 상기 베이스(10)로부터 상기 커버(12)가 열렸을 때(12'), 상기 경계면은 열린 상태가 된다. 이때, 상기 베이킹 장치(30) 외부의 에어가 베이킹 공정이 진행되는 영역으로 들어가는 것을 방지하기 위하여, 상기 베이킹 장치(30)에는 열기 공급부(20)와 노즐(22)이 설치된다. 상기 열기 공급부(20)는 에어를 가열하고, 그 가열된 에어를 연결라인(24)을 통하여 상기 노즐(22)로 공급한다.
상기 노즐(22)은 상기 베이스(10)와 커버(12)의 경계면에 근접되어 설치된다. 상기 노즐(22)은 상기 경계면에 따라 다양하게 형성될 수 있으며, 위치될 수 있다. 상기 노즐(22)은, 상기 커버(12)가 상기 베이스(10)로부터 오픈되었을 때(12'), 상기 경계면을 통하여, 상기 열기 공급부(20)로부터 공급되는 에어가 상기 베이킹 장치(30)의 내부로 유입되도록 배치된다. 상기 시스템의 내부 온도는 상온으로 유지되는 것이 일반적이며, 상기 베이킹 장치(30)의 내부 온도는 100℃ 이상인 경우가 대부분이다. 따라서, 상기 노즐(22)을 통하여 분사되는 가열된 에어가 상기 베이킹 장치(30)의 내부로 유입되도록 함으로써, 상기 베이킹 장치(30) 외부의 차가운 공기가 상기 베이킹 장치(30)의 내부로 유입되는 것을 방지하는 것이다.
도 4는 상술한 베이킹 장치(30)에서 베이킹된 웨이퍼상의 레지스트 패턴의 선폭 산포율을 보여주는 그래프이다. 도 4에서 가로축은 베이킹 장치에서 웨이퍼의 위치를 나타내고, 세로축은 레지스트 패턴들에서 선폭의 산포율을 나타낸다. 도 4의 그래프에서 보인 바와 같이, 본 발명의 실시예에 따른 베이킹 장치는 외부에서 에어가 유입되는 웨이퍼의 양측면상의 레지스트 패턴들의 선폭 산포율이 안정적임을 알 수 있다. 즉, 베이킹 장치에서, 웨이퍼의 베이킹시 베이킹 장치의 내부 온도와 다른 온도를 갖는 외부의 에어가 유입되는 것을 방지하므로써, 웨이퍼상의 레지스트 패턴들의 선폭 산포율을 안정적으로 유지할 수 있는 것이다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치(60)를 보여주고 있다.
도 5를 참조하면, 상기 베이킹 장치(60)는, 기본적으로, 본 발명의 제 1 실시예와 같은 구성을 갖고 있다. 상기 베이킹 장치(60)는 시스템 하우징(52)의 내부에 배치되고, 베이스(32)와 커버(34)가 경계면을 두고 상기 베이스(32)에/로부터 클로즈/오픈된다. 웨이퍼(40)는, 이송 유니트에 의해서, 상기 시스템 하우징(52)에 설치된 셔터(54)를 통하여, 상기 베이킹 장치(60)의 가열 플레이트(36)에/로부터 로딩/언로딩된다.
한편, 상기 베이킹 장치(60)는, 웨이퍼(40')가 로딩/언로딩되는 방향의 반대면이, 상기 시스템 하우징(52)에 의해서 밀폐된 상태로, 상기 시스템 하우징(52)의 내부에 배치된다. 상기 커버(34)가 오픈상태(34')일 때 외부의 에어가 상기 베이킹 장치(60)로 유입되는 것을 방지하기 위하여 열기 공급부(52)와 제 1 및 제 2 노즐(44,46)이 설치된다. 상기 제 1 노즐(44)과 제 2 노즐(46)은 상기 셔터(54)를 통하여 이송되는 웨이퍼(40')의 양면에 대하여 서로 반대되도록 배치된다. 즉, 상기 제 1 노즐(44)은 상기 열기 공급부(42)와 제 1 연결라인(48)을 통하여 연결되고, 상기 열기 공급부(42)로부터 공급되는 가열된 에어를 상기 웨이퍼(40')의 일면에 분사되도록 설치된다. 상기 제 2 노즐(46)은 상기 열기 공급부(42)와 제 2 연결라인(50)을 통하여 연결되고, 상기 열기 공급부(42)로부터 공급되는 가열된 에어를 상기 웨이퍼(40')의 타면에 분사되도록 설치된다. 상기 베이킹 장치(60)는 전술한 본 발명의 제 1 실시예의 베이킹 장치에 비하여 단순하게 구성할 수 있다. 이때, 상기 베이킹 장치(60)는 상기 웨이퍼(40')가 로딩/언로딩되는 반대면이 상기 시스템 하우징(52)에 의해서 밀폐된 형태이다.
도 6은 본 발명의 제 3 실시예에 따른 베이킹 장치(100)이다.
도 6을 참조하면, 상기 베이킹 장치(100)는 세 개의 챔버들(62, 72, 84)을 갖고 있다. 이 챔버들(62, 72, 84)은 일체로 제작된 형태를 갖는다. 물론, 각각의 챔버를 별개로 구성하여 결합시키므로써, 상기 베이킹 장치(100)를 제작할 수도 있을 것이다. 상기 챔버들(62, 72, 84)은 밀폐된 환경에서 베이킹 공정이 진행되는 웨이퍼를 핸들링할 수 있도록 한다. 상기 세 개의 챔버들(62, 72, 84) 중에서 제 1 챔버(62)는 웨이퍼를 밀폐된 환경에서 가열한다. 이 제 1 챔버(62)에는 베이스(64)상에 가열 플레이트(66)가 설치된다. 상기 제 2 챔버(72)는 상기 제 1 챔버(62)에서 베이킹된 웨이퍼를 밀폐된 환경에서 냉각시킨다. 상기 제 2 챔버(72)의 베이스(74)에는 냉각 플레이트(76)가 설치된다. 상기 제 2 챔버(72)에는 외부로부터 웨이퍼가 로딩된다. 따라서, 상기 제 2 챔버(72)에는 필요시 오프/클로즈되는 셔터(82)가 설치되어 있다. 상기 제 3 챔버(84)는 상기 제 1 챔버(62)와 제 2 챔버(72)와 각각 연결되도록 상기 제 1 챔버(62)와 제 2 챔버(72)의 사이에 배치된다. 이 제 3 챔버(84)는 밀폐된 환경에서 웨이퍼(90)를 상기 제 1 챔버(62)로/로부터 로딩/언로딩시킨다. 따라서, 상기 제 3 챔버(84)에는 이송 유니트(88)가 설치되고, 상기 제 1 챔버(62)와 제 2 챔버(72) 사이에는 셔터들(70, 80)이 각각 설치된다. 상기 제 3 챔버(84)는 상기 웨이퍼(90)를 상기 제 2 챔버(72)로부터 제 1 챔버(62) 또는 상기 제 1 챔버(62)로부터 제 2 챔버(72)로 이송시킨다.
한편, 상기 제 3 챔버(84)는 베이킹 공정이 수행될 웨이퍼(90)를 상기 제 1 챔버(62)로 이송할 때, 외부의 에어가 상기 제 1 챔버(62)로 유입되지 않도록 한다. 이것은 웨이퍼(90)를 상기 제 1 챔버(62)로 이송하기 전에, 그 내부의 환경을 상기 제 1 챔버(62)의 환경과 균일하게 함으로써 이루어진다. 상기 제 3 챔버(84) 내부의 환경은 공급부(92)와 배기부(96)에 의해서 이루어진다. 상기 공급부(92)는 에어를 가열하고, 이 가열된 에어를 공급라인(94)을 통하여 상기 제 3 챔버(84)의 내부로 분사시킨다. 상기 배기부(92)는 상기 제 3 챔버(84)의 내부로부터 에어를 외부로 배기시킨다.
도 7a 내지 도 7c는 도 6의 베이킹 장치에서 수행되는 베이킹 공정을 순차적으로 보여주는 도면들이다.
도 7a 내지 도 7c를 참조하면, 베이킹 공정을 수행하기 위한 웨이퍼(90)는 외부로부터 제 2 챔버(72)로 이송된다. 상기 웨이퍼(90)는 외부의 이송 유니트(도시 안됨)에 의해서, 셔터(82)를 통하여, 상기 제 2 챔버(72)의 냉각 플레이트(76)상에 로딩된다. 상기 제 2 챔버(72)와 제 3 챔버(84) 사이의 셔터(80)가 오픈되면, 상기 제 3 챔버(84)에 설치된 이송 유니트(88)에 의해서, 상기 웨이퍼(90)는 상기 제 3 챔버(84)의 내부로 이송된다(도 7a참조). 상기 제 2 챔버(72)와 제 3 챔버(84) 사이의 셔터(80)가 클로즈되면, 공급부(92)에서 가열된 에어가공급라인(94)을 통하여 상기 제 3 챔버(84)의 내부로 유입된다. 상기 제 3 챔버(84)로 유입된 가열된 에어는 배기부(96)에 의해서 배기라인(98)을 통하여 외부로 배기된다. 이 단계는 상기 제 3 챔버(84)의 내부 환경(즉, 온도)이 상기 제 1 챔버(62)의 내부 환경과 평행하게 될 때까지 진행한다(도 7b참조). 상기 제 1 챔버(62)와 제 3 챔버(84)의 내부 환경을 측정하고 비교하는 방법은, 이 분야의 종사자들이라면 용이하게 실현할 수 있는 기술이므로, 상세한 설명은 생략한다. 예컨대, 상기 제 1 챔버(62)와 제 3 챔버(84)에 각각 내부 환경을 측정할 수 있는 센서를 설치하고, 상기 센서로부터 검출되는 데이터를 컨트롤러(도시않음)에서 비교하여 제어하도록 할 수 있을 것이다. 상기 컨트롤러는 상기 베이킹 장치(100)가 설치되는 시스템의 컨트롤러 또는 상기 베이킹 장치(100)에 별도로 설치되는 컨트롤러일 수 있을 것이다. 상기 제 1 챔버(62)와 제 3 챔버(84)의 내부 환경이 평행하게 되면, 상기 제 1 챔버(62)와 제 3 챔버(84) 사이의 셔터(70)가 오픈된다. 그러면, 상기 이송 유니트(88)에 의해서, 상기 웨이퍼(90)는 상기 제 1 챔버(62)의 가열 플레이트(66)상으로 로딩된다. 상기 웨이퍼(90)가 상기 제 1 챔버(62)로 로딩되면, 상기 셔터(70)는 닫히고, 베이킹 공정이 진행된다. 상기 제 1 챔버(62)에서 베이킹 공정이 완료되면, 상술한 바와 같은 단계의 역순으로 진행되어, 베이킹 공정이 완료된 웨이퍼를 상기 제 2 챔버(72)의 냉각 플레이트(76)에서 냉각시켜서 외부로 이송시킨다.
본 발명의 제 3 실시예에 따른 베이킹 장치(100)는 웨이퍼가 베이킹되는 챔버로/로부터 웨이퍼를 로딩/언로딩시킬 때, 밀폐된 환경중에서 이루어지도록 한다.따라서, 온도 차이가 있는 외부의 에어가 유입되어 발생되는, 레지스트 패턴들 선폭의 산포율의 불량을 방지할 수 있다.
이와 같은 구성을 갖는 베이킹 장치는 도 8과 같이 다수 개의 베이킹 챔버들(62', 102-1, 102-2, 102-3, 102-4)을 갖도록 구성할 수 있다. 도 8에서 보인 바와 같이, 베이킹 장치(100')는 제 3 챔버(84')를 다각형으로 형성하고, 그 다각형의 각변에 베이킹 챔버들(62', 102-1, 102-2, 102-3, 102-4)을 설치하였다. 상기 베이킹 장치(100')는 전술한 본 발명의 제 3 실시예의 베이킹 장치와 같은 구성을 갖되, 제 1 챔버(62)와 같은 기능을 하는 서브 챔버들(102-1, 102-2, 102-3, 102-4)이 설치된다. 상기 서브 챔버들(102-1, 102-2, 102-3, 102-4)에는, 상기 제 1 챔버(62')와 제 3 챔버(84') 사이에 셔터(70')가 설치되둣이, 상기 제 3 챔버(84')와의 사이에 셔터가 각각 설치되어 있다. 상기 베이킹 장치(100')는 외부로부터/로 웨이퍼가 로딩/언로딩되는 하나의 제 2 챔버(72')를 갖는다. 상기 제 2 챔버(72')는 외부와 상기 제 3 챔버(84')사이에 각각 셔터들(80', 82')을 갖는다. 상기 제 3 챔버(84')에는 적당한 개수의 공급라인들(94')과 배기라인들(98')이 설치될 수 있다. 이와 같은 본 발명의 제 3 실시예의 변형예에 따른 베이킹 장치(100')는 동시에 많은 수의 웨이퍼를 베이킹할 수 있으므로, 생산량을 증대시킬 수 있는 장점이 있다. 상기 베이킹 장치(100')에서 베이킹 공정이 진행되는 방법은 다수 개의 베이킹 챔버들(62', 102-1, 102-2, 102-3, 102-4)에/로부터 웨이퍼를 각각 로딩/언로딩시킨다는 것을 제외하고, 제 3 실시예에서 설명한 방법과 동일하므로, 상세한 설명은 생략한다.
이와 같은 본 발명의 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치에 의하면, 베이킹 공정이 수행될 때 베이킹 장치의 내부로 차가운 공기가 유입되는 것을 방지할 수 있다. 따라서, 베이킹 공정에서 선폭의 산포율이 균일한 레지스트 패턴을 얻을 수 있으므로, 베이킹 공정에서 웨이퍼 생산의 수율을 향상시킬 수 있다. 특히, 0.25μm 이하의 선폭을 갖는 레지스트 패턴들을 갖는 웨이퍼들을 베이킹할 때, 선폭의 산포율을 안정적으로 유지할 수 있다.

Claims (4)

  1. 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치에 있어서,
    웨이퍼가 놓이는 베이스와, 상기 베이스와 경계면을 갖는 그리고 상기 경계면상에서 상기 베이스와 결합/분리되는 커버 및; 상기 베이스와 커버의 경계면 주위 에어의 온도로 제어하기 위한 수단을 포함하되;
    상기 수단은 에어를 소정 온도로 가열하여 공급하기 위한 열기 공급부와;
    상기 열기 공급부와 연결되고, 상기 베이스와 커버의 경계면에 근접되어 위치되며, 상기 베이스로/로부터 로딩/언로딩되는 웨이퍼의 일면상으로 상기 열기 공급부로부터 공급되는 가열된 에어가 분사되도록 하기 위한 제 1 노즐 및;
    상기 열기 공급부와 연결되고, 상기 제 1 노즐과 대응되도록 상기 베이스와 커버의 경계면에 근접되어 위치되는 그리고 상기 제 1 노즐과 반대되는 상기 웨이퍼의 일면상으로 상기 열기 공급부로부터 공급되는 가열된 에어가 분사되도록 하기 위한 제 2 노즐을 포함하는 것을 특징으로 하는 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치.
  2. 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치에 있어서,
    상기 웨이퍼를 밀폐된 환경에서 가열하기 위한 제 1 챔버와;
    상기 제 1 챔버에서 가열된 웨이퍼를 밀폐된 환경에서 냉각시키기 위한 제 2 챔버와;
    상기 제 1 챔버 및 제 2 챔버와 각각 연결되도록 상기 제 1 챔버와 제 2 챔버의 사이에 배치되는 그리고 클로즈/오픈되는 셔터들이 상기 제 1 챔버와 제 2 챔버 사이에 각각 배치되는 그리고 웨이퍼를 상기 제 1 챔버로부터 상기 제 2 챔버로/상기 제 2 챔버로부터 상기 제 1 챔버로 이송시키기 위한 제 3 챔버 및;
    상기 제 3 챔버의 내부 에어를 소정 온도로 제어하기 위한 수단을 포함하여, 상기 제 2 챔버에 상기 제 1 챔버로 웨이퍼를 이송할 때, 상기 웨이퍼가 상기 제 3 챔버에 있는 그리고 상기 제 3 챔버가 밀폐된 상태에서, 상기 수단으로 상기 제 3 챔버 내부 에어의 온도를 소정으로 유지한 뒤, 상기 웨이퍼를 상기 제 1 챔버로 이송시키는 것을 특징으로 하는 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치.
  3. 제 2 항에 있어서,
    상기 수단은 상기 제 3 챔버의 내부로 에어를 소정 온도로 가열하여 공급하기 위한 공급부 및;
    상기 제 3 챔버의 내부로부터 에어를 외부로 배기시키기 위한 배기부를 포함하는 것을 특징으로 하는 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 장치는 상기 제 1 챔버와 같은 구성을 갖고, 웨이퍼를 가열하기 위한 그리고 상기 제 3 챔버를 사이에 두고 배치되는 적어도 하나의 서브 챔버들을 더포함하는 것을 특징으로 하는 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치.
KR1019980015840A 1998-05-02 1998-05-02 반도체웨이퍼상의레지스트를베이킹하기위한장치 KR100339685B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980015840A KR100339685B1 (ko) 1998-05-02 1998-05-02 반도체웨이퍼상의레지스트를베이킹하기위한장치
TW087109369A TW383405B (en) 1998-05-02 1998-06-12 Apparatus for baking resists on semiconductor wafers
JP12301099A JP3971050B2 (ja) 1998-05-02 1999-04-28 半導体ウェーハ上のレジストをベーキングするための装置
US09/301,327 US6056544A (en) 1998-05-02 1999-04-29 Apparatus for baking resists on semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980015840A KR100339685B1 (ko) 1998-05-02 1998-05-02 반도체웨이퍼상의레지스트를베이킹하기위한장치

Publications (2)

Publication Number Publication Date
KR19990084244A KR19990084244A (ko) 1999-12-06
KR100339685B1 true KR100339685B1 (ko) 2002-10-25

Family

ID=19536992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980015840A KR100339685B1 (ko) 1998-05-02 1998-05-02 반도체웨이퍼상의레지스트를베이킹하기위한장치

Country Status (4)

Country Link
US (1) US6056544A (ko)
JP (1) JP3971050B2 (ko)
KR (1) KR100339685B1 (ko)
TW (1) TW383405B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300600B1 (en) 1998-08-12 2001-10-09 Silicon Valley Group, Inc. Hot wall rapid thermal processor
US6462310B1 (en) * 1998-08-12 2002-10-08 Asml Us, Inc Hot wall rapid thermal processor
US6900413B2 (en) * 1998-08-12 2005-05-31 Aviza Technology, Inc. Hot wall rapid thermal processor
WO2001013054A1 (en) * 1999-08-12 2001-02-22 Asml Us, Inc. Hot wall rapid thermal processor
US6261853B1 (en) * 2000-02-07 2001-07-17 Therma-Wave, Inc. Method and apparatus for preparing semiconductor wafers for measurement
US6861619B1 (en) 2000-02-07 2005-03-01 Therma-Wave, Inc. Method and apparatus for preparing semiconductor wafers for measurement
WO2005038877A2 (en) * 2003-10-14 2005-04-28 Rudolph Technologies, Inc. MOLECULAR AIRBORNE CONTAMINANTS (MACs) REMOVAL AND WAFER SURFACE SUSTAINING SYSTEM AND METHOD
KR100735099B1 (ko) * 2005-07-06 2007-07-06 삼성전자주식회사 제습장치
US20080163504A1 (en) * 2007-01-05 2008-07-10 Smith John E Apparatus and methods for locating and identifying remote objects

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043039A (ko) * 1995-05-30 1996-12-21 사토 후미오 기판베이킹장치 및 기판베이킹방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518848A (en) * 1981-05-15 1985-05-21 Gca Corporation Apparatus for baking resist on semiconductor wafers
US5277579A (en) * 1991-03-15 1994-01-11 Tokyo Electron Sagami Limited Wafers transferring method in vertical type heat treatment apparatus and the vertical type heat treatment apparatus provided with a wafers transferring system
US5404894A (en) * 1992-05-20 1995-04-11 Tokyo Electron Kabushiki Kaisha Conveyor apparatus
US5697749A (en) * 1992-07-17 1997-12-16 Tokyo Electron Kabushiki Kaisha Wafer processing apparatus
EP0608620B1 (en) * 1993-01-28 1996-08-14 Applied Materials, Inc. Vacuum Processing apparatus having improved throughput
JP3380988B2 (ja) * 1993-04-21 2003-02-24 東京エレクトロン株式会社 熱処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043039A (ko) * 1995-05-30 1996-12-21 사토 후미오 기판베이킹장치 및 기판베이킹방법

Also Published As

Publication number Publication date
US6056544A (en) 2000-05-02
TW383405B (en) 2000-03-01
JP3971050B2 (ja) 2007-09-05
KR19990084244A (ko) 1999-12-06
JPH11345765A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
US7049553B2 (en) Substrate processing apparatus and substrate processing method
US6461438B1 (en) Heat treatment unit, cooling unit and cooling treatment method
US20030173346A1 (en) System and method for heating and cooling wafer at accelerated rates
JPH10256344A (ja) 基板冷却方法および基板処理装置および基板搬送装置
JP2011108731A (ja) フォトレジスト塗布現像装置、基板搬送方法、インターフェイス装置
JP2005310953A (ja) 基板の処理方法及び基板の処理装置
JPH10321493A (ja) レジスト膜形成方法及び基板処理装置
KR102434669B1 (ko) 열처리 장치, 열처리 방법 및 컴퓨터 기억 매체
KR100339685B1 (ko) 반도체웨이퍼상의레지스트를베이킹하기위한장치
KR101195673B1 (ko) 레지스트 도포 현상 장치 및 레지스트 도포 현상 방법
US8746171B2 (en) Substrate treating system
US6445441B1 (en) Exposure apparatus, semiconductor manufacturing apparatus, and semiconductor manufacturing method
KR102303593B1 (ko) 기판 처리 장치 및 방법
JP2005064242A (ja) 基板の処理システム及び基板の熱処理方法
JPH1055951A (ja) ベーキング装置およびベーキング方法
JPH07142356A (ja) レジスト・パターン形成方法およびこれに用いるレジスト・パターン形成システム
JP3619876B2 (ja) 加熱処理装置
JP4519036B2 (ja) 加熱装置、塗布、現像装置及び加熱方法
JP2829909B2 (ja) レジスト処理方法及びレジスト処理装置
KR20000059674A (ko) 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치
CN109285797B (zh) 基片加热装置和基片加热方法
JP2001244178A (ja) 露光装置および露光方法ならびにデバイス製造方法
KR100598086B1 (ko) 반도체 웨이퍼상의 레지스트를 베이킹하기 위한 장치
JPH023910A (ja) 加熱装置及び加熱処理装置及び加熱処理方法
KR19990067945A (ko) 열처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100429

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee