KR100336934B1 - 다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체촬상장치 및 그 제조방법 - Google Patents
다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체촬상장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100336934B1 KR100336934B1 KR1019990035363A KR19990035363A KR100336934B1 KR 100336934 B1 KR100336934 B1 KR 100336934B1 KR 1019990035363 A KR1019990035363 A KR 1019990035363A KR 19990035363 A KR19990035363 A KR 19990035363A KR 100336934 B1 KR100336934 B1 KR 100336934B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- gate insulating
- region
- transistor
- transistors
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000007787 solid Substances 0.000 title description 4
- 238000001514 detection method Methods 0.000 claims abstract description 56
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 29
- 238000009792 diffusion process Methods 0.000 description 20
- 230000035945 sensitivity Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000005530 etching Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
고체 촬상 장치는 신호 전하를 저장하는 검출 용량을 포함하며, 출력 증폭기는 전압 신호로서 검출 용량으로 저장된 신호 전하를 출력시키며, 다수의 트랜지스터를 포함한다. 입력 트랜지스터인 다수의 트랜지스터중 하나의 트랜지스터의 게이트는 검출 용량에 접속된다. 또한, 입력 트랜지스터를 제외한 다수의 트랜지스터의 하나의 부분은 입력 트랜지스터보다 얇은 게이트 절연막을 가진다.
Description
본 발명은 고체 촬상 장치 및 그 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체 촬상 장치 및 그 제조방법에 관한 것이다.
고체 촬상 장치를 사용하는 전하 결합 소자(CCD)는 고체 촬상 장치의 대표 예로서 알려져 있다. 도 1은 인터라인 전송 시스템의 공지의 CCD 고체 촬상 장치를 도시한다.
도 1을 참조하는, 촬상 장치는 촬상 영역(101)과, 수평방향으로 연장되는 수평 CCD부(102)와 전하 검출부인 출력부(103)로 구성된다. 촬상 영역(101)은 신호 전하를 축적하도록 광신호를 광전변환을 통해서 신호 전하로 변환하기 위해 2차원 매트릭스 방식으로 포토다이오드(광전 변환 소자)가 다수개 배치되어 구성된다.
추가로, 수직 CCD부(105)는 신호 전하를 수직방향으로 전송하도록 포토다이오드(104)의 컬럼에 근접 부분에 제공된다. 독출부(read section)(106)는 신호 전하 독출을 위해 포토다이오드(104) 및 수직 CCD부(105)사이에 제공된다. 상술된 부분을 제외한 촬상 영역(101)의 잔류부는 소자 분리 영역(107)이다.
상기 촬상 장치는 다음과 같이 동작한다. 즉, 신호 전하는 소정시간 동안 포토다이오드(104)에 의한 광전 변환을 통해 축적되며, 독출부(106)를 통해 수직 CCD부(105)에 의해 독출된다. 수직 CCD부(105)로 독출된 후, 신호 전하는 수평 CCD부(102)를 향해 라인 하나씩 수직방향으로 전송한다. 수평 CCD부(102)에 대해 전송된 후, 신호 전하는 수평 CCD부(102)내의 수평 방향으로 전송되며, 출력부(103, 전하 검출부)에 의해 출력 전압으로 검출된다.
출력부(103)는 부유 확산층과 같은 검출 용량과 검출 용량과 접속되는 출력 증폭기로 구성된다. 출력 증폭기는 다수의 경우에 임피던스 변환의 관점에서, 2 단 또는 3 단의 소스 폴로워 접지 회로 타입 증폭기가 MOS 트랜지스터로 많은 경우에 구성되어 사용된다. 소스 폴로워 접지 회로 타입 증폭기는 이하 소스 폴로워타입 증폭기로 인용된다.
도 2에 부유 확산층 용량으로서 검출 용량(108) 및 검출 용량과 접속되는 3단 소스 폴로워 증폭기(109)가 개략적으로 도시된다. 신호 전하는 수평 CCD부 (102)(도 2에 도시되지 않음)로 전송되며, 부유 확산층 용량(108)에 축적된다. 이때의 전위 변화는 증폭기 초단내의 도 1의 드라이버 트랜지스터(D101)를 통해 후단 트랜지스터로 전송된다. 그리고 나면, 전위 변화가 출력 단자(Vout)로부터 출력된다.
이 경우, 드라이버 트랜지스터는 소스 폴로워 타입 증폭기내의 트랜지스터(D101, D102 및 D103) 이다. 드라이버 트랜지스터에서, 소스측은 보다 높은 전위 전력공급기(Vdd)에 접속된다. 드레인 내의 트랜지스터(L101, L102 및 L103)는 접지 되며 로드 트랜지스터라 부른다. 더욱이, 트랜지스터(D101 및 L101), (D102 및 L102) 및 (D103 및 L103)의 세트는 부유 확산층 용량(108)에 접속되는 입력측에서부터 증폭기의 제 1 단, 제 2 단, 제 3 단으로 부른다. 각 세트에서, 드라이버 트랜지스터의 드레인 및 로드 트랜지스터의 소스는 서로 접속된다.
도 3a 및 3b는 출력 증폭기의 트랜지스터의 횡단면 구조를 도시한다. 도 3a 및 3b는 증폭기의 제 1 단과 제 2 또는 제 3 단의 트랜지스터의 횡단면 구조를 각각 도시한다. 트랜지스터는 N 타입 기판(110)상에 P 타입 웰(111)이 형성되며, P 타입 웰(111) 내에 고농도 N 타입 불순물 영역인 소스 영역(112)과 드레인 영역(113)이 형성된다. 게이트 전극(115)은 소스 영역(112) 및 드레인 영역(113)사이의 채널상에 약 70nm 내지 약 85nm 막두께를 가지는 게이트 절연막(114)을 통해서 형성된다. 이와 같이, 상기 트랜지스터가 형성된다.
트랜지스터의 채널 길이는 서로 같은 것이 도 3a 및 3b에 도시된다. 그러나, 채널 길이는 트랜지스터가 드라이버 트랜지스터 또는 로드 트랜지스터 여부에 따라 다르다. 더욱이, 채널 길이는 트랜지스터가 제 1 단, 제 2 단 또는 제 3 단 인지 여부에 따라 다르다. 도 3a 및 3b에서, 증폭기의 상기 트랜지스터가 수직 방향으로 동일 구조를 가지나 가끔은 다른 채널 길이 및 다른 채널 폭을 가지는 것을 유념해야 한다.
도 4는 부유 확산층으로부터 리세트로의 전하 전송 방향에 있어 수평CCD부(102) 및 증폭기의 제 1 단 트랜지스터의 횡단면도를 도시한다. 수평 CCD부(102)는 N 타입 기판(110)상의 P 타입 웰(111)에 형성된 전하 전송 채널과 같은 N 타입 매립 채널(116)상에 형성된다. 또한, 수평 CCD부(102)는 게이트 절연막(114)을 통해 다결정실리콘막으로 형성되는 전하 전송 전극을 가진다. 게이트 절연막(114)은 질화막(Si3N4)의 양면에 산화막(SiO2)을 형성하는 다층막(ONO 막)으로 형성될 수 있다. 또한, 전하 전송 전극은 두개의 다결정실리콘 막으로 형성될수 있다.
부유 확산층 용량인 검출 용량(108)은 출력 게이트(OG)를 지나 수평 CCD부(102)의 종단부(end point)에 형성된다. 검출 용량(108)내에 저장된 신호 전하가 접촉부를 통해 꺼내질 수 있도록 고농도 N 타입 불순물 층이 형성된다. 전하 검출이후 신호 전하가 리세트 전극(ΦR)은 양 전위(positive potential)가 신호 전하를 리세트 드레인(117)에 방전되도록 주어진다. 또한 부유 확산 층의 전위는 리세트 된다.
한편, 출력부 내의 증폭기의 드라이브 트랜지스터는 MOS 타입(Metal Oxide Semiconductor)트랜지스터로서 형성된다. 각 트랜지스터는 N 타입 기판(110)상의 P 타입 웰(111)의 대향 위치에 형성되는 고농도 n 타입 불순물 영역의 소스 영역(112) 및 드레인 영역(113)을 가진다. 다결정실리콘 막의 게이트 전극(115)은 게이트 절연막(114)을 지나 형성된다. 도4에는 도시되지 않았지만, 수직 CCD부(105)는 수평 CCD부(102)와 실질적으로 동일한 구조를 가지을 유념해야 한다.
도 5aa 및 5ab 내지 5da 및 5db는 종래 고체 촬상 장치의 제조 방법의 공정을 도시한다. '5aa, 5ba, 5ca, 5da'의 도면은 제 1 단의 증폭기 트랜지스터의 제조 방법의 공정을 도시하며, '5ab, 5bb, 5cb, 5db'의 도면은 제 2 또는 제 3 단의 증폭기 트랜지스터의 제조 방법의 공정을 도시한다. '5aa, 5ba, 5ca, 5da'의 도면의 공정은 '5ab, 5bb, 5cb, 5db' 도면과 완전히 동일한 공정이다. 상술된 바와같이, 종래 고체 촬상 장치에서는 상기 모든 증폭기 트랜지스터는 동일 구조를 가진다.
도 5aa 및 5ab 에 도시된 바와같이, P 타입 웰(111)은 N 타입 기판(110)상에 먼저 형성되며 그 이후 게이트 절연막(114)이 형성된다. 도시되지 않았지만 수직 CCD부 및 수평 CCD부가 형성되어지는 영역내에 N 타입 매립 채널이 미리 형성된다. 게이트 절연막위해 오노막(ONO film)이 사용되는 경우, 순차로 산화막, 질화막 및 산화막의 다층막이 형성된다.
다음은, 도 5ba 및 5bb에 도시된 바와같이 전극막(120)은 게이트 절연막(114)을 통해 다결정실리콘 막으로 형성된다.
다음은, 도 5ca 및 5cb에 도시된 바와같이, 게이트 전극(115)을 형성하도록 패터닝 방법 및 포토리소그라피 방법을 위한 에칭 방법이 사용된다.
다음은, 도 5da 및 5db에 도시된 바와같이, 고농도 N 타입 불순물의 이온 주입 방법은 소스 영역(112) 및 드레인 영역(113)을 형성하기 위해 게이트 전극을 가지고 자체-정렬법(self-alignment)로 수행된다. 이와같이, MOS 타입 트랜지스터가 완료된다.
상기 공정을 통해, 종래 고체 촬상 장치가 제조된다.
다음은, 부유 확산층 용량 및 증폭기 트랜지스터의 구조가 상세히 기술된다. 신호 전하가 신호 전압으로 전환될 때의 검출 감도가 얼마로 결정되는 가는 출력부에서의 검출용량인 부유 확산층 용량(108)과 출력 증폭기 이득사이의 관계로부터 설명된다. 상기 검출 감도는 신호 전하가 전압으로 변환되는 변환 효율이다. 그러므로, 효율이 높아질 때, 큰 출력 전압이 얻어진다. 그러므로, 어느 정도의 검출 감도(전하-전압 변환 효율)를 증가시키느냐 하는 문제가 있다.
검출 용량이 Cfj(fF) 이며 출력 증폭기 이득이 g 일 때, 검출 감도 Sen(μV/e)는 다음 식(1)으로 표시된다.
Sen = q × g/Cfj (1)
q 는 전자의 전하량(a charge of electron)이다. 이는 검출 용량(Cfj)가 작아질 때, 또는 이득 g 가 커질때 검출 감도가 개선될 수 있는 것을 수식(1) 에서 이해할 수 있다.
상기 검출 용량(Cfj)이 고려 된다. 검출 용량(Cfj)는 기본적으로 도 4에 도시된 부유 확산층의 베이스 PN 접합 용량(C1)을 포함한다. 하지만, 근래에는, 베이스 용량이 감소되었고 전체에 대한 베이스 용량의 영향은 예전보다 감소되었다. 배선 용량(C2) 및 다른 기생 용량(C3 및 C4)과 같은 용량의 영향은 커지고 있다. 이러한 용량중 비교적 큰 하나는 제 1 단의 증폭기 트랜지스터의 게이트 용량(C3)이다. 이러한 이유로, 검출 용량(Cfj)를 감소시키기 위해서는, 다른 용량에 덧붙여 제 1 단의 증폭기 트랜지스터의 게이트 용량을 감소시키는 것이 필요하다. 게이트 용량(C3)을 감소시키기 위해 , 상기 용량폭을 작게 하도록 증폭기 트랜지스터의 게이트 폭(W)을 작게 만드는 것으로 충분하다.
그러나, 증폭기 트랜지스터의 게이트 폭(W)의 감소는 제약이 있다. 증폭기 트랜지스터의 특성을 유지하기 위해, 게이트의 길이(L)에 대한 게이트 폭(W)의 비율(W/L)이 유지되는 한 증폭기 트랜지스터의 폭은 감소된다. 그러나, 이 경우에, 게이트 길이(L)가 3μm 보다 작아지면, 채널 쇼트 결과가 발생한다. 그러므로, 원하는 트랜지스터 특성은 얻어지지 않는다. 그러므로, 폭 또는 길이의 추가 감소는 어렵다.
한편, 상기 증폭기 이득을 가지는, 증폭기의 트랜지스터의 사이즈의 최적화는 이미 이루어져 있다. 그러므로, 보다 높은 추가 이득은 간단히 얻어 질 수 없다. 이는, 증폭기 트랜지스터에 사용되는 절연막이 전송 효율에 있어 중요한 수평 및 수직 CCD 전송채널에 사용되는 게이트 절연막과 같기 때문이다.
CCD 전송 채널상에 게이트 절연막을 가지는 전송 효율은 게이트 절연 막의 막두께가 얇게 만들어 질 때 통상 저하된다. 그러므로, 게이트 절연막은 소정의 막두께를 갖는 것이 필요하다. 상기 막두께는 약 70 nm 내지 약 85 nm 범위 이다. 그러므로, 게이트 절연막의 막두께가 얇게 만들어지면 증폭기 트랜지스터의 상호컨덕턴스(gm) 및 증폭기 이득이 개선될 수 있다.
상기 설명과 관련되는 고체 촬상 장치는 일본 공개특허 출원 평3-192766호 (JP-A-Heisei 3-192766)에 개시되어 있다. 상기 참조에서는, 촬상 장치가 반도체 기판의 표면상에 제공되는 광전 변환 수단을 포함한다. 신호 전하 전송 수단은 전계 변환 수단에의해 생산된 신호 전하를 전송한다. 출력 증폭기는 반도체 기판의 표면상에서 제공된 신호 검출 용량의 전압 변화에 따라 상기 신호 전하 전송 수단에 의해 전송된 신호 전하를 검출하고, 상기 검출된 전압변화에 대응하는 신호 전압을 출력한다. 도전성 막은 신호 검출 용량과 반도체 기판의 표면상에 제공되며, 출력 증폭기의 신호 출력이 종단부에 공급된다.
또한, CCD 고체 촬상 장치는 일본 공개특허출원 평4-369187호(JP-A-Heisei 4-369187)에 개시되어 있다. 상기 참조에서는, CCD에 포함된 전하 전송부(2)의 최종단으로부터의 신호 전하는 출력 게이트(OG)를 지나 부유 확산(FD)에 일단 저장된다. 축적된 전하에 기인하는 전압 변화△V 는 촬상 신호(S)가 출력부(1)내의 소스 폴로워 회로의 단자 출력부(Φout)으로부터 취하도록, 소스 폴로워 회로(5)에 공급된다. 소스 폴로워 회로(5)의 출력측은 소스 폴로워 회로(5)로부터 출력되는 촬상 신호(S)가 게이트 출력(OG)에 피드백되도록 게이트 출력(OG)에 접속된다.
또한, CCD 고체 촬상 장치는 일본 공개특허출원 평5-63177호(JP-A-Heisei 5-63177)에 개시된다. 상기 참조에서, 전하 전송부의 종단으로부터 신호 전하는 부유 확산 영역(FD)내에 축적된다. 축적된 전하에 기인하는 전압 변화는 드라이브 MOS 트랜지스터(3) 및 로드 트랜지스터(4)로 구성되는 소스 폴로워 회로(5)에 공급된다. 결과적으로, 신호 전하는 소스 폴로워 회로(5)의 단자 출력(Tout)에서 전압 출력(Vout)으로 취해진다. 소스 폴로워 회로(5)내의 드라이브 MOS 트랜지스터 및 로드 MOS 트랜지스터는 각각의 반도체 기판상의 웰 영역(21 및 22)에 형성된다. 웰 영역(21)의 불순물 농도는 웰 영역(22)의 것과 다르다.
그러므로, 본 발명의 목적은 고체 촬상 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 개선된 검출 감도를 가지는 고체 촬상 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 개선된 증폭기 이득을 갖는 고체 촬상 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 다른 게이트 절연막 두께를 가지는 트랜지스터를 구비하는 고체 촬상 장치 및 그의 제조 방법을 제공하는 것이다.
본 발명의 특징을 성취하기 위해, 고체 촬상 장치는 신호전하를 저장하는 검출용량과, 복수의 트랜지스터를 포함하며, 상기 검출용량에 저장된 신호전하를 전압 신호로서 출력하는 출력 증폭기를 구비한다. 입력 트랜지스터인 상기 복수의 트랜지스터중 하나의 트랜지스터의 게이트는 상기 검출용량에 접속된다. 또한, 상기 입력 트랜지스터를 제외한 상기 복수의 트랜지스터중 하나의 일부분은 상기 입력 트랜지스터보다 얇은 게이트 절연막을 가진다.
출력 증폭기는 바람직하게는 소스 폴로워 증폭기 회로이다.
또한 상기 출력 증폭기는 다수의 단을 포함하며, 각각의 단은 드라이버 트랜지스터 및 로드 트랜지스터로서 상기 복수의 트랜지스터중 2개를 구비하며, 상기 입력 트랜지스터는 상기 다수의 단중 제 1 단의 드라이브 트랜지스터이다. 이 경우에, 상기 제1단을 제외한 상기 다수의 단중 하나의 단의 드라이브 트랜지스터의 일부분은 상기 입력 트랜지스터 보다 얇은 상기 게이트 절연막을 가진다. 또는, 상기 제 1 단을 제외한 상기 다수단중 하나의 단의 일부분에 있어 드라이브 트랜지스터 및 로드 트랜지스터는 입력 트랜지스터보다 얇은 상기 게이트 절연막을 가진다.
또한, 고체 촬상 장치는 절연막을 가지며 신호 전하를 검출 용량에 전송하는 CCD 전송 영역을 더 구비할 수 있다. 이 경우에, CCD 전송 영역의 상기 절연막의 막두께는 상기 입력 트랜지스터의 상기 게이트 절연막과 실질적으로 동일하다. 이 경우, 상기 CCD 전송 영역의 상기 절연막과 상기 입력 트랜지스터의 상기 게이트 절연막은 ONO막으로 형성된다. 또는, 상기 CCD 전송 영역의 상기 절연막과 상기 입력 트랜지스터의 상기 게이트 절연막은 산화막으로 형성된다.
본 발명의 다른 특징을 달성하기 위해서, 고체 촬상 장치제조 방법은
제 1 전도 타입의 반도체 영역상에 출력 증폭기를 위한 영역안에 제 1 게이트 절연막과 제 2 게이트 절연막을 부분적으로 형성하는 단계로서, 상기 제 1 게이트 절연막의 두게를 제 2 게이트 절연막보다 두껍게 하는, 상기 부분적 절연막 형성단계와,
상기 영역내의 상기 제 1 게이트 절연막과 상기 제 2 게이트 절연막상에 게이트 전극을 형성하는 단계와,
복수의 트랜지스터들을 완성시키도록 불순물 이온의 이온 주입을 수행하며,입력 트랜지스터로서 상기 다수 단의 트랜지스터중 하나는 상기 제 1 게이트 절연막을 가지고 검출 용량에 접속되는 단계를 포함한다.
상기 제 1 게이트 절연막과 제 2 게이트 절연막을 부분적 형성하는 단계는,
상기 반도체 영역상의 상기 영역내에 상기 제 1 게이트 절연막을 형성하는 단계와,
제 1 영역과 제 2 영역을 포함하는 상기 영역에 있어 상기 제 1 게이트 절연막을 제 1 영역으로부터 제거하고, 상기 입력 트랜지스터를 상기 제 2 영역에 형성하는 단계와,
상기 제 1 영역안에 상기 제 1 절연막보다 얇은 제 2 게이트 절연막을 형성하는 단계를 포함한다. 이 경우에, 상기 제 2 게이트 절연막의 형성단계는 상기 반도체 영역을 열적으로 산화시키는 것을 포함한다. 또한, 상기 제 1 게이트 절연막은 상기 열적 산화를 통해 두껍게 만들어진다.
또한, 제 1 게이트 절연막과 제 2 게이트 절연막의 상기 부분적 형성단계는, CCD 전송영역의 절연막으로서 상기 제 1 게이트 절연막을 형성하는 단계를 구비한다.
도 1은 종래 CCD 고체 촬상 장치의 구조를 도시하는 블록도.
도 2는 종래 CCD 고체 촬상 장치의 출력부의 회로구조를 도시하는 회로도.
도 3a 및 3b는 종래 CCD 고체 촬상 장치의 출력부내의 트랜지스터의 단면도.
도 4는 종래 CCD 고체 촬상 장치의 전하 전송 구조를 도시하는 단면도.
도 5aa, 5ab 내지 도5da, 5db는 종래 CCD 고체 촬상 장치의 출력부 내의 트랜지스터를 도시하는 단면도.
도 6은 본 발명의 제 1 실시예에 따른 고체 촬상 장치의 구조를 도시하는 블록도.
도 7은 본 발명의 제 1 실시예에 따른 고체 촬상 장치의 출력부의 회로구조를 도시하는 회로도.
도 8a 및 8b는 본 발명의 제 1 실시예에 따른 고체 촬상 장치의 출력부의 트랜지스터를 도시하는 단면도.
도 9aa, 9ab 내지 도 9fa, 9fb는 본 발명의 제 1 실시예에 따른 고체 촬상 장치의 출력부의 트랜지스터를 도시하는 단면도.
도 10은 본 발명의 제 2 실시예에 따른 고체 촬상 장치의 출력부의 회로 구조를 도시하는 회로도.
도 11은 본 발명의 제 3 실시예에 따른 고체 촬상 장치의 출력부의 회로 구조를 도시하는 회로도.
도 12는 본 발명의 제 4 실시예에 따른 고체 촬상 장치의 출력부의 회로 구조를 도시하는 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 촬상 영역 2 : 수평 CCD부
3 : 출력부 4 : 포토 다이오드
5 : 수직 CCD부 6 : 독출부
8 : 검출용량 10 : N 타입 기판
11 : P 타입 웰 12 : 소스 영역
13 : 드레인 영역 14 : 게이트 절연막
15 : 게이트 전극
이하에서 본 발명의 고체 촬상 장치가 첨부된 도면을 참조하여 상세히 설명된다.
도 6은 본 발명의 제 1 실시예에 따른 고체 촬상 장치의 구조를 도시하는 블록도 이다. 도 6을 참조하면, 상기 실시예의 고체 촬상 장치는 촬상부(1), 수평방향으로 연장되는 수평 CCD부와, 전하 검출부로서 출력부(3)로 구성된다.
촬상 영역(1)에서, 다수의 포토다이오드(4)는 광신호를 신호 전하로 변환하고 신호 전하를 축적하도록 2-차원 매트릭스 방식으로 배열된다.
수직 CCD부(5)는 수직 방향으로 신호 전하를 전송하도록 포토다이오드(4)의 열(column)에 인접하여 제공된다. 독출부(6)는 수직 CCD부(5)에 대해 포토다이오드(4)로부터 신호 전하를 독출하도록 포토다이오드(4) 및 수직 CCD부(5)사이에 제공된다. 상기 소자에 영역을 제외한 촬상부(1)의 영역은 소자 분리 영역(7)으로 형성된다.
도 7은 출력부(3)를 도시한 회로도이다. 도 7을 참조하면, 출력부(3)는 부유 확산층 용량(8) 및 증폭기부(9)로 구성된다. 증폭기부(9)는 2종류의 트랜지스터 그룹을 포함한다. 2종류의 트랜지스터 그룹은 드라이브 트랜지스터 그룹 및 로드 트랜지스터 그룹이다.
드라이버 트랜지스터 그룹은 제 1 단 드라이버 트랜지스터(D1), 제 2 단 드라이버 트랜지스터(D2) 및 제 3 단 드라이버 트랜지스터(D3)을 포함한다. 로드 트랜지스터 그룹은 제 1 단 로드 트랜지스터(L1), 제 2 단 로드 트랜지스터(L2) 및 제 3 단 로드 트랜지스터(L3)로 구성된다. 상기 트랜지스터의 접속 구조는 공지되어 있다.
신호 전하는 부유 확산층 용량(8)에 저장되며 제 1 단 드라이버 트랜지스터(D1)과 접속된다. 그 다음, 신호 전하는 제 2 단 드라이버 트랜지스터(D2) 및 제 3 단 드라이버 트랜지스터(D3)에 접속된다. 마지막으로, 신호 전하는 출력 전압(Vout)으로서 취해진다. 도 7의 점선으로 도시된 제 2 단 및 제 3 단 드라이버 트랜지스터(D2 및 D3)의 막두께는 제 1 단 드라이버 트랜지스터(D1)의 게이트 절연막(14)보다 얇은 것을 주의 해야 한다.
도 8a는 제 1 단 드라이버 트랜지스터(D1)의 단면도를 도시하며, 도 8b는 제 2 및 제 3 단 드라이버 트랜지스터(D2 및 D3)의 단면도를 도시한다. 제 1 단 드라이버 트랜지스터(D1)의 게이트 절연막의 막두께는 약 70nm 내지 85nm 범위로 형성된다. 한편, 제 2 단 드라이버 트랜지스터(D2)와, 제 3 단 드라이버 트랜지스터(D3)와, 제 2 단 로드 트랜지스터(L2)와, 제 3 단 로드 트랜지스터(L3)는 약 20 nm 내지 60 nm 범위의 막두께를 가진다. 제 2 및 제 3 단의 트랜지스터의 게이트 절연막의 막두께는 상기 방식으로 얇게 만들어 지기 때문에, 모든 트랜지스터의 게이트절명막 두께가 두꺼울 때와 비교할때 트랜지스터의 트랜스콘덕턴스(gm)가 개선될 수 있다. 그 결과로, 모든 트랜지스터의 게이트 절연막 경우와 비교하여 두껍다. 결과적으로, 약 10% 또는 25%가 상기 트랜스콘덕턴스(gm)의 퍼센트 개선율로 얻어진다.
한편, 증폭기의 제 1 단의 드라이버 트랜지스터의 게이트 절연막의 막두께는 종래 드라이버 트랜지스터의 것과 같은 두께이다. 그 결과, 검출 용량이 증가되지 않는다. 그러므로, 얇은 제 2 단의 트랜지스터의 게이트 절연막의 막두께를 만드는 것에 의해 성취되는 트랜스콘덕턴스(gm)의 퍼센트 개선율은 증폭기 이득의 퍼센트 증가율에 대해 상기와 같이 기여한다. 따라서, 이는 출력부(3)의 검출 감도의 퍼센트 개선율을 인도한다. 검출 감도의 퍼센트 개선율은 약 10% 또는 약 25% 이다. 상기 퍼센트 개선율은 해당 기술분야 있어서 상당히 큰 것이다.
다음의, 도 9aa 및 9ab 내지 9fa 및 9fb는 고체 촬상 장치의 증폭기 트랜지스터의 제조 방법을 도시하는 다이아그램이다. 도9aa, 9ba, 9ca, 9da는 증폭기부(9)의 제 1 단 드라이버 트랜지스터(D1)의 제조 방법을 도시하는 다이아그램이다. 도9ab, 9bb, 9cb, 9db는 증폭기부(9)의 제 2 또는 제 3 단 드라이버 트랜지스터(D2 또는 D3)의 제조 방법을 도시하는 다이아그램이다.
도 9aa 및 9ab에 도시된 바와같이, P-타입 웰(11)은 N-타입 기판(10)의 표면상에 형성된다. 게이트 절연막(14)은 P-타입 웰(11)의 표면상에 형성된다. N-타입 매립 채널은 수직 CCD부(도시되지 않음) 및 수평 CCD부(도시되지 않음)가 형성되는 영역내에 미리 형성되어진다. ONO막이 게이트 절연막(14)으로 사용될 때, 다층막은 산화막, 질화막, 산화막이 차례로 구성되어 형성된다.
다음은, 도 9ba 및 9bb에 도시된 바와같이, 포토레지스트 층(18)은 제 1 단의 드라이버 트랜지스터(D1)가 형성되는 영역과, 수직 CCD부 및 수평 CCD부가 형성되는 영역에서 게이트 절연막(14)상에 형성된다. 게이트 절연막은 제 2 및 제 3 단에서의 트랜지스터(D2 및 D3)의 영역으로부터 에칭 방법에 의해 제거된다. 로드 트랜지스터(L1, L2 및 L3)는 다음의 제 2 실시예에서 상세히 설명된다.
다음은, 도 9ca 및 9cb에 도시된 바와같이, 포토레지스트(18)가 제거된후, 얇은 게이트 절연막(19)이 증폭기부의 제 2 및 제 3 단의 드라이버 트랜지스터(D2 및 D3)가 형성되는 영역에서 열적 산화법으로 형성된다. 이 때, 게이트 절연막(14)은 증폭기부의 제 1 단의 드라이버 트랜지스터 영역과 수직 CCD부 및 수평 CCD부가 형성되는 영역에서의 게이트 절연막(14)은 동시에 열적 산화된다. 그러므로, 도 9ca 및 9cb에 도시된 공정 이후의 막두께는 도 9ba 및 9bb에 도시된 공정 이후 게이트 절연막(14)의 막두께 보다 두꺼워진다. 게이트 절연막(14)의 막두께를 증가시키기 위해 증폭기부의 제 1 단의 드라이버 트랜지스터가 형성되는 영역과 수직 CCD부 및 수평 CCD부가 형성되는 영역에서 원하는 막두께를 가지기 위해 열적 산화막의 막두께가 제어된다.
다음에, 도 9da 및 9db에 도시된 바와같이, 다결정실리콘 막(20)이 형성된다.
다음에, 도 9ea 및 9eb에 도시된 바와같이, 다결정실리콘 막(20)은 게이트 전극(15)을 생성하기 위해 포토리소그래피 방법의 패터닝 공정 및 에칭 공정이 수행된다.
다음에, 도 9fa 및 9fb에 도시된 바와같이, 고농도 N-타입 불순물 이온의 이온 주입은 게이트 전극(15)을 이용하여 자체-정렬법으로 수행된다. 이렇게, 소스 영역(12) 및 드레인 영역(13)이 형성된다. 그리고, 절연막이 증착된다. 상기 방식으로, MOS 트랜지스터가 형성된다. 상기 공정을 통해, 본 발명의 고체 촬상 장치가 제조된다.
도 10은 본 발명의 제 2 실시예에 따른 고체 촬상 장치의 출력부(3)의 개략 구조이다.
도 10을 참조하는, 신호 전하는 출력부(3)의 부유 확산층 용량(8)내에 축적되며 그다음 부유 확산층 용량(8)으로 접속되는 증폭기부의 제 1 단의 드라이버 트랜지스터(D1)와 접속된다. 이로인해, 신호 전하는 제 2 및 제 3 단의 드라이버 트랜지스터와 접속되며 출력 전압(Vout)으로서 취해진다. 도 10에 점선으로 도시된 제 2 단의 드라이버 트랜지스터(D1), 제 3 단의 드라이버 트랜지스터(D3) 및 로드 트랜지스터(L1 및 L2)의 게이트 절연막의 막두께가 제 1 단의 드라이버 트랜지스터의 게이트 절연막의 막두께 보다 얇은 것을 주목해야 한다.
제 2 실시예의 고체 촬상 장치는 다음과 같은 점에서 제 1 실시예와 다르다. 즉, 제 1 실시예에서, 드라이버 트랜지스터는 게이트 절연막의 막두께만을 얇게 만든다. 그러나, 제 2 실시예에서, 드라이버 트랜지스터의 게이트 절연막뿐 아니라 로드 트랜지스터의 게이트 절연막도 얇게 만들어진다. 제 2 실시예에서 얻어진 증폭기 이득은 제 1 실시예와 동등하다. 그러나, 제 2 실시예의 촬상 장치는 제 1 실시예에서 보다 간단하게 제조된다.
예를들면, 본 발명이 종래 3-단 소스 폴로워 증폭기에 적용되는 것으로 가정한다. 상기 경우에서, 트랜지스터들이 제 1 단의 드라이버 트랜지스터와 동일한 막두께를 가지는 게이트 절연막을 갖도록 형성되고 난 후, 원하는 트랜지스터들의 게이트 절연막은 에칭 공정에 의해 제거되야 한다. 그러므로, 포토리소그래피 공정이 부가된다. 상기 이유로, 제조 비용이 증가하기 때문에 결과적으로 제품 비용이 증가한다.
포토리소그래피 공정이 증가하더라도 검출감도에 있어 개선이 필요한 제품이 존재한다. 또한, 제품 비용이 중요한 제품도 존재한다. 상기 요구에 대응하기 위하여, 바람직하게는 포토리소그래피 공정이 제조 방법의 선택사양으로서 추가될수 있다. 선택사양이 추가되면, 고체 촬상 장치는 개선된 검출 감도를 갖도록 제공된다. 선택사양이 부가되지 않으면, 고체 촬상 장치는 낮은 비용으로 제공될 수 있다.
제 1 실시예에서, 제 2 및 제 3 단의 드라이버 트랜지스터의 게이트 절연막이 얇게 만들어질 때, 제 1 내지 제 3 단의 로드 트랜지스터의 게이트 폭(W)과 게이트 길이(L)이 최적화됨은 물론이다. 그러므로, 선택사양은 추가되지 않는다. 증폭기의 설계로부터, 제 2 및 제 3 단 드라이버 트랜지스터가 얇게 만들어 져야 한다.
그러므로, 개선된 검출 감도를 가지거나 또는 동일한 낮은 층 구조가 부가된 포토리소그래피 여부에 기초하여 개선된 검출 감도를 가지지 못한 촬상장치의 제조는 어렵다. 촬상 장치가 이와 같이 제조 된다면, 막 두께가 최적화되지 않기 때문에 증폭기의 작동점은 변경된다. 결과적으로, 증폭기의 선형성은 유지되지 않고 이득은 감소된다.
한편, 제 2 실시예에서, 증폭기의 드라이버 트랜지스터 및 로드 트랜지스터는 동시에 얇은 게이트 절연막으로 만들어진다. 그러므로, 로드 트랜지스터를 통하는 전류 흐름은 드라이버 트랜지스터와 함께 제어된다. 그러므로, 게이트 절연막이 얇게 만들어 졌는지 여부에 의존하는 로드 트랜지스터의 게이트 폭(W)와 게이트 길이(L)을 바꾸는 것이 필수적이지는 않다. 상기 수단은 모든 트랜지스터의 크기가 설계에 있어 최적화될 때, 검출 감도는 게이트 절연막이 얇게 만들어 질 때 개선될 수 있다. 또한, 게이트 절연막에 대해 종래기술에서와 같이 동일한 막두께가 채택될 때, 검출감도는 개선되지 않지만 포토리소그래피 공정은 감소시킬수 있다.
상기 방식으로, 제 2 실시예에 따르면, 검출 감도의 개선 결과는 제 1 실시예와 동일하다. 그러나, 본 발명이 적용될 때, 검출 감도 개선은 선택 사양으로서 기능할 수 있다. 그러므로, 검출 감도 개선을 가지거나 또는 리소그래피 공정 여부에 의존하는 상기 개선을 가지지 않고 촬상장치 제조가 가능하다. 이는 제조 방법내에 큰 영향을 준다.
도 11은 본 발명의 제 3 실시예에 따른 고체 촬상 장치의 출력부(3)의 개략적 구조이다.
도 11을 참조하면, 신호 전하는 출력부(3)의 부유 확산층 용량(8)내에 축적되고 나면, 상기 그다음 부유 확산층 용량(8)에 연결된 증폭기부의 제 1 단의 드라이버 트랜지스터(D1)와 접속된다. 그 후, 신호 전하는 제 2 단의 드라이버 트랜지스터(D2)로 접속되며 그 다음 출력 전압이 취해진다. 도11의 점선으로 도시된 제 2 단의 드라이버 트랜지스터(D2)의 게이트 절연막의 막두께가 제 1 단의 드라이버 트랜지스터(D1)보다 얇게 만들어진 것을 주의해야 한다. 제 3 실시예의 증폭기(21)는 제 1 실시예의 소스 폴로워 증폭기가 2-단 구조를 포함한 것을 제외하고는 동일 하다.
도 12는 본 발명의 제 4 실시예에 따른 고체 촬상 장치의 출력부(3)의 개략 구조이다.
도 12를 참조하면, 신호 전하가 2-단 구조를 가지는 증폭기부(21)의 부유 확산층 용량(8)내에 축적된다. 그 다음, 신호 전하는 부유 확산층 용량(8)에 연결된 증폭기부의 제 1 단의 드라이버 트랜지스터(D1)와 접속된다. 그 후, 신호 전하는 제 2 단의 드라이버 트랜지스터와 접속되며 그다음 출력전압이 취해진다. 도 12의 점선으로 도시된 증폭기부의 제 2 단의 로드 트랜지스터(L2) 및 드라이버 트랜지스터(D2)의 게이트 절연막의 막두께가 증폭기부(21)의 제 1 단의 드라이버 트랜지스터(D1)의 게이트 절연막보다 얇게 만들어진 것에 주의하여야 한다. 본 발명의 제 4 실시예의 촬상 장치는 제 2 실시예의 2-단 구조의 소스 폴로워 증폭기 구조인 것을 제외하면 동일하다.수평 CCD부 및 수직 CCD부의 전송 전극은 상기 실시예의 2-층 다결정실리콘 막 구조를 포함하는 것을 주의해야 한다. 그러나, 전송 전극은 다결정실리콘외의 재료로도 형성될수 있으며, 전송 전극은 2층 구조가 아니라 3층 구조를 가질수도 있다. 또한, 전송 전극은 단일층을 가질 수 있다. 또한, 상기 실시예에서, 수직 CCD 및 수평CCD의 절연막과 증폭기의 제 1 단의 드라이버 트랜지스터는 오노막(ONO film)으로 형성된다. 그러나, 게이트 절연막인 절연막은 산화막으로 형성된다.
또한, 상기 실시예에서 소스 폴로워 증폭기는 플래너타입(planer type) 트랜지스터를 포함한다. 그러나, 본 발명은 매립 타입(embedded type) 트랜지스터와 동일 방식으로 적용될 수 있다.
더욱이, 상기 실시예에서, 고체 촬상 장치는 2-차원 CCD 타입으로 되어 있다. 본 발명은 1-차원 CCD 타입 고체 촬상 장치에 적용될수 있다. 또한, 본 발명은 CCD 타입 고체 촬상 장치에 대해서만 제한되는 것이 아니다. 본 발명은 신호 전하가 검출 용량에 대해 축적되고 증폭기 트랜지스터에 의해 출력 전압으로 출력되는 회로를 가지는 촬상 장치에 적용될 수 있다.
상술된 바와같이, 본 발명의 고체 촬상 장치에 따르면, 2단 또는 다단 상태 구조의 소스 폴로워 증폭기를 갖는 출력부내의 증폭기 트랜지스터의 게이트 절연막이 보다 얇게 만들어진다. 그러므로, 트랜지스터의 트랜스콘덕턴스(gm)는 개선되고, 그 결과 증폭기 이득의 개선을 달성하게 된다.
증폭기의 제 1 단의 드라이버 트랜지스터의 게이트 절연막이 얇게 만들어 지면, 검출 용량은 증가하게 되어 최종 검출 감도가 오히려 작아진다. 그러나, 본 발명에서는, 제 1 단의 드라이버 트랜지스터를 제외한 3-단 구조를 가지는 소스 폴로워 증폭기의 제 2 및 제 3 단의 드라이버 트랜지스터의 게이트 절연막이 얇게 만들어 진다. 결과적으로, 검출 감도는 10% 내지 25% 로 개선될수 있다.
또한, 드라이버 트랜지스터 및 로드 트랜지스터가 증폭기의 동일 단에서 게이트 절연막의 동일 막두께를 갖도록 형성된다. 그러므로, 증폭기의 동작점이 변화되지 않는다. 따라서, 본 발명은 포토리소그래피 공정에 의해 원하는 검출 감도를 가지는 고체 촬상 장치를 제공한다. 그러므로, 다양한 제품은 감소된 총 제조비용으로서 간단하게 제조될 수 있다.
Claims (14)
- 신호전하를 저장하는 검출용량과,상기 검출용량에 저장된 신호전하를 전압 신호로서 출력하는, 다수의 트랜지스터를 포함하는 출력 증폭기를 포함하는 고체 촬상 장치에 있어서,입력 트랜지스터인 상기 다수의 트랜지스터중 하나의 트랜지스터의 게이트는 상기 검출용량에 접속되어 있고,상기 입력 트랜지스터를 제외한 상기 다수의 트랜지스터중 어느 트랜지스터들의 적어도 하나의 트랜지스터는 상기 입력 트랜지스터보다 얇은 게이트 절연막을 가지는 고체 촬상 장치.
- 제 1 항에 있어서, 상기 출력 증폭기는 소스 폴로워 증폭기 회로인 고체 촬상 장치.
- 제 1 항 또는 2 항에 있어서, 상기 출력 증폭기는 다수 단을 포함하며, 각각의 단은 상기 다수의 트랜지스터중 드라이브 트랜지스터 및 로드 트랜지스터인 두 개의 트랜지스터를 포함하며, 상기 입력 트랜지스터는 상기 다수 단중 제 1 단의 드라이브 트랜지스터인 고체 촬상 장치.
- 제 3 항에 있어서, 상기 제 1 단을 제외한 상기 다수 단중 적어도 하나의 단의 드라이브 트랜지스터는 상기 입력 트랜지스터의 게이트 절연막보다 얇은 상기 게이트 절연막을 가지는 고체 촬상 장치.
- 제 3 항에 있어서, 상기 제 1 단을 제외한 상기 다수 단중 적어도 하나의 단의 상기 드라이브 트랜지스터 및 상기 로드 트랜지스터는 상기 입력 트랜지스터의 게이트 절연막 보다 얇은 상기 게이트 절연막을 가지는 고체 촬상 장치.
- 제 3 항에 있어서, 절연막을 가지며 신호 전하를 상기 검출 용량에 전송하는 CCD 전송부를 더 포함하며,상기 CCD 전송 영역의 상기 절연막의 막두께는 상기 입력 트랜지스터의 상기 게이트 절연막 두께와 실질적으로 동일한 고체 촬상 장치.
- 제 6 항에 있어서, 상기 CCD 전송부의 상기 절연막과 상기 입력 트랜지스터의 상기 게이트 절연막은 오노막(ONO film)으로 형성되는 고체 촬상 장치.
- 제 6 항에 있어서, 상기 CCD 전송 영역의 상기 절연막과 상기 입력 트랜지스터의 상기 게이트 절연막은 산화막으로 형성되는 고체 촬상 장치.
- 고체 촬상 장치의 제조 방법에 있어서,제 1 도전형의 반도체 영역상의 출력 증폭기를 위한 영역에, 제 1 게이트 절연막을 제 2 게이트 절연막보다 더 두껍게 하여, 상기 제 1 게이트 절연막과 제 2 게이트 절연막을 부분적으로 형성하는 단계와;상기 영역내의 상기 제 1 게이트 절연막과 상기 제 2 게이트 절연막상에 게이트 전극을 형성하는 단계와,다수의 트랜지스터를 완성하기 위하여 불순물의 이온주입을 수행하는 단계를 포함하며;입력 트랜지스터인 상기 다수의 트랜지스터중 하나의 트랜지스터는 상기 제 1 게이트 절연막을 가지며 검출 용량과 접속되는 고체 촬상 장치 제조방법.
- 제 9 항에 있어서, 상기 제 1 게이트 절연막과 제 2 게이트 절연막을 부분적으로 형성하는 단계는,상기 반도체 영역상의 상기 영역에 상기 제 1 게이트 절연막을 형성하는 단계와;상기 제 1 게이트 절연막을 상기 제 1 영역에서 제거하는 단계로서, 상기 영역은 제 1 영역 및 제 2 영역을 포함하며 상기 입력 트랜지스터는 상기 제 2 영역에 형성되는, 상기 제거 단계와;상기 제 1 영역에 상기 제 2 게이트 절연막을 형성하는 단계로서, 상기 제 2 게이트 절연막의 막두께가 상기 제 1 게이트 절연막보다 더 얇은, 상기 제 2 게이트 절연막 형성단계를 포함하는 고체촬상 장치 방법.
- 제 10 항에 있어서, 상기 제 2 게이트 절연막의 형성단계는 상기 반도체 영역을 열적 산화(thermally oxidizing)하는 것을 포함하는 고체 촬상 장치 제조 방법.
- 제 11 항에 있어서, 상기 제 1 게이트 절연막은 상기 열적 산화를 통해 제 2 게이트 절연막 보다 더 두껍게 되는 고체 촬상 장치 제조 방법.
- 제 9 항 내지 12 항중 어느 하나의 항에 있어서, 상기 제 1 게이트 절연막과 제 2 게이트 절연막의 부분적 형성단계는,CCD 전송영역의 절연막으로서 상기 제 1 게이트 절연막을 형성하는 단계를 포함하는 고체 촬상 장치 제조 방법.
- 고체 촬상 장치에 있어서,신호 전하를 전송하는 CCD 전송 영역과,상기 신호 전하를 저장하는 검출 용량과,막두께가 다른 게이트 절연막을 가지는 트랜지스터들을 갖는 출력 증폭기를 포함하는 고체 촬상 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10238631A JP2000068492A (ja) | 1998-08-25 | 1998-08-25 | 固体撮像装置及びその製造方法 |
| JP98-238631 | 1998-08-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000017523A KR20000017523A (ko) | 2000-03-25 |
| KR100336934B1 true KR100336934B1 (ko) | 2002-05-15 |
Family
ID=17033021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990035363A KR100336934B1 (ko) | 1998-08-25 | 1999-08-25 | 다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체촬상장치 및 그 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6465819B2 (ko) |
| JP (1) | JP2000068492A (ko) |
| KR (1) | KR100336934B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640605B1 (ko) | 2003-12-16 | 2006-11-01 | 삼성전자주식회사 | 전하전송소자를 위한 신호전하 컨버터 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3595483B2 (ja) * | 2000-01-27 | 2004-12-02 | Ｎｅｃエレクトロニクス株式会社 | 電荷検出信号処理回路 |
| US7212241B2 (en) * | 2001-05-09 | 2007-05-01 | Sony Corporation | Solid-state imaging device and method for driving the same |
| US7468500B2 (en) * | 2005-09-13 | 2008-12-23 | Texas Instruments Incorporated | High performance charge detection amplifier for CCD image sensors |
| KR100718786B1 (ko) * | 2005-12-29 | 2007-05-16 | 매그나칩 반도체 유한회사 | 시모스 이미지 센서 |
| KR100955839B1 (ko) | 2007-12-28 | 2010-05-06 | 주식회사 동부하이텍 | 멀티 커패시터 제조 방법 |
| JP5251765B2 (ja) * | 2009-07-15 | 2013-07-31 | ソニー株式会社 | 固体撮像素子の出力回路、固体撮像素子及び撮像装置 |
| JP2016042557A (ja) * | 2014-08-19 | 2016-03-31 | ソニー株式会社 | 固体撮像素子および電子機器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206438A (ja) * | 1992-01-23 | 1993-08-13 | Sony Corp | 固体撮像装置 |
| JPH06296008A (ja) * | 1993-04-09 | 1994-10-21 | Sanyo Electric Co Ltd | 固体撮像素子の製造方法 |
| JPH098272A (ja) * | 1995-06-19 | 1997-01-10 | Sony Corp | 固体撮像装置 |
| JPH09199705A (ja) * | 1996-01-19 | 1997-07-31 | Sony Corp | 固体撮像素子 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01185970A (ja) | 1988-01-21 | 1989-07-25 | Sony Corp | 電荷転送装置及びその製造方法 |
| JPH03192766A (ja) * | 1989-12-22 | 1991-08-22 | Hitachi Ltd | 固体撮像装置 |
| JP3162440B2 (ja) | 1990-11-26 | 2001-04-25 | 松下電子工業株式会社 | 固体撮像装置の製造方法 |
| JPH04206742A (ja) * | 1990-11-30 | 1992-07-28 | Hitachi Ltd | 増幅回路 |
| JP2991488B2 (ja) | 1990-11-30 | 1999-12-20 | 株式会社東芝 | 電荷転送装置 |
| JP3006164B2 (ja) * | 1991-06-17 | 2000-02-07 | ソニー株式会社 | Ｃｃｄ固体撮像素子 |
| JP3118889B2 (ja) * | 1991-09-03 | 2000-12-18 | ソニー株式会社 | Ｃｃｄ撮像素子 |
| JP3192766B2 (ja) | 1992-08-31 | 2001-07-30 | 株式会社東芝 | マニピュレータ |
-
1998
- 1998-08-25 JP JP10238631A patent/JP2000068492A/ja active Pending
-
1999
- 1999-08-06 US US09/369,022 patent/US6465819B2/en not_active Expired - Fee Related
- 1999-08-25 KR KR1019990035363A patent/KR100336934B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206438A (ja) * | 1992-01-23 | 1993-08-13 | Sony Corp | 固体撮像装置 |
| JPH06296008A (ja) * | 1993-04-09 | 1994-10-21 | Sanyo Electric Co Ltd | 固体撮像素子の製造方法 |
| JPH098272A (ja) * | 1995-06-19 | 1997-01-10 | Sony Corp | 固体撮像装置 |
| JPH09199705A (ja) * | 1996-01-19 | 1997-07-31 | Sony Corp | 固体撮像素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100640605B1 (ko) | 2003-12-16 | 2006-11-01 | 삼성전자주식회사 | 전하전송소자를 위한 신호전하 컨버터 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6465819B2 (en) | 2002-10-15 |
| JP2000068492A (ja) | 2000-03-03 |
| US20020088975A1 (en) | 2002-07-11 |
| KR20000017523A (ko) | 2000-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884401B2 (en) | CMOS image sensor and manufacturing method thereof | |
| US8004026B2 (en) | Solid-state imaging device | |
| JP5426114B2 (ja) | 半導体装置及びその製造方法 | |
| US9196649B2 (en) | Solid-state imaging device | |
| US5705846A (en) | CMOS-compatible active pixel image array using vertical pnp cell | |
| US9508773B2 (en) | Solid-state image pickup device | |
| KR100336934B1 (ko) | 다른 게이트 절연막 두께를 갖는 트랜지스터를 사용하는 고체촬상장치 및 그 제조방법 | |
| KR100245101B1 (ko) | 출력 증폭기 회로를 포함하는 촬상 장치 및 출력 증폭기의 형성 방법 | |
| JP4552240B2 (ja) | 固体撮像装置及びその製造方法 | |
| US6472255B1 (en) | Solid-state imaging device and method of its production | |
| KR100314517B1 (ko) | 고체 촬상 센서 | |
| JP2003092396A (ja) | 固体撮像装置およびその製造方法 | |
| US5644121A (en) | Solid state image sensor | |
| KR100477792B1 (ko) | 넓은 동적 작동범위를 갖는 시모스 이미지센서 | |
| US11837668B2 (en) | Semiconductor element and semiconductor device | |
| JP2008071822A (ja) | Ｍｏｓ型固体撮像装置 | |
| JP3118889B2 (ja) | Ｃｃｄ撮像素子 | |
| JP3393418B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| JP3603438B2 (ja) | 増幅型固体撮像素子及びその製造方法 | |
| KR20090061362A (ko) | Ｊｆｅｔ 소스 팔로워를 갖는 이미지센서의 픽셀 | |
| JP2001210815A (ja) | 固体撮像素子及びその製造方法 | |
| JPH08250695A (ja) | 固体撮像装置 | |
| JPH04207043A (ja) | 電荷転送装置 | |
| JP2009070947A (ja) | 固体撮像装置及びその製造方法 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |