KR100335329B1 - 실린더형 캐패시터의 하부전극 형성방법 - Google Patents

실린더형 캐패시터의 하부전극 형성방법 Download PDF

Info

Publication number
KR100335329B1
KR100335329B1 KR1020000008920A KR20000008920A KR100335329B1 KR 100335329 B1 KR100335329 B1 KR 100335329B1 KR 1020000008920 A KR1020000008920 A KR 1020000008920A KR 20000008920 A KR20000008920 A KR 20000008920A KR 100335329 B1 KR100335329 B1 KR 100335329B1
Authority
KR
South Korea
Prior art keywords
positive photoresist
hole
polysilicon film
film
hexamethyldisilazane
Prior art date
Application number
KR1020000008920A
Other languages
English (en)
Other versions
KR20000062612A (ko
Inventor
고시타카도시아키
후쿠시마다다히사
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000062612A publication Critical patent/KR20000062612A/ko
Application granted granted Critical
Publication of KR100335329B1 publication Critical patent/KR100335329B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

반도체메모리의 실린더형 캐패시터의 하부전극 형성방법에 있어서, 절연막상에, 절연막내에 형성된 홀의 내면을 덮도록 폴리실리콘막을 형성한다. 폴리실리콘막의 노출면은, 포지티브포토레지스트와 반응하여 현상용액에 대한 포지티브포토레지스트의 용해성을 저하시키는 반응촉진제로 처리된다. 전면에 포지티브포토레지스트를 증착하여 홀을 채운다. 그 결과, 홀내에 채워진 포지티브포토레지스트는 홀내의 반응촉진제와 반응하여, 포지티브포토레지스트가 노광된 후에도, 현상용액에 용해되기 곤란하게 한다. 전체 포지티브포토레지스트가 노광되고 현상액에 의해 현상되어 홀내에만 포지티브포토레지스트가 남게된다. 남아있는 포지티브포토레지스트를 마스크로 사용하여 폴리실리콘막을 에치백하여, 절연막의 상면상의 폴리실리콘막을 제거한다. 또한, 홀내에 남아있는 포지티브포토레지스트를 제거하고 절연막을 제거하여 폴리실시콘막이 실린더형상으로 남게된다.

Description

실린더형 캐패시터의 하부전극 형성방법{Process for forming a lower electrode of a cylindrical capacitor}
본 발명은 반도체장치 제조방법에 관한 것으로서, 보다 상세하게는, DRAM(다이나믹랜덤액세스메모리)등의 반도체장치에 포함되는 실린더형 캐패시터의 하부전극 형성방법에 관한 것이다.
일본 특개평9-331043호 공보(이에 대한 영문요약서는 일본특허청에서 이용할 수 있고, 이 영문요약서의 내용은 전체로서 참조로서 본 출원에 포함된다)에는 실린더형 캐패시터의 하부전극을 형성하는 새로운 방법이 개시되어 있다.
이 개시된 방법에 따르면, 평탄한 상면을 갖는 절연막을 관통하도록 홀이 형성된 후에, 이 절연막의 평탄한 상면과 홀의 내면을 덮도록 폴리실리콘막(이는 실린더형 캐패시터의 하부전극을 형성하는 데 사용된다)이 증착된다. 다음에, 포지티브포토레지스트가 증착되어 이 폴리실리콘막을 덮고 홀을 채운다. 다음에, 이 포지티브포토레지스트는, 절연막의 평탄한 상면상의 포지티브포토레지스트와 홀에 채워진 포지티브포토레지스트의 막두께차이 때문에, 절연막의 평탄한 상면상의 포지티브포토레지스트는 현상액에 완전하게 용해되고 홀에 채워진 포지티브포토레지스트는 현상액에 용해되지 않도록 하는, 노광에너지로 노광된다. 따라서, 상술한 바와 같이 노광된 포지티브포토레지스트가 현상되면, 절연막의 평탄한 상면상의 포지티브포토레지스트는 제거되지만, 포지티브포토레지스트는 절연막내에 형성된 홀내에는 남게된다. 다음에, 이 홀내에 남아 있는 포지티브포토레지스트를 마스크로 사용하여 폴리실리콘막을 에치백하면, 절연막의 평탄한 상면상의 폴리실리콘막은 제거되지만, 홀의 내면을 덮고 있는 폴리실리콘막은 남게된다. 이어서, 남아있는포지티브포토레지스트가 제거되고 절연막이 제거되어, 폴리실리콘막은 실린더의 형상으로 남게되고, 이는 실린더형 캐패시터의 하부전극을 구성한다.
그러나, 상기에 제시된 방법에 있어서는, 효과적으로 홀내에만 포지티브포토레지스트가 남게하는 노광에너지의 마진은 매우 작다. 따라서, 노광에너지가 엄격하게 제어되더라도, 포토레지스트도포조건이 변동한 경우, 홀내에 포지티브포토레지스트가 남지 않게 되는 문제가 발생한다. 이 경우에, 폴리실리콘막이 에치백될 때, 홀의 저면상의 폴리실리콘막이 포토레지스트로 덮여지지 않기 때문에 홀의 저면상의 폴리실리콘막이 제거되어, 실린더형 캐패시터의 하부전극에 결함이 생기게 된다. 이는 반도체메모리장치의 생산성을 저하시키는 요인중의 하나이다.
따라서, 본 발명의 목적은, 상술한 종래기술의 문제점을 극복한 실린더형 캐패시터의 하부전극 형성방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 포토레지스트도포조건 및/또는 포지티브포토레지스트에 대한 노광에너지의 변화에 영향을 받지 않고, 실린더형 캐패시터의 하부전극을 형성하는 방법을 제공하는 것이다.
본 발명의 상술한 및 여탸의 목적은, 절연막내에 홀을 형성하는 단계와, 상기 홀의 내면을 덮도록 상기 절연막상에 폴리실리콘막을 형성하는 단계와, 상기 폴리실리콘막의 노출면을, 이후단계에서 사용되는 포지티브포토레지스트와 반응하고 더 이후단계에서 사용되는 현상용액에 대한 상기 포지티브포토레지스트의 용해성을 저하시키는, 반응촉진제로 처리하는 단계와, 상기 홀을 채우도록 전면에 상기 포지티브포토레지스트를 증착하여, 상기 홀내에 채워진 상기 포지티브포토레지스트가 상기 홀내의 상기 반응촉진제와 반응하여, 상기 포지티브포토레지스트가 노광된 후에도 상기 현상용액에 용해되기 곤란하게 하는 단계와, 상기 포지티브포토레지스트 전체를 노광시키는 단계와, 상기 포지티브포토레지스트를 상기 현상액으로 현상하여 상기 홀내에만 상기 포지티브포토레지스트를 남게하는 단계와, 상기 남아있는 포지티브포토레지스트를 마스크로 사용하여 상기 폴리실리콘막을 에치백하여 상기 절연막의 상면상의 상기 폴리실리콘막을 제거하는 단계와, 상기 홀내에 남아있는 상기 포지티브포토레지스트를 제거하는 단계와, 그리고 상기 절연막을 제거하여 상기 폴리실리콘막을 실린더형태로 남게하는 단계를 구비하는 실린더형 캐패시터의 하부전극 형성방법에 의한 본 발명에 의해 달성된다.
본 발명에 따른 바람직한 실시예에서는, 반응촉진제는 아민을 포함한다.
도 1a 내지 도 1e는 실린더형 캐패시터의 하부전극을 형성하는 본 발명에 따른 방법의 기본적인 특징을 설명하기 위한, 실린더형 캐패시터의 하부전극의 개략단면도이다.
도 2a 내지 도 2i는 반도체메모리에 실린더형 캐패시터의 하부전극을 형성하는 본 발명에 따른 방법을 설명하기 위한 반도체메모리의 개략단면도이다.
※도면의 주요부분에 대한 부호의 설명
1,24 : 반도체기판 2 : 소자분리막
3,5 : 실리콘산화막 4 : 게이트전극
6 : 불순물확산영역 7,11,26 : 폴리실리콘막
8 : 평탄화막 9,12 : 포토레지스트
10,20 : 홀 14 : 상부전극
16 : 실린더형 하부전극 22 : 절연막
28 : 반응촉진제 30 : 포지티브포토레지스트
본 발명의 상술한 및 여타의 목적, 특징 및 장점은 첨부도면을 참조한 하기의 바람직한 실시예의 설명으로부터 분명해질 것이다.
이하, 도 1a 내지 도 1e를 참조하여 실린더형 캐패시터의 하부전극을 형성하는 본 발명에 따른 방법의 기본적인 특징을 설명한다.
먼저, 도 1a에 도시된 바와 같이, 반도체기판(24)상에 형성된 평탄화된 절연막(22)을 관통하여 반도체기판(24)에 도달하도록 홀(20)을 형성한다. 폴리실리콘막(26)(이는 실린더형 캐패시터의 하부전극을 형성하는 데 사용된다)을 증착하여 절연막(22)의 평탄한 상면과 홀(20)의 내면을 덮는다. 다음에, 반도체기판(24)(특히, 홀(20)의 내면상에 증착된 폴리실리콘막의 노출면을 포함하는 증착된 폴리실리콘막(26)의 전체 노출면)을, 다음 단계에서 사용되는 포지티브포토레지스트와 반응하여 이후의 단계에서 사용되는 현상액에 대한 포지티브포토레지스트의 용해성을 저하시키는 반응촉진제(28)로 처리한다. 그 결과, 폴리실리콘막(26)의 노출면은 반응촉진제(28)의 박막으로 도포된다.(도 1a에서는 과장된 상태로 도시)
다음에, 도 1b에 도시된 바와 같이, 반도체기판(24)상에 포지티브포토레지스트가 스핀코팅되어, 포지티브포토레지스트막(30)이 반도체기판(24)의 전면을 덮고 홀(20)을 채우도록 형성된다. 이 증착된 포지티브포토레지스트막(30)은 반응촉진제(28)와 반응한다. 여기에서, 홀(20)의 내면은 큰 표면적을 갖기 때문에, 즉, 홀(20)은 반응촉진제(28)로 도포된 측면을 갖기 때문에, 홀(20)내의 평면도에서의 단위면적당 반응촉진제(28)의 양은 폴리실리콘막(26)의 상면상의 평면도의 단위면적당 반응촉진제(28)의 양보다 커서, 홀(20)내의 포지티브포토레지스트막(30)은 반응촉진제(28)와 충분히 반응하게 되고, 그 결과, 홀(20)내의 포지티브포토레지스트막(30)은 이후의 단계에서 사용되는 현상용액에 용해되는 것이 어렵게 된다. 한편, 폴리실리콘막(26)의 상면상의 포지티브포토레지스트막(30)은 반응촉진제(28)와 충분히 반응하지 않기 때문에, 폴리실리콘막(26)의 상면상의 포지티브포토레지스트막(30)은 포지티브포토레지스트가 노광된 후에 현상용액에 용해될 수 있는 상태로 유지된다.
다음에, 전면을 노광시키고, 포지티브포토레지스트막(30)을 현상용액으로 현상한다. 이 현상공정에서, 반응촉진제(28)와 반응하여 이미 현상용액에 용해되기가 어렵게 된 홀(20)내의 포지티브포토레지스트막(30)은 노광에 의해 분해되지 않아 현상용액에 의해 용해되지 않는다. 그 결과, 도 1c의 참조번호 30A로 도시된 바와 같이, 홀(20)내에만 포지티브포토레지스트가 남게된다. 한편, 도 1c에 도시된 바와 같이, 폴리실리콘막(26)의 상면상의 포지티브포토레지스트막(30)은 노광에 의해 분해되고 현상용액에 의해 용해되어 제거된다.
다음에, 폴리실리콘막(26)은 남아있는 포지티브포토레지스트(30A)를 마스크로 사용하여, 도 1d의 참조번호 26A에 도시된 바와 같이, 폴리실리콘막(26)은 홀(20)내에만 남게된다. 다음에, 절연막(22)을 제거함으로써, 도 1e에 도시된 바와 같이, 남아있는 폴리실리콘막(26A)에 의해 실린더형 캐패시터의 실린더형 하부전극이 구성된다.
상술한 바와 같이, 실린더형 캐패시터의 하부전극을 형성하기 위한 본 발명에 따른 공정은, 포지티브포토레지스트를 증착하기 전에, 반도체기판이 후공정에서 사용되는 포지티브포토레지스트와 반응하는 반응촉진제로 처리되어, 그 이후공정에서 사용되는 현상용액에 대한 포지티브포토레지스트의 용해성을 저하시키는 데 특징이 있다. 홀(20)내의 평면도에서의 단위면적당 반응촉진제의 양은 폴리실리콘막의 상면상의 평면도의 단위면적당 반응촉진제의 양보다 크기 때문에, 홀내의 포지티브포토레지스트는, 폴리실리콘막의 상면상의 포지티브포토레지스트보다 현상용액에 용해되기가 더욱 곤란하다. 그 결과, 전면노광 및 현상후에, 홀내에만 포지티브포토레지스트가 남게되며, 반면, 폴리실리콘막의 상면상의 포지티브포토레지스트는 현상용액에 의해 용해되어 제거된다.
여기에서, 이 포지티브포토레지스트는 일반적으로 노볼랙수지형 포토레지스트로 불리우며, 크레졸노볼랙수지와 노볼랙수지의 용해를 억제하는 효과를 갖는 감광제로 구성된다. 아래에, 두 감광제의 구조를 예시한다.
감광제(A)는 통상의 감광제이지만, 감광제(A)에서 염소이온이 아르곤이온으로 치환된 다른 감광제(B)가 필수적으로 공존한다. 아래의 반응도에서, 감광제(B)는 대기중 또는 기판상의 수분(C)과 반응하여 반응생성물(D)과 염산(E)을 발생한다. 또한, 아래의 반응도에 도시된 바와 같이, 이렇게 발생된 염산(E)은 통상의 감광제(A)와 반응하여, 광에 민감하지 않아 광에 대하여 용해성이 없는 다른 반응생성물(F)을 생성한다.
이 반응물(F)은 그레졸노볼랙수지의 벤젠고리와 아조커플링반응을 일으켜, 포토레지스트의 용해성을 떨어뜨린다. 부수적으로, 반응생성물(D)은 광에 민감하여 광에 대한 용해성을 가져, 노광후에 현상용액에 의해 용해된다. 그러나, 반응생성물(D)은 상술한 반응생성물(F)의 작용에 영향을 주지 않는다.
상기와 같이, 염산(E)은 감광제(B)가 물(C)과 반응할 때 발생한다. 그러나, 아민이 존재하는 경우에, 감광제(B)와 물(C)의 반응이 촉진되어, 많은 양의 염산이 발생된다. 따라서, 아민이 많이 존재할 때, 포토레지스트의 용해성은 현저하게 떨어진다.
여기에서, 반응촉진제로 사용되는 아민으로서 헥사메틸디실라잔(HMDS) 또는 암모니아를 들 수 있다. 아민내의 질소원자는 대기중의 또는 기판상의 수분의 수소원자와 반응하여, 히드록시기를 발생하고, 이는 감광제(B)와 반응하여 염산(E)을 발생한다. 염산(5)은 감광제(A)와 다시 반응하여 광에 민감하지 않아 광에 대한 용해성을 갖지 않는 반응생성물(F)을 발생한다.
부수적으로, 반응촉진제로서 헥사메틸디실라잔(HMDS)이 사용되는 경우에, 이헥사메틸디실라잔(HMDS)은 90∼140℃에서 가열되어, 이 헥사메틸디실라잔이 기화되고, 이 기화된 헥사메틸디실라잔이 웨이퍼로 분사된다.(즉, 반도체기판상에 폴리실리콘이 형성된다) 반응촉진제로서 암모니아사 사용되는 경우에는, 암모니아수가 사용된다.
따라서, 반도체기판의 표면이 아민으로 전형화된 반응촉진제로 처리되면, 홀내의 평면도에서의 단위면적당 반응촉진제의 양은 폴리실리콘막의 상면상의 평면도의 단위면적당 반응촉진제의 양보다 크기 때문에, 포지티브포토레지스트가 증착, 노광, 그리고 현상될 때, 노광에너지의 변화 및/또는 포지티브포토레지스트의 증착조건의 변화에 영향을 받지 않고, 홀내에만 포지티브포토레지스트를 남게하는 것이 가능하다. 이에 관하여, 상술한 효과를 상승시키기 위해서, 포토레지스트중의 감광제(B)의 농도를 의도적으로 상승시키는 것이 가능하다.
이하, 본 발명에 따른 공정을 설명하기 위한 반도체메모리의 개략단면도인 도 2a 내지 도 2i를 참조하여, 반도체메모리내에 실린더형 캐패시터의 하부전극을 형성하는 본 발명에 따른 공정을 설명한다.
도 2a는 당업자에게 잘 알려진 통상의 방법에 따라, 반도체기판(1)상에 MOS 트랜지스터가 형성된 상태를 나타낸다. 다시말하면, 반도체기판(1)의 주요표면상에 LOCOS(local oxidation of silicin)공정등의 통상적인 방법을 이용하여 소자분리막(2)을 형성한다. 반도체기판(1)의 주요표면과 소자분리막(2)상에 게이트산화막으로서 얇은 실리콘산화막(3)을 형성한다. 이 얇은 실리콘산화막(3)상에 폴리실리콘막을 증착하고, 잘알려진 포토리소그래피 및 에칭으로 패터닝하여게이트전극(4)을 형성한다. 또한, 게이트전극(4)을 다른 도전체로부터 절연시키기 위해서, 예컨대, CVD(화학적기상증착)방법으로 게이트전극(4)을 완전히 덮도록 실리콘산화막(5)을 증착하고, 이어서, 게이트전극(4)을 마스크로 사용한 이온주입에 의해 반도체기판(1)의 주요표면에 불순물이온을 이온주입하여, 게이트전극(4)의 대향측상에 한 쌍의 소오스/드레인영역으로서 불순물확산영역(6)을 형성한다. 다음에, 한 쌍의 불순물확산영역(6)중 하나상의 산화막을 선택적으로 제거하고, 건면에 폴리실리콘막을 증착한다. 또한, 기판전면에 포토레지스트를 스핀도포하고 통상적인 리소그래피로 패터닝한다. 이 패터닝된 포토레지스트를 마스크로 사용하여 폴리실리콘막을 에칭하여, 불순물확산영역(6)쌍중 하나에 접하여 패터닝된 폴리실리콘막(7)을 형성한다.
다음에, 도 2b에 도시된 바와 같이, 전면에 절연막을 증착하고 평탄화하여 평탄화막(8)을 형성한다. 이 평탄화막(8)의 전면상에 포토레지스트(9)를 스핀도포하고, 이 포토레지스트(9)는, 실린더형 캐패시터의 하부전극이 형성되는 영역에서 포토레지스트(9)를 선택적으로 제거함으로써 패터닝된다. 이 평탄화막(8)은 패터닝된 포토레지스트를 마스크로 사용하여 드라이에칭되어, 패터닝된 폴리실리콘막(7)에 도달하는 홀(10)이 형성된다.
다음에, 도 2c에 도시된 바와 같이, 패터닝된 포토레지스트(9)가 제거된다. 또한, 도 2d에 도시된 바와 같이, 예컨대, 저압CVD방법을 이용하여 전면에 폴리실리콘막(11)을 증착하여, 평탄화막(8)의 상면과 홀(10)의 내면을 덮고, 이어서, 헥사메틸디실라잔등의 반응촉진제(도 2d에는 미도시)로 기판(1)을 처리한다. 그 결과, 폴리실리콘막(11)의 전체 노출면에 반응촉진제 박막이 도포된다.
다음에, 도 2e에 도시된 바와 같이, 폴리실리콘막(11)의 전면상에 포토레지스트(12)가 스핀도포된다. 이 포토레지스트(12)는 폴리실리콘막(11)의 전체 노출면상에 도포된 반응촉진제와 반응하여, 홀(10)내의 포토레지스트(12)는 감광성을 잃게되고, 노광후에 현상용액으로 현상되더라도 현상용액에 용해되기가 곤란하게 된다.
다음에, 전체 포토레지스트(12)는 노광되고 현상용액으로 현상된다. 그 결과, 도 2f에 도시된 바와 같이, 폴리실리콘막(11)의 평탄화면영역(15)상의 포토레지스트(12)는 완전히 제거되고, 홀(10)내에만 포토레지스트(12)가 남게된다. 다음에, 도 2g에 도시된 바와 같이, 남아있는 포토레지스트(12)를 마스크로 사용한 드라이에칭에 의해, 전면을 에치백하여, 그 결과, 평탄화면영역(15)상의 폴리실리콘막(11)을 제거한다. 이어서, 도 2g에 도시된 바와 같이, 산소애싱에 의해 홀(10)내에 남아있는 포토레지스트(12)를 제거한다.
또한, 도 2h에 도시된 바와 같이, 평탄화막(8)을 에치제거한다, 따라서, 실린더형 하부전극(16)이 형성된다.
다음에, 실린더형 하부전극(16)의 전체 노출면상에 극히 얇은 유전막(도 2i 에는 미도시)을 형성하고, 이어서, 이 극히 얇은 유전막상에 실린더형 상부전극으로서 폴리실리콘막(14)을 증착하고 패터닝한다.
따라서, 실린더형 하부전극(16)과, 이 실린더형 하부전극(16)의 전면상에 형성된 미도시된 극히 얇은 유전막에 의해 분리된 상부전극(14)으로 형성된 실린더형캐패시터가 완성된다.
본 발명은 특정한 실시예들을 참조하여 도시되고 설명되었다. 그러나, 본 발명은 설명된 상세구조에 한정되지 않고 첨부된 청구항의 범위내에서 변화와 수정이 가능하다.
이상 상술한 바와 같이, 본 발명에 따르면, 반도체기판의 표면이 아민으로 전형화된 반응촉진제로 처리되면, 홀내의 평면도에서의 단위면적당 반응촉진제의 양은 폴리실리콘막의 상면상의 평면도의 단위면적당 반응촉진제의 양보다 크기 때문에, 포지티브포토레지스트가 증착, 노광, 그리고 현상될 때, 노광에너지의 변화 및/또는 포지티브포토레지스트의 증착조건의 변화에 영향을 받지 않고, 홀내에만 포지티브포토레지스트를 남게하는 것이 가능하다. 따라서, 실린더형 캐패시터의 하부전극을 고정밀도로 형성하는 것이 가능하며, 또한 공정이 간단한 실린더형 캐패시터의 하부전극 형성방법을 제공하는 것이 가능하다.

Claims (10)

  1. 실린더형 캐패시터의 하부전극 형성방법에 있어서:
    절연막내에 홀을 형성하는 단계와;
    상기 홀의 내면을 덮도록 상기 절연막상에 폴리실리콘막을 형성하는 단계와;
    상기 폴리실리콘막의 노출면을, 이후단계에서 사용되는 포지티브포토레지스트와 반응하고 더 이후단계에서 사용되는 현상용액에 대한 상기 포지티브포토레지스트의 용해성을 저하시키는, 반응촉진제로 처리하는 단계와;
    상기 홀을 채우도록 전면에 상기 포지티브포토레지스트를 증착하여, 상기 홀내에 채워진 상기 포지티브포토레지스트가 상기 홀내의 상기 반응촉진제와 반응하여, 상기 포지티브포토레지스트가 노광된 후에도 상기 현상용액에 용해되기 곤란하게 하는 단계와;
    상기 포지티브포토레지스트 전체를 노광시키는 단계와;
    상기 포지티브포토레지스트를 상기 현상액으로 현상하여 상기 홀내에만 상기 포지티브포토레지스트를 남게하는 단계와;
    상기 남아있는 포지티브포토레지스트를 마스크로 사용하여 상기 폴리실리콘막을 에치백하여 상기 절연막의 상면상의 상기 폴리실리콘막을 제거하는 단계와;
    상기 홀내에 남아있는 상기 포지티브포토레지스트를 제거하는 단계와; 그리고
    상기 절연막을 제거하여 상기 폴리실리콘막을 실린더형태로 남게하는 단계를구비하는 실린더형 캐패시터의 하부전극 형성방법.
  2. 제 1 항에 있어서, 상기 반응촉진제는 아민을 포함하는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
  3. 제 1 항에 있어서, 상기 반응촉진제는 헥사메틸디실라잔 및 암모니아로 구성된 그룹중에서 선택된 물질을 포함하는 것을 포함하는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
  4. 제 1 항에 있어서, 상기 반응촉진제는 헥사메틸디실라잔을 포함하고, 상기 폴리실리콘막의 상기 노출면을 상기 반응촉진제로 처리하는 것은, 상기 헥사메틸디실라잔을 기화시키고 기화된 헥사메틸디실라잔을 상기 폴리실리콘막의 상기 노출면으로 분사함으로써 수행되는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
  5. 제 5 항에 있어서, 상기 헥사메틸디실라잔의 기화는 90∼140℃범위의 온도로 상기 헥사메틸디실라잔을 가열함으로써 수행되는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
  6. 실린더형 캐패시터의 하부전극 형성방법에 있어서:
    절연막내에 홀을 형성하는 단계와;
    상기 홀의 내면을 덮도록 상기 절연막상에 폴리실리콘막을 형성하는 단계와;
    상기 폴리실리콘막의 노출면을, 이후단계에서 사용되는 포지티브포토레지스트와 반응하고 더 이후단계에서 사용되는 현상용액에 대한 상기 포지티브포토레지스트의 용해성을 저하시키는, 반응촉진제를 포함하는 막으로 도포하는 단계와;
    상기 홀을 채우도록 전면에 상기 포지티브포토레지스트를 증착하여, 상기 홀내에 채워진 상기 포지티브포토레지스트가 상기 홀내의 상기 반응촉진체와 반응하여, 상기 포지티브포토레지스트가 노광된 후에도 상기 현상용액에 용해되기 곤란하게 하는 단계와;
    상기 포지티브포토레지스트 전체를 노광시키는 단계와;
    상기 포지티브포토레지스트를 상기 현상액으로 현상하여 상기 홀내에만 상기 포지티브포토레지스트를 남게하는 단계와;
    상기 남아있는 포지티브포토레지스트를 마스크로 사용하여 상기 폴리실리콘막을 에치백하여 상기 절연막의 상면상의 상기 폴리실리콘막을 제거하는 단계와;
    상기 홀내에 남아있는 상기 포지티브포토레지스트를 제거하는 단계와; 그리고
    상기 절연막을 제거하여 상기 폴리실리콘막을 실린더형태로 남게하는 단계를 구비하는 실린더형 캐패시터의 하부전극 형성방법.
  7. 제 6 항에 있어서, 상기 반응촉진제는 아민을 포함하는 것을 특징으로 하는실린더형 캐패시터의 하부전극 형성방법.
  8. 제 6 항에 있어서, 상기 반응촉진제는 헥사메틸디실라잔 및 암모니아로 구성된 그룹중에서 선택된 물질을 포함하는 것을 포함하는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
  9. 제 6 항에 있어서, 상기 반응촉진제는 헥사메틸디실라잔을 포함하고, 상기 반응촉진제를 포함하는 상기 박막의 도포는, 상기 헥사메틸디실라잔을 기화시키고 기화된 헥사메틸디실라잔을 상기 폴리실리콘막의 상기 노출면으로 분사함으로써 수행되는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
  10. 제 9 항에 있어서, 상기 헥사메틸디실라잔의 기화는 90∼140℃범위의 온도로 상기 헥사메틸디실라잔을 가열함으로써 수행되는 것을 특징으로 하는 실린더형 캐패시터의 하부전극 형성방법.
KR1020000008920A 1999-02-23 2000-02-23 실린더형 캐패시터의 하부전극 형성방법 KR100335329B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP04512899A JP3169929B2 (ja) 1999-02-23 1999-02-23 シリンダー型キャパシタ形成方法
JP11-045128 1999-02-23

Publications (2)

Publication Number Publication Date
KR20000062612A KR20000062612A (ko) 2000-10-25
KR100335329B1 true KR100335329B1 (ko) 2002-05-06

Family

ID=12710643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000008920A KR100335329B1 (ko) 1999-02-23 2000-02-23 실린더형 캐패시터의 하부전극 형성방법

Country Status (5)

Country Link
US (1) US6315912B1 (ko)
JP (1) JP3169929B2 (ko)
KR (1) KR100335329B1 (ko)
GB (1) GB2348740A (ko)
TW (1) TW459375B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709440B1 (ko) * 2000-12-11 2007-04-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100709439B1 (ko) * 2000-12-26 2007-04-18 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100400247B1 (ko) * 2000-12-29 2003-10-01 주식회사 하이닉스반도체 반도체 메모리장치의 커패시터 하부전극 제조방법
KR100838388B1 (ko) * 2001-12-29 2008-06-13 주식회사 하이닉스반도체 커패시터 형성방법
KR100476399B1 (ko) * 2002-06-29 2005-03-16 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
KR100839357B1 (ko) * 2006-11-27 2008-06-19 삼성전자주식회사 패턴 형성 방법 및 커패시터 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2679671B2 (ja) 1995-03-30 1997-11-19 日本電気株式会社 半導体記憶装置の容量素子の製造方法
JPH09331043A (ja) 1996-06-07 1997-12-22 Nippon Steel Corp 半導体記憶装置の製造方法
JPH1041222A (ja) * 1996-07-23 1998-02-13 Japan Energy Corp 半導体装置の製造方法
US5776660A (en) 1996-09-16 1998-07-07 International Business Machines Corporation Fabrication method for high-capacitance storage node structures

Also Published As

Publication number Publication date
GB2348740A (en) 2000-10-11
JP3169929B2 (ja) 2001-05-28
US6315912B1 (en) 2001-11-13
GB0004309D0 (en) 2000-04-12
TW459375B (en) 2001-10-11
KR20000062612A (ko) 2000-10-25
JP2000243913A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
KR100226740B1 (ko) 반도체 소자의 제조방법
US6472280B2 (en) Method for forming a spacer for semiconductor manufacture
KR0148072B1 (ko) 반도체 기억장치 및 그의 제조방법
KR100335329B1 (ko) 실린더형 캐패시터의 하부전극 형성방법
KR100246649B1 (ko) 다이나믹 랜덤 액세스 메모리 디바이스의 메모리 셀에 커패시터를 형성하는 방법
US5563098A (en) Buried contact oxide etch with poly mask procedure
US6753240B2 (en) Semiconductor device production method
US6010943A (en) Method of fabricating a cylindrical capacitor
KR100259039B1 (ko) 반도체장치의커패시터제조방법
US6756267B2 (en) Method of manufacturing a semiconductor device including a capacitor with a roughened-surface electrode
KR0179831B1 (ko) 반도체 소자의 웰 형성방법
US6204117B1 (en) Removal of silicon oxynitride on a capacitor electrode for selective hemispherical grain growth
US7635625B2 (en) Method for manufacturing image sensor
JP2000114372A (ja) 半導体装置の製造方法
JPH09331043A (ja) 半導体記憶装置の製造方法
US6337273B1 (en) Method for fabricating contact of semiconductor device
KR100245093B1 (ko) 반도체소자의 불순물 형성방법
KR100236073B1 (ko) 반도체 소자의 제조방법
KR100232161B1 (ko) 반도체 메모리장치 제조방법
KR100248624B1 (ko) 반도체소자의 제조방법
KR100215836B1 (ko) 반도체 소자의 제조방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
KR19990075468A (ko) 모스 트랜지스터 제조방법
KR20000021000A (ko) 반도체장치의 콘택홀 형성방법
KR20000042675A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050408

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee