KR100326604B1 - 전계 발광소자 구동장치 - Google Patents

전계 발광소자 구동장치 Download PDF

Info

Publication number
KR100326604B1
KR100326604B1 KR1020000014602A KR20000014602A KR100326604B1 KR 100326604 B1 KR100326604 B1 KR 100326604B1 KR 1020000014602 A KR1020000014602 A KR 1020000014602A KR 20000014602 A KR20000014602 A KR 20000014602A KR 100326604 B1 KR100326604 B1 KR 100326604B1
Authority
KR
South Korea
Prior art keywords
pulse
macro
output node
node
packets
Prior art date
Application number
KR1020000014602A
Other languages
English (en)
Other versions
KR20010092573A (ko
Inventor
박용덕
Original Assignee
박용덕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박용덕 filed Critical 박용덕
Priority to KR1020000014602A priority Critical patent/KR100326604B1/ko
Publication of KR20010092573A publication Critical patent/KR20010092573A/ko
Application granted granted Critical
Publication of KR100326604B1 publication Critical patent/KR100326604B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

EL소자에 공급되는 구동 전압의 극성반전 시 구동 전압에 포함될 수 있는 서지 전압을 크게 감소시키며, EL소자로 흐르는 과전류의 발생을 방지하기 위해 출력단에 구비된 코일의 크기를 소형화할 수 있는 전계 발광소자 구동장치를 제공한다.
전계 발광소자 구동장치에 있어서, 구동단은 구동 노드와, 드레인이 제1 극성 상태의 제1 전원에 전기적으로 연결되고 게이트를 통해 제1 펄스 패킷을 받아들이며 소스가 구동 노드에 전기적으로 연결되는 제1 트랜지스터와, 소스가 제2 극성 상태의 제2 전원에 전기적으로 연결되고 게이트를 통해 제2 펄스 패킷을 받아들이며 드레인이 구동 노드에 전기적으로 연결되는 제2 트랜지스터를 구비한다. 이러한 구동단은 제1 및 제2 펄스 패킷에 응답하여 출력 노드의 전위를 교대로 제1 극성 상태 및 제2 극성 상태로 구동하게 된다. 과전류 방지부는 구동 노드와 출력 노드 사이에 연결되며, 상기 EL소자에 과전류가 흐르는 것을 방지한다. 펄스 패킷 발생부는 상기 제1 및 제2 펄스 패킷을 발생하여 출력한다. 제1 및 제2 펄스 패킷은 교대로 활성화되며, 제1 및 제2 펄스 패킷 각각은 각각이 활성화된 구간에서 복수의 펄스열을 포함한다.

Description

전계 발광소자 구동장치{Apparatus for Driving Electro-Luminescence Device}
본 발명은 디스플레이 소자 구동 장치에 관한 것으로서, 보다 상세하게는 전계 발광소자 구동장치에 관한 것이다.
일반적으로, 전계 발광(Electro-Luminescence: 이하 'EL'로 칭함)소자는 전계로 인하여 물질의 열방사와는 다른 방식에 의해 빛을 방출하는 신소재 발광체로, 발광기구에 따라 내부 EL과 주입형 EL로 구분되는데, 내부 EL은 ZnS 등의 반도체에 교류전계를 가함으로써 발광중심을 거쳐 발광하게 되는 한편, 주입형 EL은 Ga, As 등의 pn접합형 반도체에 순방향 전류를 흐르게 함으로써 전자와 정공의 재결합시 발광하게 되는 차이가 있다.
이러한 EL소자는 선발광하는 네온사인과 달리 면발광하는 특징으로 갖으며, 종이처럼 얇고 가볍기 때문에 충격에 강하고 휘도 또한 매우 높아 1Cm2이하의 매우 작은 면적에서부터 대단히 큰 면적에 걸쳐 가공이 용이하다.
또한, 1ms 정도의 짧은 제어신호에도 응답특성이 매우 우수하며, 네온사인에 비해 공급전원이 낮기 때문에(예를 들어, 네온사인의 경우 약 AC 15,000V가 되는 반면, EL소자의 경우 약 AC 130V 정도가 됨), 저전력 구현에도 용이하다고 할 수 있다.
그런데, 상기한 우수성에 비해 EL소자는 순수 콘덴서 부하가 되는 관계로, 인가되는 전위의 극성 반전 시마다 고전류가 흐르게 되면서 일반 바이폴라 트랜지스터로는 발광이 어려울 뿐만 아니라, 공급전원 및 주파수 범위가 제한되어(예를 들어, 공급전원은 AC 100∼150V, 공급주파수는 약 400∼1,200Hz가 됨) 그 구동조건이 매우 까다로운 단점이 있다.
이러한 이유로 인해, EL소자 구동을 위한 전용 인버터 회로가 요구되는 바,종래에 일반적으로 사용된 EL소자 구동장치로서의 전용 인버터 회로를 첨부된 도면 도 1 내지 도 2를 참고로 하여 설명하면 다음과 같다.
우선, 도 1은 종래에 사용된 EL소자 구동장치의 일 예를 보여준다. 도시된 구동장치는 본 출원인에 의해 1998년 12월 28일 제출된 선행 특허출원 1998-59512호(발명의 명칭: 디스플레이용 이엘 시트 전용주파수 인버터)의 명세서 및 도면에 기재된 것이다. 도 1의 장치에 있어서는, 상보 전위레벨을 갖고 인가되는 펄스 제어신호에 의해 각각의 스위칭여부가 제어되어 평활회로(동 도면에는 도시되지 않음)로부터 공급받은 양전원(+Vpp) 및 음전원(-Vpp)을 EL소자(10)에 교대로 전달함으로써 극성반전을 수행하는 제1 및 제2 트랜지스터(Q1, Q2)와, 상기 제1 및 제2 트랜지스터(Q1, Q2)의 연결노드와 상기 EL소자(10)의 사이에 구비되어 상기 제1 및 제2 트랜지스터의 게이트가 트리거되는 순간 흐르게 되는 과전류를 방지시키는 과전류 방지부(20)를 구비한다.
상기 EL소자(10)는 자체특성이 되는 순수 콘덴서 부하로 구현하게 되기 때문에, 상기 제1 및 제2 트랜지스터(Q1, Q2)를 일반 바이폴라 트랜지스터로 구현할 경우 대형의 EL소자를 구동시킬 수 없게 되며, 이의 구동을 위해 상기 제1 및 제2 트랜지스터(Q1, Q2)는 400V 25A급의 대형 FET를 사용하여 구현하는 것이 일반적이다.
또한, 상기 과전류 방지부(20)는 상기 제1 트랜지스터(Q1)의 소스와 상기 제2 트랜지스터(Q2)의 드레인 사이에 상호 직렬연결된 두 코일(L2, L3) 및, 상기 두 코일(L2, L3)에서 분기되어 상기 EL소자(10)의 전단에 연결된 별도의 코일(L1)을 구비하여 구성한다.
그런데, 상기 구성을 갖는 종래의 EL소자 구동장치는 상기 과전류 방지부(20)를 구성하는 코일(L1 내지 L3)을 이용해 EL소자(10)측으로 인가되는 전위의 극성 반전 시마다 발생하는 과전류를 방지하는 것이 가능하겠지만, 그 효율을 향상시키기 위해서는 상기 코일(L1 내지 L3)의 인덕턴스 성분이 커져야 되기 때문에, 상기 코일((L1 내지 L3)의 인덕턴스 성분이 커질수록 발생되는 서지 전압 또한 더불어 증가하게 되면서 상기 EL소자(10)로 공급가능한 최대전압을 초과하게 될 경우 EL시트는 발열하게 된다.
도 2는 도 1에 도시된 EL소자(10) 양단간의 출력전위를 나타낸 신호 파형도를 도시한 것으로, 공급전위의 극성 반전 시마다 상기 평활회로로부터 공급받은 양전원(+Vpp) 및 음전원(-Vpp)의 약 2배에 해당하는 서지 전압이 발생하게 되는 것을 나타낸다.
동 도면에 도시된 바와 같이, EL소자로 공급되는 전위의 극성 반전 시마다 발생되는 서지 전압으로 인해 EL시트에 과전류가 흐르게 되면서 불필요한 열을 발생시키게 되며, 이로 인해 EL시트의 성능이 급격히 감쇠되면서 수명 또한 크게 단축되는 문제점이 발생한다.
또한, 상기 EL소자(10)의 크기가 커지면, 과전류 방지효율의 증대를 위해 상기 코일(L1 내지 L3)의 크기도 더불어 커져야 되기 때문에, EL시트가 일반적으로 사용되는 간판 크기 정도로 커지게 될 경우에는 상용부품의 코일로는 발열원인으로 작용하는 과전류를 방지시키는 것이 불가능해지는 문제점이 발생한다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 인버터 회로부를 이루는 트랜지스터의 구동제어용 펄스 제어신호를 동위상을 갖는 다수의 펄스신호로 펄스폭 분할하여 인가해줌으로써, EL소자의 급격한 전위반전을 막아 코일 크기를 키우지 않고도 발열원인이 되는 서지 전압의 발생을 방지시킬 수 있도록 한 EL소자 구동장치를 제공하는데 있다.
도 1은 종래의 EL소자 구동장치의 회로도.
도 2는 도 1에 도시된 구동장치의 출력전압 변동을 보여주는 파형도.
도 3은 본 발명에 따른 EL소자 구동장치의 바람직한 실시예를 보여주는 도면.
도 4는 도 3에 도시된 펄스 패킷 발생부의 바람직한 실시예의 블록도.
도 5는 도 4에 도시된 각 신호들의 파형의 일 예를 보여주는 파형도.
도 6은 제1 및 제2 펄스 패킷에 따른 출력 전압 변동을 보여주는 파형도.
<도면의 주요부분에 대한 부호의 설명>
10: EL소자 30: 구동단
40: 펄스 패킷 발생부 60: 과전류 방지부
70: 출력전위 감지부
상기 목적을 달성하기 위한 본 발명에 의한 EL소자 구동장치는 출력 노드와 접지 사이에 접속되는 EL소자 양단의 전압 극성을 반전시켜 상기 EL소자를 발광시킨다. 구동단은 구동 노드와, 드레인이 제1 극성 상태의 제1 전원에 전기적으로 연결되고 게이트를 통해 제1 펄스 패킷을 받아들이며 소스가 구동 노드에 전기적으로 연결되는 제1 트랜지스터와, 소스가 제2 극성 상태의 제2 전원에 전기적으로 연결되고 게이트를 통해 제2 펄스 패킷을 받아들이며 드레인이 구동 노드에 전기적으로 연결되는 제2 트랜지스터를 구비한다. 이러한 구동단은 제1 및 제2 펄스 패킷에 응답하여 출력 노드의 전위를 교대로 제1 극성 상태 및 제2 극성 상태로 구동하게 된다. 과전류 방지부는 구동 노드와 출력 노드 사이에 연결되며, 상기 EL소자에 과전류가 흐르는 것을 방지한다. 펄스 패킷 발생부는 상기 제1 및 제2 펄스 패킷을 발생하여 출력한다.
본 발명에 있어서, 상기 제1 및 제2 펄스 패킷은 교대로 활성화된다. 제1 및 제2 펄스 패킷 각각은 각각이 활성화된 구간에서 복수의 펄스열을 포함한다. 이에 따라, 제1 및 제2 펄스 패킷이 활성화된 상태에서 구동단에 있는 트랜지스터들의 게이트에는 일련의 펄스열들이 공급된다.
바람직한 실시예에 있어서, 펄스 패킷 발생부는 마이크로 펄스 발생부, 매크로 펄스 발생부 및 제1 및 제2 승산 수단을 구비한다. 마이크로 펄스 발생부는 제1 또는 제2 펄스 패킷이 활성화된 구간에서의 상기 복수의 펄스열과 동일한 주파수를 가지는 마이크로 펄스를 발생한다. 매크로 펄스 발생부는 제1 및 제2 펄스 패킷이 활성화되는 구간을 각각 나타내는 제1 및 제2 매크로 펄스를 발생한다. 제1 및 제2 승산 수단은 마이크로 펄스와 제1 및 제2 매크로 펄스에 대해 논리곱 연산을 각각 수행하여 연산 결과를 제1 및 제2 펄스 패킷으로서 출력한다.
마이크로 펄스와 제1 및 제2 매크로 펄스의 주기 및 듀티비를 제어하기 위한 제어부가 펄스 패킷 발생부 내에 추가로 마련될 수 있다. 이때, 제어부는 제1 및 제2 펄스 패킷 인가에 따른 출력 노드의 전위 변화를 토대로 마이크로 펄스와 제1 및 제2 매크로 펄스의 주기 및 듀티비를 변경시킬 수 있다. 바람직한 실시예에 있어서, 펄스 패킷 발생부는 마이크로컨트롤러 및 이를 구동하기 위한 프로그램에 의해 구현된다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 EL소자 구동장치의 바람직한 실시예를 개략적으로 보여준다. 도시된 구동장치는 구동단(30)과, 펄스 패킷 발생부(40)와, 과전류 방지부(60)와, 출력전위 감지부(70)를 포함한다.
구동단(30)은 적어도 두 개의 트랜지스터 즉, 풀업 트랜지스터(Q1) 및 풀다운 트랜지스터(Q2)를 포함한다. 풀업 트랜지스터(Q1)의 드레인에는 평활회로(미도시됨)로부터의 양전원(+Vpp)이 인가되며, 그 게이트에는 제1 펄스 패킷(Q)이 인가된다. 풀다운 트랜지스터(Q2)의 소스에는 평활회로로부터의 음전원(-Vpp)이 인가되며, 그 게이트에는 제2 펄스 패킷(/Q)이 인가된다. 풀업 트랜지스터(Q1)의 소스 및 풀다운 트랜지스터(Q2)의 드레인은 구동 노드(32)를 통해 서로 연결되어 있다. 풀업 트랜지스터(Q1) 및 풀다운 트랜지스터(Q2)는 제1 및 제2 펄스 패킷(Q, /Q)에 응답하여 스위칭됨으로써, 출력 노드(12)의 전위를 교대로 양전원(+Vpp)의 전위 및 음전원(-Vpp)의 전위로 구동하여 EL소자(10) 양단 전위차의 극성을 반전시키게 된다. 트랜지스터들(Q1, Q2)로는 600V 25A급의 전력용 전계효과 트랜지스터(FET) 또는 IGBT를 사용하는 것이 바람직하다.
한편, 본 실시예의 장치를 간략하게 표시하기 위해 도 3에서는 도시하지 않았지만, 구동단(30)은 풀업 트랜지스터(Q1) 및 풀다운 트랜지스터(Q2)의 게이트 및 소스 사이를 바이어싱하기 위한 회로를 포함할 수 있다. 이와 같은 바이어싱 회로의 일 예는 위에서 언급한 본 출원인의 선행 특허출원 1998-59512호의 명세서 및 도면에 기재된 오프 그라운드 드라이브 회로(60) 및 과전류 방지 회로(80)를 들 수 있다. 이러한 바이어싱 회로는 본 발명이 속하는 분야의 당업자가 용이하게 실시할 수 있고 변형할 수 있는 것이므로, 이에 대한 상세한 설명은 생략한다.
펄스 패킷 발생부(40)는 풀업 트랜지스터(Q1) 및 풀다운 트랜지스터(Q2)를 스위칭하기 위한 제1 및 제2 펄스 패킷(Q, /Q)을 공급한다. 제1 및 제2 펄스패킷(Q, /Q) 각각은 주기적 특성을 가지는 포락선 내에서 상기 포락선보다 짧은 주기를 가지는 펄스들이 배치되어 있는 파형을 가진다. 펄스 패킷 발생부(40)의 구체적 구성 및 제1 및 제2 펄스 패킷(Q, /Q)의 형태에 대해서는 후술한다.
과전류 방지부(60)는 구동단(30)의 구동 노드(32)와 EL소자(10) 사이에 연결되는 인덕터(L1)를 포함한다. 과전류 방지부(60)는 풀업 트랜지스터(Q1) 또는 풀다운 트랜지스터(Q2)가 턴온될 때 순간적으로 과전류가 흐르는 것을 방지하여, 이러한 과전류로 인해 EL소자(10) 및 트랜지스터가 파손 내지 손상되는 것을 방지한다.
출력전위 감지부(70)는 출력 노드(12)와 접지 사이에 설치되며, 출력 노드(12)의 전위 레벨을 감지하여 감지된 전위 레벨을 펄스 패킷 발생부(40)에 제공한다. 바람직한 실시예에 있어서, 이와 같은 출력전위 감지부(70)는 직렬접속된 두 개의 저항들(R1, R2)로 구성되는 전압 분배 회로를 사용하여 구현될 수 있다. 후술하는 바와 같이, 펄스 패킷 발생부(40)는 출력전위 감지부(70)로부터의 출력 노드 전위 레벨을 토대로 EL소자(10)의 부하 크기 및 단락 여부를 판단하여, 제1 및 제2 펄스 패킷(Q, /Q)의 파형을 변화시키게 된다.
도 4는 도 3에 도시된 펄스 패킷 발생부(40)의 일 실시예를 보여준다. 도시된 실시예에 있어서, 펄스 패킷 발생부(40)는 아날로그/디지털(A/D) 변환부(42), 제어부(44), 메모리(46), 마이크로 펄스 발생부(48), 매크로 펄스 발생부(50), 제1 논리곱 게이트(52) 및 제2 논리곱 게이트(54)를 포함한다.
아날로그/디지털(A/D) 변환부(42)는 출력전위 감지부(70)로부터의 출력 노드전위 레벨 신호를 디지털 데이터로 변환하여 제어부(44)에 공급한다. 제어부(44)는 메모리(46)에 저장된 프로그램에 의해 구동되어 마이크로 펄스 발생부(48) 및 매크로 펄스 발생부(50)를 제어한다. 마이크로 펄스 발생부(48) 및 매크로 펄스 발생부(50)는 제어부(44)의 제어 하에 각각 마이크로 펄스(I) 및 매크로 펄스(M1, M2)를 발생한다. 제1 논리곱 게이트(52)는 마이크로 펄스(I) 및 매크로 펄스(M1)에 대해 논리곱 연산을 수행하여, 연산 결과를 제1 펄스 패킷(Q)으로서 출력한다. 제2 논리곱 게이트(54)는 마이크로 펄스(I) 및 매크로 펄스(M2)에 대해 논리곱 연산을 수행하여, 연산 결과를 제2 펄스 패킷(/Q)으로서 출력한다.
도 5는 도 4에 도시된 각 신호들의 파형의 일 예를 보여준다. 매크로 펄스 발생부(50)에 의해 발생되는 두 매크로 펄스(M1, M2)는 서로 반전된 위상을 가지며, 풀업 및 풀다운 트랜지스터를 구동하기 위해 종래에 사용되던 신호들과 대략 유사한 파형을 갖는다. 마이크로 펄스(I)는 매크로 펄스(M1, M2)의 약 1/10에 해당하는 주기를 갖는 펄스 신호이다. 제1 펄스 패킷(Q)은 매크로 펄스(M1)가 활성화되는 구간 동안 마이크로 펄스(I)가 출력되는 형태를 가지며, 제2 펄스 패킷(/Q)은 매크로 펄스(M2)가 활성화되는 구간 동안 마이크로 펄스(I)가 출력되는 형태를 가진다.
바람직한 실시예에 있어서, 도 4의 펄스 패킷 발생부(40)는 예컨대 마이크로칩사에서 제공하는 PIC16C73A와 같은 마이크로컨트롤러를 사용하여 구현될 수 있다. 이러한 경우, 제어부(44) 및 메모리(46)는 마이크로컨트롤러 내에 내장된 CPU및 메모리(Embedded CPU, Embedded Memory)에 의해 구현된다. 또한, 마이크로 펄스 발생부(48)는 마이크로컨트롤러가 제공하는 펄스폭변조(PWM) 신호 발생 기능에 의해 마이크로 펄스를 발생한다. 한편, 매크로 펄스 발생부(50)는 제어부(44)에 의해 실행되는 프로그램에 의해 구현될 수 있다. 이러한 경우 상기 프로그램은 일정한 주기마다 제어부(44)에 대한 인터럽트를 발생하여 두 매크로 펄스(M1, M2)의 위상을 반전시키게 된다. 제1 논리곱 게이트(52) 및 제2 논리곱 게이트(54)는 마이크로컨트롤러 내부 하드웨어에 의해 또는 소프트웨어적으로 구현된다.
이하, 도 3에 도시된 EL소자 구동장치의 동작을 자세히 살펴보기로 한다.
구동장치가 턴온되면, 제어부(44)는 장치를 초기화한 후 디폴트로 정해진 값들로 마이크로 펄스(I) 및 매크로 펄스(M1, M2)의 주기 및 듀티비를 설정한다. 그다음, 제어부(44)는 설정된 주기 및 듀티비에 따라 마이크로 펄스(I) 및 매크로 펄스(M1, M2)를 발생하고, 논리곱 연산을 수행하여 제1 및 제2 펄스 패킷(Q, /Q)을 출력한다. 제1 및 제2 펄스 패킷(Q, /Q)에 따른 출력 전압이 도 6에 도시되어 있다. 도 6에서 구간(T1, T3)은 매크로 펄스(M1)가 활성화되어 제1 펄스 패킷(Q)에 마이크로 펄스(I)가 실리는 구간을 나타내고, 구간(T2, T4)은 매크로 펄스(M2)가 활성화되어 제2 펄스 패킷(/Q)에 마이크로 펄스(I)가 실리는 구간을 나타낸다.
구간(T1, T3)에서, 풀업 트랜지스터(Q1)는 턴온되고 풀다운 트랜지스터(Q2)는 턴오프된다. 이때, 풀업 트랜지스터(Q1)를 통해 공급되는 전류는 출력 노드(12)에 양전하를 축적하게 되고, 이에 따라 출력 전압(Vo)은 양전원(+Vpp)의전압레벨까지 상승하게 된다. 한편, 구간(T2, T4)에서, 풀업 트랜지스터(Q1)는 턴오프되고 풀다운 트랜지스터(Q2)는 턴온된다. 이때, 풀업 트랜지스터(Q2)를 흐르는 전류는 출력 노드(12)의 양전하를 뽑아내고 음전하를 축적하게 되며, 이에 따라 출력 전압(Vo)은 음전원(+Vpp)의 전압레벨까지 하강하게 된다.
제1 및 제2 펄스 패킷(Q, /Q)이 활성화/비활성화를 반복함에 따라 즉, 매크로 펄스(M1, M2)의 위상이 계속 반전됨에 따라, EL소자(10) 양단 전압은 지속적으로 그 극성이 반전되어 EL소자(10)는 발광을 하게 된다.
본 발명에 있어서 매크로 펄스(M1, M2)는 종래의 PWM 신호와 마찬가지로 400∼1,200Hz의 주파수를 가진다. 그렇지만, 출력 노드(12)의 전압 레벨은 매크로 펄스(M1, M2)가 활성화되는 동안에 공급되는 마이크로 펄스(I)에 응답하여 변화하게 되며 특히 마이크로 펄스(I)가 활성화된 동안에만 충전이 이루어지기 때문에, EL소자(10) 소자 양단 전압은 서서히 변화하게 된다. 따라서, EL소자(10) 양단 전압의 극성 반전이 있더라도 종래에서와 같은 서지 전압은 발생하지 않게 된다. 이에 따라, EL시트에서의 열 발생을 감소시켜 EL시트의 성능이 저하되거나 수명이 감소하는 것을 방지할 수 있게 된다.
본 발명의 장치에 있어서, 풀업 또는 풀다운 트랜지스터(Q1, Q2) 및 과전류 방지부(60)를 흐르는 전류는 마이크로 펄스(I)의 주파수를 가지게 된다. 따라서, 인덕터(L1)의 임피던스(jwL)가 단순한 PWM 신호가 흐르는 경우에 비해 주파수가 높아지므로 상대적으로 크게 증가한다. 그러므로, 과전류가 흐르는 것을 방지하기위한 과전류 방지부(60)의 인덕터(L1) 크기를 줄이는 것이 가능하다. 즉, 인덕턴스 성분이 매우 작은 소형 코일 하나만으로 과전류 방지부(60)를 구현해도, 과전류 방지 효과를 높일 수 있다고 할 수 있겠다.
한편, 동작 과정에 있어서, 펄스 패킷 발생부(40)는 출력전위 감지부(70)의 출력신호를 받아들이고, 하나의 마이크로 펄스(I) 공급에 따른 출력 전압 상승률을 계산한다. 펄스 패킷 발생부(40)는 계산된 출력 전압 상승률을 토대로 EL소자(10)의 부하 크기 및 단락 여부를 판단하고, 부하 크기 및 단락 여부에 따라 제1 및 제2 펄스 패킷(Q, /Q)의 파형을 변화시키게 된다. 이를 구체적으로 설명하면 다음과 같다.
EL시트를 절단하여 무대의 배경이나 바닥 장식을 위한 작품을 제작하거나 사인보드를 제작하는 과정에 있어서는, 각 EL시트의 크기가 서로 크게 달라지게 되는 경우가 일반적이다. 이처럼 크기가 다른 EL시트들에 대해 동일한 밝기 또는 각각에 대해 최적화된 밝기를 추구하기 위해서는, 각 EL시트에 대한 제1 및 제2 펄스 패킷(Q, /Q)의 파형이 별도로 최적화되는 것이 바람직하다. 펄스 패킷 발생부(40)의 제어부(44)는 부하 크기가 큰 경우에는 마이크로펄스(I)의 듀티비를 크게 하고 부하 크기가 작은 경우에는 마이크로펄스(I)의 듀티비를 작게 함으로써, 제1 및 제2 펄스 패킷(Q, /Q)의 파형을 조절하게 된다. 이에 따라, EL시트의 크기에 관계없이 그 발광정도를 원하는 수준으로 유지시킬 수 있게 된다.
한편, EL시트를 설치함에 있어서는 +/- 단자를 오인하여 결선하거나 동일한 단자에 두 와이어를 결선하게 되는 경우가 있다. 또한 EL소자(10)의 사용 과정에있어서는, 와이어의 피복이 벗겨져서 EL소자(10)가 전기적으로 맞닿게 되는 경우가 발생한다. 펄스 패킷 발생부(40)의 제어부(44)는 출력 전압 상승률이 0인 경우 이와 같은 단락 상태가 발생한 것으로 판단하고, 펄스 패킷의 발생을 일시중지한 후 에러 처리를 위한 루틴을 수행하여 에러 정정을 요구하는 메시지를 사용자에게 출력하게 된다. 이에 따라, 단락에 따른 사고를 미연에 방지할 수 있게 된다. 물론, 이 경우 단시간에 발생되는 과전류는 상기 과전류 방지부(60)를 이루는 인덕터(L1)에 의해 충분히 막을 수 있어 트랜지스터(Q1, Q2)가 파손되는 것을 방지할 수 있게 된다.
다른 한편으로, 디폴트로 정해지는 매크로 펄스(M1, M2) 및 마이크로 펄스(I)의 주파수 및 듀티비를 설정함에 따라서, 그리고 부하 크기에 따른 이들의 조정 비율을 결정함에 따라서, EL소자(10)에 사용되는 되는 EL시트의 밝기와 색상을 원하는 바대로 조절하는 것이 가능함은 물론이다.
이상의 설명은 본 발명의 바람직한 실시예를 예시하는 것으로서 본 발명은 이에 한정되지 않고 다양하게 변경될 수 있다. 예컨대, 바람직한 실시예에 있어서는, 제1 및 제2 펄스 패킷을 발생함에 있어서 먼저 마이크로 펄스(I)와 매크로 펄스(M1, M2)를 실제로 발생한 후 이들을 각각 곱하여 제1 및 제2 펄스 패킷(Q, /Q)을 생성하였지만, 본 발명의 다른 실시예에 있어서는 다른 방식으로 제1 및 제2 펄스 패킷(Q, /Q)을 생성할 수도 있다. 예컨대, 매크로 펄스(M1, M2)를 내부적으로 발생하고 즉, 이들의 활성화 구간만을 카운트한 후 각각의 매크로 펄스(M1, M2)가 활성화되는 구간에서 마이크로 펄스(I)를 제1 및 제2 펄스 패킷(Q, /Q)으로서 출력할 수도 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 바와 같이 본 발명에 따른 전계 발광소자 구동장치에 의하면, EL소자에 공급되는 구동 전압의 극성 반전 시 구동 전압에 포함될 수 있는 서지 전압을 크게 감소시킬 수 있게 된다. 따라서, EL시트의 발열 원인을 줄이고 그 수명을 연장시킬 수 있다. 또한, EL소자로 흐르는 과전류의 발생을 방지하기 위해 출력단에 구비된 코일의 크기를 소형화하는 것이 가능하다.
또한, EL시트의 크기에 따라 펄스 패킷의 형태를 변동시킴으로써, 구동 신호를 EL시트의 크기에 최적화하거나 EL시트의 크기에 상관없이 그 발광정도를 항상 일정하게 유지시키는 것이 가능해진다. 아울러, EL시트의 결선이나 동작 과정에서 발생할 수 있는 단락 상태를 감지하여, 이러한 상태로 인해 EL 구동단의 트랜지스터가 예상치 못하게 파손되는 것을 방지할 수 있는 효과가 있다.

Claims (9)

  1. 출력 노드와 접지 사이에 접속되는 전계 발광소자 양단의 전압 극성을 반전시켜 상기 전계 발광소자를 발광시키기 위한 전계 발광소자 구동장치로서,
    상기 출력 노드;
    구동 노드와, 드레인이 제1 극성 상태의 제1 전원에 전기적으로 연결되고 게이트를 통해 제1 펄스 패킷을 받아들이며 소스가 상기 구동 노드에 전기적으로 연결되는 제1 트랜지스터와, 소스가 제2 극성 상태의 제2 전원에 전기적으로 연결되고 게이트를 통해 제2 펄스 패킷을 받아들이며 드레인이 상기 구동 노드에 전기적으로 연결되는 제2 트랜지스터를 구비하며, 상기 제1 및 제2 펄스 패킷에 응답하여 상기 출력 노드의 전위를 교대로 제1 극성 상태 및 제2 극성 상태로 구동하는 구동단;
    상기 구동 노드와 상기 출력 노드 사이에 연결되며, 상기 전계 발광소자에 과전류가 흐르는 것을 방지하는 과전류 방지부; 및
    상기 제1 및 제2 펄스 패킷을 발생하는 펄스 패킷 발생부;
    를 포함하며,
    상기 제1 및 제2 펄스 패킷은 교대로 활성화되고, 상기 제1 및 제2 펄스 패킷 각각은 각각이 활성화된 구간에서 복수의 펄스열을 포함하는 전계 발광소자 구동장치.
  2. 제1항에 있어서, 상기 펄스 패킷 발생부는
    상기 제1 또는 제2 펄스 패킷이 활성화된 구간에서의 상기 복수의 펄스열과 동일한 주파수를 가지는 마이크로 펄스를 발생하는 마이크로 펄스 발생부;
    상기 제1 및 제2 펄스 패킷이 활성화되는 구간을 각각 나타내는 제1 및 제2 매크로 펄스를 발생하는 매크로 펄스 발생부; 및
    상기 마이크로 펄스와 상기 제1 및 제2 매크로 펄스에 대해 논리곱 연산을 각각 수행하여 상기 제1 및 제2 펄스 패킷을 각각 발생하는 제1 및 제2 승산 수단;
    을 포함하는 전계 발광소자 구동장치.
  3. 제1항에 있어서, 상기 펄스 패킷 발생부는
    상기 제1 또는 제2 펄스 패킷이 활성화된 구간에서의 상기 복수의 펄스열과 동일한 주파수를 가지는 마이크로 펄스를 발생하는 마이크로 펄스 발생부;
    상기 제1 및 제2 펄스 패킷이 활성화되는 구간을 각각 나타내는 제1 및 제2 매크로 펄스를 발생하는 매크로 펄스 발생부;
    상기 제1 매크로 펄스가 활성화되는 구간에서만 상기 마이크로 펄스를 상기 제1 펄스 패킷으로서 출력하는 제1 펄스 패킷 발생부; 및
    상기 제2 매크로 펄스가 활성화되는 구간에서만 상기 마이크로 펄스를 상기 제2 펄스 패킷으로서 출력하는 제2 펄스 패킷 발생부;
    를 포함하는 전계 발광소자 구동장치.
  4. 제2항 또는 제3항에 있어서, 상기 펄스 패킷 발생부는
    상기 마이크로 펄스와 상기 제1 및 제2 매크로 펄스의 주파수와 듀티비를 제어하기 위한 제어부를 더 포함하는 전계 발광소자 구동장치.
  5. 제4항에 있어서,
    상기 출력 노드에 연결되고, 상기 출력 노드의 전위를 감지하는 출력전위 감지부를 더 포함하고,
    상기 펄스 패킷 발생부는
    상기 출력 노드 전위를 디지털 신호로 변환하여 변환된 출력 노드 레벨을 상기 제어부에 공급하는 아날로그/디지털 변환부를 더 포함하는 전계 발광소자 구동장치.
  6. 제5항에 있어서, 상기 제어부는 상기 제1 및 제2 펄스 패킷에 따른 상기 출력 노드 레벨의 변동에 따라 상기 제1 및 제2 매크로 펄스의 주파수와 듀티비를 변화시키는 전계 발광소자 구동장치.
  7. 제5항에 있어서, 상기 제어부는 상기 제1 및 제2 펄스 패킷에 따른 상기 출력 노드 레벨의 변동이 없는 경우 상기 제1 및 제2 펄스 패킷이 출력되지 않도록 제어하는 전계 발광소자 구동장치.
  8. 제5항에 있어서, 상기 출력전위 감지부는 상기 출력 노드와 접지 사이에서 직렬 접속되는 제1 및 제2 저항으로 구성되며, 제1 및 제2 저항의 접속 노드의 전위를 상기 출력 노드 전위로서 출력하는 전계 발광소자 구동장치.
  9. 제1항에 있어서, 상기 제1 및 제2 트랜지스터 각각은 전계효과 트랜지스터로 구성되는 전계 발광소자 구동장치.
KR1020000014602A 2000-03-22 2000-03-22 전계 발광소자 구동장치 KR100326604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000014602A KR100326604B1 (ko) 2000-03-22 2000-03-22 전계 발광소자 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000014602A KR100326604B1 (ko) 2000-03-22 2000-03-22 전계 발광소자 구동장치

Publications (2)

Publication Number Publication Date
KR20010092573A KR20010092573A (ko) 2001-10-26
KR100326604B1 true KR100326604B1 (ko) 2002-03-12

Family

ID=19657586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000014602A KR100326604B1 (ko) 2000-03-22 2000-03-22 전계 발광소자 구동장치

Country Status (1)

Country Link
KR (1) KR100326604B1 (ko)

Also Published As

Publication number Publication date
KR20010092573A (ko) 2001-10-26

Similar Documents

Publication Publication Date Title
US10448469B2 (en) Systems and methods for intelligent dimming control using TRIAC dimmers
US7638954B2 (en) Light emitting diode drive apparatus
KR100261613B1 (ko) 인버터회로를 이루는 전자부품으로부터 생기는 열을 감소시킬수 있는 압전 변압기를 구동하는 구동회로
JP4017960B2 (ja) 駆動回路
JP4447026B2 (ja) Ｌｃｄバックライトインバータ駆動回路
JP2780167B2 (ja) Ａｃ−ｄｃコンバータ
US5789870A (en) Low noise inverter for EL lamp
US6819154B2 (en) Constant deadtime control in a feed forward enabled pulse width modulator controller
EP1942705B1 (en) Oled drive device, illumination device using the drive device, and method for adjusting the device
JP5937455B2 (ja) Ｌｅｄ駆動回路
KR20170095135A (ko) 액정 백라이트용 led의 구동 회로, 그 제어 회로, 전자 기기
JP2018074666A (ja) 電力変換装置
EP1455452B1 (en) Driving circuit for a control terminal of a bipolar transistor in an emitter-switching configuration and corresponding driving method
TW200937369A (en) The circuit and method for driving strings of light emitting diode
JP2809147B2 (ja) 圧電トランス駆動回路
KR100326604B1 (ko) 전계 발광소자 구동장치
JP4193798B2 (ja) 放電管点灯装置
EP0772376B1 (en) Electric luminescence driver
JP3129364B2 (ja) 直流−直流変換器
JP5107544B2 (ja) 蛍光表示管駆動回路
TWI738477B (zh) 緩啟動電路
US20050104535A1 (en) Driver circuit for an electroluminescent lamp
JP4012646B2 (ja) スイッチング回路
JP3292827B2 (ja) エレクトロルミネッセンス駆動装置
JP4103677B2 (ja) ソレノイドのディザー電流制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee