KR100325702B1 - 플래쉬메모리셀의소거방법및그회로 - Google Patents

플래쉬메모리셀의소거방법및그회로 Download PDF

Info

Publication number
KR100325702B1
KR100325702B1 KR1019980010540A KR19980010540A KR100325702B1 KR 100325702 B1 KR100325702 B1 KR 100325702B1 KR 1019980010540 A KR1019980010540 A KR 1019980010540A KR 19980010540 A KR19980010540 A KR 19980010540A KR 100325702 B1 KR100325702 B1 KR 100325702B1
Authority
KR
South Korea
Prior art keywords
sector
output
register
address
erasing
Prior art date
Application number
KR1019980010540A
Other languages
English (en)
Other versions
KR19990075968A (ko
Inventor
이종상
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980010540A priority Critical patent/KR100325702B1/ko
Publication of KR19990075968A publication Critical patent/KR19990075968A/ko
Application granted granted Critical
Publication of KR100325702B1 publication Critical patent/KR100325702B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Abstract

1.청구범위에 기재된 발명이 속한 기술분야
본 발명은 하나 이상의 섹터를 갖는 플래쉬 메모리 셀의 소거 방법 및 그 회로에 관한 것이다.
2.발명이 해결하려고 하는 기술적 과제
플래쉬 메모리 셀의 섹터 소거 동작시 이미 소거된 섹터에 대해 별도의 액세스가 가능하도록 하여 메모리 셀의 전체 동작시간을 단축시키고자 함.
3.발명의 해결방법의 요지
플래쉬 메모리 셀의 섹터 소거동작시 레지스터에 저장된 섹터중에 현재 선택된 섹터에 대해서만 프리프로그램, 소거 및 과소거 방지 동작을 각각 실시한 후 다음 섹터로 진행하고, 현재 섹터에 대한 모든 소거 동작이 완료된 시점에서 현재 섹터를 리셋하여 모든 소거동작이 끝나기 전에 또 다른 동작의 액세스가 가능하도록 함.
4.발명의 중요한 용도
플래쉬 메모리 셀의 소거 회로

Description

플래쉬 메모리 셀의 소거 방법 및 그 회로{Circuit and method of erasing a flash memeory cell}
본 발명은 플래쉬 메모리 셀의 소거(Erase) 방법 및 그 회로에 관한 것으로, 특히 하나 이상의 섹터(Sector)를 갖는 플래쉬 메모리 셀의 섹터 소거동작시 레지스터에 저장된 섹터중에 현재 선택된 섹터에 대해서만 프리프로그램, 소거 및 과소거 방지 동작을 각각 실시한 후 다음 섹터로 진행하고, 현재 섹터에 대한 모든 소거 동작이 완료된 시점에서 현재 섹터를 리셋하여 모든 소거동작이 끝나기 전에 또 다른 동작의 액세스가 가능하도록 함으로써, 메모리 셀의 전체적인 동작 시간을 단축시킬 수 있는 플래쉬 메모리 셀의 소거 방법 및 그 회로에 관한 것이다.
일반적으로, 다수 개의 섹터를 갖는 플래쉬 메모리 셀을 소거하는 데 있어서, 과소거 방지를 위해 선택된 섹터에 대해서만 프리프로그램을 실시하게 된다. 이후, 프리프로그램이 완료되면 선택된 섹터에 대해 소거 동작을 수행하게 된다. 상기 선택된 섹터에 대한 소거 동작이 완료되면 다시 다음으로 선택된 섹터에 대해 소거 동작을 수행하고, 모든 섹터가 소거 될 때까지 상기 소거동작 과정을 반복 수행하게 된다.
도 1은 종래 플래쉬 메모리 셀의 소거 방법을 설명하기 위한 흐름도로서, 그 동작을 설명하면 다음과 같다.
시작신호로부터 단계(101)에서 소거할 섹터를 선택하고, 단계(102)로 진행하여 해당 섹터를 레지스터에 저장한다. 이후 단계(103)에서 소거할 섹터가 더 존재하는지 여부를 확인하여 존재하면 상기 단계(101)로 복귀하여 상기 과정을 반복 수행하고, 존재하지 않으면 단계(104)로 진행하여 레지스터에 저장된 섹터에 해당하는 섹터 어드레스를 초기화한다. 이후 단계(105)로 진행하여 선택된 모든 섹터가 프리프로그램이 완료되지 않았으면 단계(106)로 진행하여 현재 섹터 어드레스의 레지스터가 선택되었는지를 확인한다. 확인결과 현재 섹터 어드레스의 레지스터가 선택되지 않았으면 단계(108)로 진행하여 섹터 어드레스를 증가시킨 후 상기 단계(105)로 복귀하여 상기 과정을 반복 수행하고, 현재 섹터 어드레스의 레지스터가 선택되었으면 단계(107)로 진행하여 선택된 섹터의 레지스터를 프리프로그램 한 후 상기 단계(108)로 진행하여 상기 과정을 반복 수행하게 된다.
한편, 상기 단계(105)에서 선택된 모든 섹터가 프리프로그램이 완료되었으면 단계(109)로 진행하여 선택된 모든 섹터가 소거 되었는지를 확인하게 된다. 상기 확인결과 소거되지 않았으면 단계(110)로 진행하여 현재 섹터 어드레스의 레지스터가 선택되었는지를 확인한다. 확인결과 현재 섹터 어드레스의 레지스터가 선택되지 않았으면 단계(112)로 진행하여 섹터 어드레스를 증가시킨 후 상기 단계(109)로 복귀하여 상기 과정을 반복 수행하고, 현재 섹터 어드레스의 레지스터가 선택되었으면 단계(111)로 진행하여 선택된 레지스터를 소거한 후 상기 단계(112)로 진행하여 상기 과정을 반복 수행하게 된다.
또한, 상기 단계(109)에서 선택된 모든 섹터가 소거 되었으면 단계(113)로 진행하여 선택된 모든 섹터가 과소거(포스트 프로그램; 소거동작 이후 셀들이 과소거되어 문턱전압이 0V이하로 되어 셀이 오프된 상태에서도 리키지가 존재함으로 이것을 방지하기 위해 문턱전압을 0V 이상으로 높이는 동작)되었는지를 확인하게 된다. 상기 확인결과 과소거 되지 않았으면 단계(115)로 진행하여 현재 섹터 어드레스의 레지스터가 선택되었는지를 확인한다. 확인결과 현재 섹터 어드레스의 레지스터가 선택되지 않았으면 단계(117)로 진행하여 섹터 어드레스를 증가시킨 후 상기 단계(113)로 복귀하여 상기 과정을 반복 수행하고, 현재 섹터 어드레스의 레지스터가 선택되었으면 단계(116)로 진행하여 선택된 섹터의 레지스터를 과소거한 후 상기 단계(117)로 진행하여 상기 과정을 반복 수행하게 된다. 그러나, 상기 단계(113)에서 선택된 모든 섹터가 과소거 완료 되었으면 단계(114)로 진행하여 모든 섹터의 소거 동작을 종료하게 된다.
상술한 바와 같이 종래의 소거 방법은 각각의 섹터 소거 동작마다 소거할 섹터를 선택하고, 최종 섹터의 과소거 방지 동작이 끝나기 전에는 선택된 섹터에 대해 아무런 동작을 취할 수 없는 문제점이 있다.
또한, 소거 동작을 잠시 중단하더라도(suspend mode) 선택되지 않은 섹터에 대해서만 읽기(Read) 및 쓰기(Program) 동작이 가능하며, 선택된 섹터에 대해서는 또 다른 동작(읽기, 쓰기 등)의 액세스가 불가능하여 메모리 셀의 전체 동작 시간이 지연되는 단점이 있다.
따라서, 본 발명은 레지스터에 저장된 섹터 중에 현재 선택된 섹터에 대해서만 프리프로그램, 소거 및 과소거 방지 동작을 각각 실시한 후 다음 섹터로 진행하고, 현재 섹터에 대한 모든 소거 동작이 완료된 시점(다음 섹터의 소거 동작 이전의 상태)에서 현재 섹터를 리셋(Reset)시켜 줌으로써, 이미 소거 완료된 현재 섹터에 대해 또 다른 동작(읽기, 쓰기 등)의 액세스가 가능하도록 한 플래쉬 메모리 셀의 소거 방법 및 그 회로를 제공하는데 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 셀의 소거 방법은 소거할 섹터를 모두 확인하여 레지스터에 저장하는 단계와, 상기 레지스터에 저장된 소거할 섹터에 해당하는 섹터 어드레스를 초기화 한 후 선택된 모든 섹터가 소거완료 되었는지를 확인하는 단계와, 상기 확인결과 소거 완료 되지 않았으면 현재 섹터 어드레스의 레지스터가 선택된 상태인지를 확인하는 단계와, 상기 확인결과 현재 섹터 레지스터가 선택되지 않았으면 섹터 어드레스를 증가시킨 후 선택된 모든 섹터가 소거 완료 되었는지를 확인하는 단계로 복귀하여 상기 과정을 반복 수행하는 단계와, 상기 확인결과 현재 섹터 레지스터가 선택되었으면 선택된 현재 섹터에 대해 프리프로그램, 소거 및 과소거 방지 동작을 수행하고, 현재 섹터의 레지스터를 클리어하여 선택된 정보를 지우고, 섹터 어드레스를 증가시킨 후 상기 선택된 모든 섹터가 소거 완료 되었는지를 확인하는 단계로 복귀하여 상기 과정을 반복 수행하는 단계와, 상기 선택된 모든 섹터가 소거 완료 되었으면 모든 섹터의 소거 동작을 종료하는 단계를 포함하여 이루어진 것을 특징으로 한다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 셀의 소거 회로는 섹터 선택을 위한 어드레스 및 데이터를 각각 입력으로 하며 인에이블신호에 따라 다수의 제어 명령을 출력하기 위한 콘트롤 수단과, 상기 콘트롤 수단의 출력에 따라 인에이블되며 상기 인에이블신호에 따라 상기 섹터 선택을 위한 어드레스를 저장하기 위한 레지스터와, 상기 레지스터로부터 출력되는 섹터 선택을 위한 어드레스를 입력으로 하는 디코더와, 상기 콘트롤 수단의 출력에 따라 상기 디코더의 출력신호를 저장하기 위한 섹터 레지스터와, 상기 콘트롤 수단의 출력에 따라 소거 동작 전압을 출력하기 위한 소거 전압 발생 수단과, 상기 디코더의 출력, 상기 섹터 레지스터의 출력 및 소거 전압 발생 수단의 출력을 각각 입력으로 하는 논리 제어 수단과, 상기 논리 제어 수단의 출력에 따라 선택되는 섹터 블럭을 포함하여 구성된 것을 특징으로 한다.
도 1은 종래 플래쉬 메모리 셀의 소거 방법을 설명하기 위한 흐름도.
도 2는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위한 흐름도.
도 3은 본 발명에 따른 플래쉬 메모리 셀의 소거 회로도.
도 4는 도 3의 섹터 레지스터(REG)의 상세 회로도.
<도면의 주요 부분에 대한 부호의 설명>
1: 레지스터2: 디코더
3: 섹터 레지스터4: 논리 제어 수단
5: 섹터 블럭6: 콘트롤 수단
7: 소거 전압 발생 수단
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 따른 플래쉬 메모리 셀의 소거 방법을 설명하기 위한 흐름도로서, 그 동작을 설명하면 다음과 같다.
시작신호로부터 단계(201)에서 소거할 섹터를 선택하고, 단계(202)로 진행하여 해당 섹터를 레지스터에 저장한다. 이후 단계(203)로 진행하여 소거할 섹터가 더 존재하는지 여부를 확인하여 존재하면 상기 단계(201)로 복귀하여 상기 과정을 반복 수행하고, 존재하지 않으면 단계(204)로 진행하여 레지스터에 저장된 섹터에 해당하는 섹터 어드레스를 초기화한다. 이후 단계(205)로 진행하여 선택된 모든 섹터가 소거 완료 되었는지를 확인하여 소거 완료 되지 않았을 경우에는 단계(206)로 진행하여 현재 섹터 어드레스의 레지스터가 선택되었는지를 확인한다. 상기 단계(206)에서 확인결과 현재 섹터 어드레스의 레지스터가 선택되지 않았으면 단계(207)로 진행하여 섹터 어드레스를 증가시킨 후 상기 단계(205)로 복귀하여 상기 과정을 반복 수행하고, 현재 섹터 어드레스의 레지스터가 선택되었으면 단계(208)로 진행하여 선택된 현재 섹터에 대해 프리프로그램, 소거 및 과소거 방지 동작을 수행한 후 단계(209)로 진행하여 상기 현재 섹터의 레지스터를 클리어(Clear)하여 선택정보를 지운다. 이후 단계(207)로 진행하여 섹터 어드레스를 증가시킨 후 상기 단계(205)로 복귀하여 상기 과정을 반복 수행하게 된다. 그러나, 상기 단계(205)에서 선택된 모든 섹터가 소거 완료 되었으면 단계(210)로 진행하여 모든 섹터의 소거 동작을 종료하게 된다.
도 3은 본 발명에 따른 플래쉬 메모리 셀의 소거 회로도로서, 콘트롤 수단(6)은 섹터 선택을 위한 어드레스(ADDRESS) 및 데이터(DATA)를 각각 입력으로 하며, 인에이블신호(/WE)에 따라 다수의 제어 명령(레지스터 선택신호, 리셋 신호, 클리어 신호, 소거 및 프로그램 동작 신호)을 출력시키게 된다. 레지스터(1)는 상기 섹터 선택을 위한 어드레스(ADDRESS)를 입력으로 하며, 상기 콘트롤 수단(6)의 출력신호(ADCNT EN)에 따라 인에이블 되고, 상기 인에이블신호(/WE)에 따라 섹터 선택을 위한 어드레스를 출력시키게 된다.
섹터 레지스터(3)는 상기 레지스터(1)로부터 출력되는 섹터 선택을 위한 어드레스(ADDRESS)를 디코더(2)를 통해 입력으로 하여 저장하게 된다. 또한, 상기 콘트롤 수단(6)의 출력에 따라 리셋(Reset), 클리어(SET CLR) 및 저장(Latch)동작을 수행하게 된다. 소거 전압 발생 수단(7)은 상기 콘트롤 수단(6)의 출력신호(ERASE START)에 따라 소거 전압(Ve)을 발생시키며, 논리 제어 수단(4)은 상기 디코더(2)를 통해 출력되는 상기 섹터 선택을 위한 어드레스, 상기 섹터 레지스터(3)의 출력및 소거 전압 발생 수단(7)의 출력을 각각 입력으로 하여 섹터 블럭(5)의 소거할 섹터를 선택하게 된다.
즉, 섹터 선택을 위해 외부로부터 소거할 섹터 어드레스를 받아들여 레지스터에 저장하고, 섹터 어드레스를 받아들이는 동작이 완료되면, 첫 번째 섹터의 레지스터를 체크하여 선택된 섹터인지 여부를 확인하여 선택되지 않은 섹터이면 다음 섹터의 레지스터를 체크한다. 그러나, 선택된 섹터이면 콘트롤 수단에서 현재 섹터의 레지스터에 대해 프리프로그램, 소거 및 과소거 방지 동작을 수행한다. 이후, 현재 섹터의 레지스터를 리셋(Reset)시켜 선택된 정보를 소거한 후 다음 섹터에 대해 선택된 섹터인지 여부를 확인한다. 이러한 소거 과정을 최종 섹터까지 반복 수행함으로써, 모든 섹터에 대한 소거 동작이 완료되기 전의 소거 동작 중이라도 이미 소거 동작이 완료된 이전의 섹터에 대해 읽기 및 쓰기 동작이 가능하게 된다.
도 4는 도 3의 레지스터(REG)의 상세 회로도로서, 래치 인에이블신호(SET EREN) 및 소거를 위한 어드레스 신호에 따라 출력되는 디코더 출력신호(DECODER)를 각각 입력으로 하는 제 1 앤드(AND)게이트(11)와, 상기 디코더 출력신호(DECODER) 및 클리어 신호(SET CLR)를 각각 입력으로 하는 제 2 앤드게이트(12)와, 상기 제 1 및 제 2 앤드게이트(12) 출력을 각각 입력으로 하는 플립플롭 회로(13)로 구성된다.
상술한 바와 같이 본 발명에 의하면 레지스터에 저장된 섹터 중에 현재 선택된 섹터에 대해서만 프리프로그램, 소거 및 과소거 방지 동작을 각각 실시한 후 다음 섹터로 진행하고, 현재 섹터에 대한 모든 소거 동작이 완료된 시점에서 현재 섹터를 리셋 시켜 줌으로써, 모든 소거동작이 끝나기 전에 또 다른 동작의 액세스가 가능함으로 메모리 셀의 전체적인 동작 시간을 단축시킬 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 소거할 섹터를 모두 확인하여 레지스터에 저장하는 제 1 단계와;
    상기 레지스터에 저장된 소거할 섹터에 해당하는 섹터 어드레스를 초기화하는 제 2 단계와;
    상기 소거할 섹터가 소거 완료되었는지를 확인하는 제 3 단계와;
    상기 제 3 단계에서 상기 섹터가 소거 완료되지 않았으면 현재 섹터 어드레스의 레지스터가 선택된 상태인지를 확인하는 제 4 단계와;
    상기 제 4 단계에서 상기 현재 섹터 레지스터가 선택되지 않았으면 섹터 어드레스를 증가시키는 제 5 단계와;
    상기 제 5 단계 실시 후, 상기 제 3 단계 및 제 5 단계를 반복 수행하고, 반복 수행중 상기 제 4 단계에서 상기 현재 섹터 레지스터가 선택되었으면, 상기 선택된 현재 섹터에 대해 프리프로그램, 소거 및 과소거 방지 동작을 수행하는 제 6 단계와;
    상기 제 6 단계 실시 후, 상기 현재 섹터의 레지스터를 클리어하여 선택된 정보를 지우는 제 7 단계와;
    상기 제 7 단계 실시 후, 상기 섹터 어드레스를 하나 증가시키고, 상기 제 3 단계 내지 제 6 단계를 반복 수행하여 상기 반복 수행중 상기 제 3 단계에서 상기 선택된 모든 섹터가 소거 완료되었으면 모든 섹터의 소거 동작을 종료하는 제 8 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 셀의 소거 방법.
  2. 섹터 선택을 위한 어드레스 및 데이터를 각각 입력으로 하며 인에이블신호에 따라 다수의 제어 명령을 출력하기 위한 콘트롤 수단과,
    상기 콘트롤 수단의 출력에 따라 인에이블되며 상기 인에이블신호에 따라 상기 섹터 선택을 위한 어드레스를 저장하기 위한 어드레스 레지스터와,
    상기 어드레스 레지스터부터 출력되는 섹터 선택을 위한 어드레스를 입력으로 하는 디코더와,
    상기 콘트롤 수단의 출력에 따라 상기 디코더의 출력신호를 저장하기 위한 섹터 어드레스 레지스터와,
    상기 콘트롤 수단의 출력에 따라 소거 동작 전압을 출력하기 위한 소거 전압 발생 수단과,
    상기 디코더의 출력, 상기 섹터 어드레스 레지스터의 출력 및 소거 전압 발생 수단의 출력을 각각 입력으로 하는 논리 제어 수단과,
    상기 논리 제어 수단의 출력에 따라 선택되는 섹터 블록을 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 소거 회로.
  3. 제 3 항에 있어서,
    상기 섹터 어드레스 레지스터는 소거 인에이블신호 및 소거를 위한 어드레스 신호에 따라 출력되는 디코더 출력신호를 각각 입력으로 하는 제 1 앤드게이트와,
    상기 디코더 출력신호 및 클리어 신호를 각각 입력으로 하는 제 2 앤드게이트와,
    상기 제 1 및 제 2 앤드게이트 출력을 각각 입력으로 하는 플립플롭 회로를 포함하여 구성된 것을 특징으로 하는 플래쉬 메모리 셀의 소거 회로.
KR1019980010540A 1998-03-26 1998-03-26 플래쉬메모리셀의소거방법및그회로 KR100325702B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980010540A KR100325702B1 (ko) 1998-03-26 1998-03-26 플래쉬메모리셀의소거방법및그회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980010540A KR100325702B1 (ko) 1998-03-26 1998-03-26 플래쉬메모리셀의소거방법및그회로

Publications (2)

Publication Number Publication Date
KR19990075968A KR19990075968A (ko) 1999-10-15
KR100325702B1 true KR100325702B1 (ko) 2002-05-09

Family

ID=37478249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010540A KR100325702B1 (ko) 1998-03-26 1998-03-26 플래쉬메모리셀의소거방법및그회로

Country Status (1)

Country Link
KR (1) KR100325702B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101024334B1 (ko) * 2003-08-20 2011-03-23 매그나칩 반도체 유한회사 플래시 기억 장치의 과소거 방지 회로 및 그 방법
KR100715151B1 (ko) * 2006-05-23 2007-05-10 삼성전자주식회사 메모리 섹터별로 소거 패스 전압을 가지는 불휘발성 반도체메모리 장치 및 이에 대한 소거 방법

Also Published As

Publication number Publication date
KR19990075968A (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
US7684238B2 (en) Methods of programming multi-bit flash memory devices and related devices
CN100587841C (zh) 非易失存储器器件及其编程方法
US5287317A (en) Non-volatile semiconductor memory device with over-erasing prevention
JP2004095029A (ja) 不揮発性メモリおよびその書き込み処理方法
US7277981B2 (en) Scratch control memory array in a flash memory device
JP2007149241A (ja) 不揮発性半導体記憶装置
JPH097380A (ja) 不揮発性半導体記憶装置
JPH0714395A (ja) メモリカードのための集積回路とメモリカード内の単位のカウントダウン方法
US6930919B2 (en) NAND-type flash memory device having array of status cells for storing block erase/program information
JP2002025282A (ja) 不揮発性半導体記憶装置
KR100592743B1 (ko) 비휘발성 반도체 기억 장치
JP2006024347A (ja) ビットスキャニングプログラムを実行する不揮発性メモリ装置
JP3405651B2 (ja) 不揮発性半導体記憶装置
US7545683B2 (en) Semiconductor memory device
US5563824A (en) Nonvolatile semiconductor memory device and method of erasing stored data thereof
KR100325702B1 (ko) 플래쉬메모리셀의소거방법및그회로
CN104123965A (zh) 闪存器件及其中闪存单元块的擦除方法
US20020136078A1 (en) Method and apparatus to provide real-time access to flash memory features
JP2007035163A (ja) 不揮発性半導体記憶装置及び信号処理システム
JPH07287987A (ja) メモリの消去方法およびそれを実施するための回路
JPH07130200A (ja) 半導体メモリ試験装置
JP2012155788A (ja) Ｎａｎｄ型フラッシュメモリ
JP2009146482A (ja) 不揮発性半導体記憶装置
KR100223280B1 (ko) 플래쉬 메모리셀의 소거방법 및 그 확인회로
JP3541427B2 (ja) フラッシュ・メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee