KR100324587B1 - Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing - Google Patents

Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing Download PDF

Info

Publication number
KR100324587B1
KR100324587B1 KR1019980058565A KR19980058565A KR100324587B1 KR 100324587 B1 KR100324587 B1 KR 100324587B1 KR 1019980058565 A KR1019980058565 A KR 1019980058565A KR 19980058565 A KR19980058565 A KR 19980058565A KR 100324587 B1 KR100324587 B1 KR 100324587B1
Authority
KR
South Korea
Prior art keywords
oxide electrode
capacitor
electrode
film
ferroelectric
Prior art date
Application number
KR1019980058565A
Other languages
Korean (ko)
Other versions
KR20000042400A (en
Inventor
김남경
조광준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980058565A priority Critical patent/KR100324587B1/en
Publication of KR20000042400A publication Critical patent/KR20000042400A/en
Application granted granted Critical
Publication of KR100324587B1 publication Critical patent/KR100324587B1/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법에 관한 것으로, 본 발명은 비휘발성 메모리 소자를 이루는 캐패시터의 유전막을 일축방향(epi-taxial, preferred orientation)으로 성장시킨 SrTiO3-X,LSCO(La-Sr-Cu-O), YBCO(Y-Ba-Cu-O), IrO2, 또는 RuO2등으로 이루어지는 하부전극 상에 강유전체막을 일축방향으로 성장함으로써 결정립의 크기 및 도메인(domain)의 배향성을 증가시켜 강유전체가 높은 분극값과 낮은 항전압을 갖도록 하는데 그 특징이 있다.The present invention relates to a method of manufacturing a ferroelectric capacitor capable of preventing the deterioration of the characteristics of an electrode due to high temperature heat treatment. The present invention provides a method in which a dielectric film of a capacitor constituting a nonvolatile memory device is grown in an epitaxial or preferred orientation. Size of grain by uniaxially growing a ferroelectric film on a lower electrode made of SrTiO 3-X, LSCO (La-Sr-Cu-O), YBCO (Y-Ba-Cu-O), IrO 2 , or RuO 2 And increase the orientation of the domain so that the ferroelectric has a high polarization value and a low constant voltage.

Description

고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법{Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing}Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing}

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 고온 열처리 과정에서 발생하는 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a ferroelectric capacitor capable of preventing the deterioration of characteristics of an electrode generated during a high temperature heat treatment process.

강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. 강유전체 기억소자의 유전물질로는 SrBi2Ta2O9, SrxBi2-x(TaiNbj)2O9) 또는 Pb(ZrxTi1-x)O3박막이 주로 사용된다. 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.Ferroelectric memory devices are a kind of non-volatile memory devices that not only store stored information even when the power supply is cut off, but also operate at a speed comparable to that of conventional dynamic random access memory (DRAM). As the dielectric material of the ferroelectric memory device, SrBi 2 Ta 2 O 9 , Sr x Bi 2-x (Ta i Nb j ) 2 O 9 ) or Pb (Zr x Ti 1-x ) O 3 thin films are mainly used. In order to obtain the excellent ferroelectric properties of the ferroelectric film as described above, it is necessary to select the upper and lower electrode materials and control the appropriate process.

SrXBi2-X(TaiNbj)2O9(이하, SBTN이라 함)을 유전막으로 갖는 캐패시터의 분극값은 결정립의 크기에 비례한다. 즉, 큰 결정립을 가진 SBTN이 높은 분극값을 가진다. 따라서, 기존의 공정 흐름은 결정립의 크기를 향상시키기 위해, 핵생성을 위한 열처리 공정 후, 800 ℃ 이상의 고온에서 장시간 노 열처리를 실시하는데, 이와 같이 고온에서 장시간 실시되는 열처리 과정에서 금속 전극의 표면에 발생하는 힐락(hillock)과 박막 스트레스(stress)로 탈착(lifting) 등에 의한 단락(short)이 일어나 전기적 특성이 저하되는 현상을 보인다. Sr X Bi 2-X (Ta i Nb j) 2 O 9 minutes of the peak having a capacitor (hereinafter referred to as SBTN) a dielectric is proportional to the grain size. That is, SBTN with large grains has a high polarization value. Therefore, the conventional process flow is performed for a long time furnace heat treatment at a high temperature of 800 ℃ or more after the heat treatment process for nucleation, in order to improve the size of the crystal grains, in this way the surface of the metal electrode in the heat treatment process performed at a high temperature for a long time Due to the generated hillock and thin film stress, short circuits occur due to desorption and the like, thereby deteriorating electrical characteristics.

또한, FeRAM 소자의 집적도가 높아질수록 더욱 큰 분극값이 요구되고 있으나, 집적도 증가에 따른 캐패시터 크기의 축소로 전체적인 전하량은 감소한다. 따라서, 다양한 방법으로 전하량을 증가시키는 공정이 필요하다.In addition, as the degree of integration of the FeRAM device increases, a larger polarization value is required, but the overall amount of charge decreases due to the reduction of the capacitor size as the degree of integration increases. Therefore, there is a need for a process of increasing the amount of charge in various ways.

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법을 제공하는데그 목적이 있다.The present invention devised to solve the above problems is to provide a ferroelectric capacitor manufacturing method that can prevent the degradation of the characteristics of the electrode due to high temperature heat treatment.

도1 내지 도6은 비휘발성 메모리 소자 캐패시터 제조 공정 단면도.1 to 6 are cross-sectional views of a nonvolatile memory device capacitor fabrication process.

* 도면의 주요 부분에 대한 도면 부호의 설명* Explanation of reference numerals for the main parts of the drawings

18: 제1 산화물 전극 19: SBTN막18: first oxide electrode 19: SBTN film

20: 제2 산화물 전극20: second oxide electrode

상기와 같은 목적을 달성하기 위한 본 발명은 캐패시터의 하부전극을 이룰 제1 산화물 전극을 일축방향(epi-taxial)으로 성장시키는 제1 단계; 상기 제1 산화물 전극 상에 일축방향으로 강유전체막을 형성하는 제2 단계; 및 상기 강유전체막 상에 캐패시터의 상부전극을 이루는 제2 산화물 전극을 형성하는 제3 단계를 포함하는 캐패시터 제조 방법을 제공한다.The present invention for achieving the above object is a first step of growing a first oxide electrode to form a lower electrode of the capacitor in an epi-taxial (epi-taxial); Forming a ferroelectric film on the first oxide electrode in the uniaxial direction; And a third step of forming a second oxide electrode forming the upper electrode of the capacitor on the ferroelectric film.

본 발명은 비휘발성 메모리 소자를 이루는 캐패시터의 유전막을 일축방향(epi-taxial, preferred orientation)으로 성장시킨 SrTiO3-X,LSCO(La-Sr-Cu-O), YBCO(Y-Ba-Cu-O), IrO2, 또는 RuO2등으로 이루어지는 하부전극 상에 강유전체막을 일축방향으로 성장함으로써 결정립의 크기 및 도메인(domain)의 배향성을 증가시켜 강유전체가 높은 분극값과 낮은 항전압을 갖도록 하는 방법이다.The present invention relates to SrTiO 3-X, LSCO (La-Sr-Cu-O), YBCO (Y-Ba-Cu-), in which a dielectric film of a capacitor constituting a nonvolatile memory device is grown in a uniaxial direction (epi-taxial, preferred orientation). The ferroelectric layer grows uniaxially on a lower electrode made of O), IrO 2 , or RuO 2 to increase the grain size and domain orientation so that the ferroelectric has a high polarization value and a low constant voltage. .

상기 강유전체막은 SBTN 막으로 형성하며, 강유전체막 증착을 위해서 유기화학기상증착법(metal organic chemical vapor deposition, 이하 MOCVD라 함), 플라즈마 유기화학기상증착법(plasma enhanced metal organic chemical vapor deposition, 이하 PE-MOCVD라 함) 등의 화학기상증착법(chemical vapor deposition, 이하 CVD라 함) 또는 스퍼터링(sputtering)과 같은물리기상증착법(physical vapor deposition, 이하 PVD라 함) 등 다양한 증착방식이 이용된다.The ferroelectric film is formed of an SBTN film, and is referred to as metal organic chemical vapor deposition (MOCVD), plasma enhanced metal organic chemical vapor deposition (PE-MOCVD) for the deposition of ferroelectric films. Various vapor deposition methods such as chemical vapor deposition (chemical vapor deposition, CVD) or sputtering (physical vapor deposition, PVD) are used.

일축방향으로 성장된 SBTN 막은 큰 결정립을 가지며 분극 배향성이 향상되어 강유전 특성인 분극값 크게 증가되는 등 향상된 전기적 특성을 갖게된다.SBTN film grown in the uniaxial direction has a large grain and the polarization orientation is improved to have improved electrical properties such as a large increase in the polarization value of the ferroelectric properties.

이하, 첨부된 도1 내지 도6을 참조하여 본 발명의 일실시예에 따른 비휘발성 메모리 소자의 캐패시터 제조 방법을 설명한다.Hereinafter, a method of manufacturing a capacitor of a nonvolatile memory device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 6.

먼저, 도1에 도시한 바와 같이 워드라인(word line) 및 비트라인(bit line) 형성이 완료된 반도체 기판(10) 상에 층간절연막(16)을 형성하고, 층간절연막(16, 14)을 선택적으로 식각하여 트랜지스터의 접합(도시하지 않음)을 노출시키는 콘택홀을 형성하고, 전체 구조상에 폴리실리콘막(17)을 형성한다. 도1에서 미설명 도면부호 '11'은 소자분리막. '12'는 게이트 산화막. '13'은 게이트 전극, '15'는 비트라인을 각각 나타낸다.First, as shown in FIG. 1, an interlayer insulating film 16 is formed on a semiconductor substrate 10 on which word lines and bit lines are formed, and the interlayer insulating films 16 and 14 are selectively selected. Is etched to form a contact hole exposing a junction (not shown) of the transistor, and a polysilicon film 17 is formed over the entire structure. In FIG. 1, reference numeral 11 denotes an isolation layer. '12' is a gate oxide film. '13' represents a gate electrode and '15' represents a bit line, respectively.

다음으로. 도2에 도시한 바와 같이 층간절연막(16)이 노출될 때까지 폴리실리콘막(17)을 화학적 기계적 연마(chemical mechanical polishing) 방법으로 평탄화시켜 콘택홀 내에 폴리실리콘 플러그(plug)(17A)를 형성한다.to the next. As shown in FIG. 2, the polysilicon film 17 is planarized by chemical mechanical polishing until the interlayer insulating film 16 is exposed to form a polysilicon plug 17A in the contact hole. do.

다음으로, 도3에 도시한 바와 같이 폴리실리콘 플러그(17A) 및 층간절연막(16) 상에 캐패시터의 하부전극을 이룰 제1 산화물 전극(18)을 일축방향으로 성장한다.Next, as shown in FIG. 3, the first oxide electrode 18, which forms the lower electrode of the capacitor, is grown on the polysilicon plug 17A and the interlayer insulating film 16 in the uniaxial direction.

이때, 제1 산화물 전극은 IrO2, RuO2또는 페롭스카이트(perovskite) 구조를갖는 SrTiO3-X으로 형성하거나 YBCO, LSCO 등 초전도 산화물을 CVD, PVD 등 다양한 증착 방법으로 형성한다.In this case, the first oxide electrode is formed of SrTiO 3-X having an IrO 2 , RuO 2 or perovskite structure, or a superconducting oxide such as YBCO or LSCO is formed by various deposition methods such as CVD and PVD.

CVD 방식으로 페롭스카이트와 초전도 산화 전극을 일축 방향으로 형성할 경우 플라즈마(plasma) 에너지를 이용하여 증착한다. 이때, 50 W 내지 150 W의 낮은 전력을 인가하고, 반응 소스(source)로 H2O 또는 N2O 가스를 주입한다.When the perovskite and the superconducting oxidation electrode are formed in the uniaxial direction by the CVD method, deposition is performed using plasma energy. At this time, a low power of 50 W to 150 W is applied, and H 2 O or N 2 O gas is injected into the reaction source.

또한, 제1 산화물 전극(18)을 이중층(double layer)으로 형성하여 첫 번째 산화물 전극 층이 두번째 일축 방향 성장의 사이트(site)가 되도록 하며, 제1 산화물 전극(18)의 총 두께는 약 2000 Å이 되도록 한다.In addition, the first oxide electrode 18 is formed in a double layer so that the first oxide electrode layer becomes a site of the second uniaxial growth, and the total thickness of the first oxide electrode 18 is about 2000. Let be.

다음으로, 도4에 도시한 바와 같이 일축방향으로 성장된 제1 산화물 전극(18) 상에 일축방향으로 SBTN(SrxBi2-x(TaiNbj)2O9))막(19)을 형성한다. 이때, SBTN은 Sr, Bi, Ta, Nb의 고체(solid) 유기물을 자일렌(xylene) 또는 옥탄(octane) 용제(solvent)에 용해시켜 용액(liquid) 상태의 화학약품(chemical)을 만들고, 용액 상태 화학품의 점도 및 특성 안정제로 2-부타논(2-butanon) 또는 n-부틸아세테이트(n-butylacetate)를 이용한다. 이어서, SBTN의 결정 성장을 위한 RTP(rapid thermal process)를 700 ℃ 내지 1000 ℃ 온도에서 실시한다. 이때, 결정립의 크기를 증가시키기 위하여 RTP 승온 속도(lamp-up rate)는 30℃/sec 내지 300 ℃/sec가 되도록 한다.Next, as shown in FIG. 4, an SBTN (Sr x Bi 2-x (Ta i Nb j ) 2 O 9 )) film 19 is uniaxially formed on the first oxide electrode 18 grown in the uniaxial direction. To form. At this time, SBTN is dissolved in a solid organic material of Sr, Bi, Ta, Nb in xylene or octane solvent (solvent) to make a liquid chemical (solution), the solution 2-butanon or n-butylacetate is used as a viscosity and property stabilizer of state chemicals. Subsequently, a rapid thermal process (RTP) for crystal growth of SBTN is performed at a temperature of 700 ° C to 1000 ° C. In this case, in order to increase the size of the grains, the RTP ramp-up rate is 30 ° C./sec to 300 ° C./sec.

스퍼터링(sputtering)으로 SBTN막(19)을 형성할 때, Bi가 강한 휘발성을 갖는 것을 고려하여 각 원소마다 각기 다른 타겟(target)(멀티-타겟(target))을 이용하며, 스퍼터링 에너지원으로는 RF(radio frequency) 또는 RF 마크네트론(magnetron)과 전자자기공명(electron cyclotron resonance) 전력을 이용하고, 상온에서 증착한다.When forming the SBTN film 19 by sputtering, considering that Bi has a strong volatility, different targets (multi-targets) are used for each element, and sputtering energy sources are used. It is deposited at room temperature using RF (radio frequency) or RF magnetron (electron) and electron cyclotron resonance (electron resonance) power.

다음으로. 도5에 도시한 바와 같이 SBTN막(19) 상에 캐패시터의 상부전극을 이루는 제2 산화물 전극(20)을 제1 산화물 전극(18)과 동일한 방법으로 성장하여, MFM(Metal Ferroelectric Metal) 구조를 형성한다.to the next. As shown in FIG. 5, the second oxide electrode 20 constituting the upper electrode of the capacitor is grown on the SBTN film 19 in the same manner as the first oxide electrode 18 to form a metal ferroelectric metal (MFM) structure. Form.

다음으로, 도6에 도시한 바와 같이 제2 산화물 전극(20), SBTN막(19) 및 제1 산화물 전극(18)을 선택적으로 식각하여 캐패시터를 형성하고, Bi에 의한 단락을 방지하기 위하여 800 ℃ 온도에서 열처리를 실시하여 Bi를 산화시킨다.Next, as shown in FIG. 6, the second oxide electrode 20, the SBTN film 19, and the first oxide electrode 18 are selectively etched to form a capacitor, and 800 to prevent a short circuit caused by Bi. Heat treatment is carried out at a temperature of 캜 to oxidize Bi.

이어서, SiO2등으로 보호산화막(21)을 형성하고, 보호산화막(21)을 선택적으로 식각하여 제2 산화물 전극(20)을 노출시킨다.Subsequently, the protective oxide film 21 is formed of SiO 2 or the like, and the protective oxide film 21 is selectively etched to expose the second oxide electrode 20.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명은 금속 전극과 산화물간의 접착력이 양호하지 못한 것을 해결하기 위하여 산화막과 계면 접착력이 우수한 산화물 전극을 사용함으로써 집적화(integration) 과정에서 발생하는 적층막의 스트레스에 의한 벗겨짐(peeling)과 막 전체적의 들림(lifting)을 방지할 수 있으며, 이에 따라 고온 열공정에서 금속 전극의 힐락의 발생을 방지하여 단락의 유발을 억제할 수 있다.In order to solve the problem of the poor adhesion between the metal electrode and the oxide, the present invention uses the oxide electrode having an excellent adhesion between the oxide film and the oxide, thereby causing peeling due to stress of the laminated film generated during integration. Lifting of the entire film can be prevented, thereby preventing the occurrence of the heel lock of the metal electrode in the high temperature thermal process, thereby suppressing the occurrence of a short circuit.

Claims (5)

캐패시터 제조 방법에 있어서,In the capacitor manufacturing method, 캐패시터의 하부전극을 이룰 제1 산화물 전극을 일축방향(epi-taxial)으로 성장시키는 제1 단계;A first step of growing a first oxide electrode forming the lower electrode of the capacitor in an epi-taxial direction; 상기 제1 산화물 전극 상에 일축방향으로 유전체막을 SBTN막으로 형성하는 제2 단계; 및Forming a dielectric film as an SBTN film in the uniaxial direction on the first oxide electrode; And 상기 강유전체막 상에 캐패시터의 상부전극을 이루는 제2 산화물 전극을 형성하는 제3 단계A third step of forming a second oxide electrode forming the upper electrode of the capacitor on the ferroelectric film 를 포함하는 캐패시터 제조 방법.Capacitor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제1 산화물 전극 및 상기 제2 산화물 전극 각각을Each of the first oxide electrode and the second oxide electrode IrO2, RuO2, SrTiO3-X, LSCO(La-Sr-Cu-O), YBCO(Y-Ba-Cu-O) 중에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.A method for producing a capacitor, characterized in that formed by any one selected from IrO 2 , RuO 2 , SrTiO 3-X , LSCO (La-Sr-Cu-O), YBCO (Y-Ba-Cu-O). 제 2 항에 있어서,The method of claim 2, 상기 제1 산화물 전극 및 상기 제2 산화물 전극 각각을 SrTiO3-X, LSCO(La-Sr-Cu-O) 또는 YBCO(Y-Ba-Cu-O)를 플라즈마(plasma) 에너지를 이용하여 형성하는 것을 특징으로 하는 캐패시터 제조 방법.Forming each of the first oxide electrode and the second oxide electrode using SrTiO 3-X , LSCO (La-Sr-Cu-O), or YBCO (Y-Ba-Cu-O) using plasma energy. Capacitor manufacturing method, characterized in that. 제 1 항 내지 제 3 항의 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 제1 산화물 전극을 이중층(double layer)으로 형성하여, 첫 번째 산화물 전극 층이 두번째 일축 방향 성장의 사이트(site)가 되도록 하는 것을 특징으로 하는 캐패시터 제조 방법.And forming the first oxide electrode in a double layer so that the first oxide electrode layer is a site of second uniaxial growth. 제 1 항에 있어서,The method of claim 1, 상기 제3 단계 후,After the third step, 상기 제2 산화물 전극, 상기 강유전체막 및 상기 제1 산화물 전극을 선택적으로 식각하여 캐패시터 패턴 형성하는 제4 단계; 및A fourth step of selectively etching the second oxide electrode, the ferroelectric layer and the first oxide electrode to form a capacitor pattern; And 상기 캐패시터 패턴을 열처리하는 제5 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조 방법.And a fifth step of heat treating the capacitor pattern.
KR1019980058565A 1998-12-24 1998-12-24 Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing KR100324587B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980058565A KR100324587B1 (en) 1998-12-24 1998-12-24 Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980058565A KR100324587B1 (en) 1998-12-24 1998-12-24 Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing

Publications (2)

Publication Number Publication Date
KR20000042400A KR20000042400A (en) 2000-07-15
KR100324587B1 true KR100324587B1 (en) 2002-04-17

Family

ID=19565647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980058565A KR100324587B1 (en) 1998-12-24 1998-12-24 Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing

Country Status (1)

Country Link
KR (1) KR100324587B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058522A (en) * 2000-12-30 2002-07-12 박종섭 Method for forming ferroelectric capacitor
KR100472724B1 (en) * 2001-12-29 2005-03-08 주식회사 하이닉스반도체 Method for fabrication of ferroelectric capacitor having tungsten plug
KR101016963B1 (en) * 2003-12-10 2011-02-25 주식회사 하이닉스반도체 Method of manufacturing ferroelectric memory device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338598A (en) * 1993-05-31 1994-12-06 Matsushita Electric Ind Co Ltd Dielectric thin film structure and manufacture thereof
JPH088403A (en) * 1994-06-17 1996-01-12 Sharp Corp Substrate covered with ferroelectric crystal thin film ferroelectric thin film element including the same, and method of manufacturing the ferroelectric thin film element
JPH10200059A (en) * 1997-01-10 1998-07-31 Sharp Corp Ferroelectric thin film element and its manufacturing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338598A (en) * 1993-05-31 1994-12-06 Matsushita Electric Ind Co Ltd Dielectric thin film structure and manufacture thereof
JPH088403A (en) * 1994-06-17 1996-01-12 Sharp Corp Substrate covered with ferroelectric crystal thin film ferroelectric thin film element including the same, and method of manufacturing the ferroelectric thin film element
JPH10200059A (en) * 1997-01-10 1998-07-31 Sharp Corp Ferroelectric thin film element and its manufacturing method

Also Published As

Publication number Publication date
KR20000042400A (en) 2000-07-15

Similar Documents

Publication Publication Date Title
US6649957B2 (en) Thin film polycrystalline memory structure
US6352898B2 (en) Method of manufacturing a semiconductor memory device incorporating a capacitor therein
KR100324587B1 (en) Method for forming ferroelectric capacitor capable of preventing degradation of electrode during high temperature annealing
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
KR100321714B1 (en) Method for forming capacitor of semiconductor memory device
KR100291181B1 (en) Method for forming FeRAM
KR100545702B1 (en) Capacitor diffusion barrier film formation of ferroelectric memory device
KR100573835B1 (en) Method for forming ferroelectric capacitor by using Ta-NbN hard mask
KR100296128B1 (en) Capacitor Manufacturing Method of Ferroelectric Memory Device
KR100329760B1 (en) METHOD FOR FORMING FERAM HAVING NbSiN AS BARRIER LAYER
KR20030039893A (en) Capacitor in semiconductor device and the method for fabricating thereof
KR20020045157A (en) A method of forming ferroelectric capacitor in semiconductor device
KR100600054B1 (en) Method for forming FeRAM capable of preventing oxidation of polysilicon plug during ferroelectric crystallization process
KR100349693B1 (en) Method for forming ferroelectric capacitor
KR100492903B1 (en) Method of manufacturing capacitor for ferroelectric memory device
KR100388465B1 (en) Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof
KR20010061314A (en) A method for forming ferroelectric capacitor in semiconductor device
KR100321699B1 (en) A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer
KR101016963B1 (en) Method of manufacturing ferroelectric memory device
KR20010061110A (en) Method for manufacturing non-volatile ferroelectric memory device
KR100472724B1 (en) Method for fabrication of ferroelectric capacitor having tungsten plug
KR100399892B1 (en) Method for forming ferroelectric capacitor
KR100772707B1 (en) Capacitor in ferroelectric semiconductor memory device and Method of fabricating the same
KR100333661B1 (en) Method for forming electrode of ferroelectric capacitor
KR20000042388A (en) Ferroelectric capacitor of semiconductor device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee