KR100472724B1 - Method for fabrication of ferroelectric capacitor having tungsten plug - Google Patents
Method for fabrication of ferroelectric capacitor having tungsten plug Download PDFInfo
- Publication number
- KR100472724B1 KR100472724B1 KR10-2001-0087695A KR20010087695A KR100472724B1 KR 100472724 B1 KR100472724 B1 KR 100472724B1 KR 20010087695 A KR20010087695 A KR 20010087695A KR 100472724 B1 KR100472724 B1 KR 100472724B1
- Authority
- KR
- South Korea
- Prior art keywords
- ferroelectric capacitor
- lower electrode
- ferroelectric
- tungsten
- dielectric
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Abstract
본 발명은 높은 분극값을 갖는 강유전체 캐패시터 제조방법에 관한 것으로 이를 위한 본 발명은, 기판상에 제1 하부전극을 일축 결정방향으로 형성하는 단계; 상기 제1 하부전극상에 제2 하부전극을 상기 일축 결정방향으로 형성하는 단계; 및 상기 제2 하부전극상에 유전체를 상기 일축 결정방향으로 형성하는 단계를 포함하여 이루어진다.The present invention relates to a method of manufacturing a ferroelectric capacitor having a high polarization value, the present invention for forming a first lower electrode on the substrate in a uniaxial crystal direction; Forming a second lower electrode on the first lower electrode in the uniaxial crystal direction; And forming a dielectric on the second lower electrode in the uniaxial crystal direction.
Description
30 : 텅스텐 질화막 31 : 산소배리어막30 tungsten nitride film 31 oxygen barrier film
일반적으로, 반도체 메모리 소자에서 강유전체를 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. In general, by using a ferroelectric in a capacitor in a semiconductor memory device, development of a device capable of using a large-capacity memory while overcoming the limitation of refresh required in a DRAM (Dynamic Random Access Memory) device has been in progress.
이러한 강유전체를 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함)는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.Ferroelectric Random Access Memory (hereinafter referred to as 'FeRAM') using the ferroelectric is a nonvolatile memory device, which is a kind of nonvolatile memory device. Speeds are also comparable to DRAMs and are gaining popularity as next-generation memory devices.
이러한 FeRAM 소자의 유전체로는 페로브스카이트(Perovskite) 구조를 갖는 (Bi,La)4Ti3O12 (이하 BLT), Bi4Ti3O12 (이하, BTO), SrBi2Ta2O9 (이하 SBT), SrxBiy(TaiNbj)2O9 (이하 SBTN), Ba xSr(1-x)TiO3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 강유전체가 주로 사용되며, 이러한 강유전체는 상온에서 유전상수가 수백에서 수천에 이르고 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다.Dielectrics of such FeRAM devices include (Bi, La) 4 Ti 3 O 12 (hereinafter referred to as BLT), Bi 4 Ti 3 O 12 (hereinafter referred to as BTO), and SrBi 2 Ta 2 O 9 having a perovskite structure. (Hereinafter SBT), Sr x Bi y (Ta i Nb j ) 2 O 9 (hereinafter SBTN), Ba x Sr (1-x) TiO 3 (hereinafter BST), Pb (Zr, Ti) O 3 (hereinafter PZT Ferroelectrics such as) are mainly used, and these ferroelectrics have hundreds to thousands of dielectric constants at room temperature and have two stable Remnant polarization (Pr) states, which are thinned and applied to nonvolatile memory devices. Is being realized.
본 발명은 강유전체 캐패시터에 관한 것으로 특히, 텅스텐 플러그를 사용하는 경우에, 산소와 텅스텐의 확산방지 배리어로서 텅스텐 질화막을 사용하는 강유전체 캐패시터에 관한 것이다.The present invention relates to a ferroelectric capacitor, and more particularly, to a ferroelectric capacitor using a tungsten nitride film as a diffusion barrier of oxygen and tungsten when a tungsten plug is used.
일반적으로, 반도체 메모리 소자에서 강유전체를 캐패시터에 사용함으로써 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레시(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. In general, by using a ferroelectric in a capacitor in a semiconductor memory device, development of a device capable of using a large-capacity memory while overcoming the limitation of refresh required in a DRAM (Dynamic Random Access Memory) device has been in progress.
강유전체 메모리 소자의 캐패시터 제조공정에서는, 유전체 형성 후, 유전체를 결정화시키는 고온의 열공정이 필수적인데 이와 같은 결정화 공정이 필요한 이유는, 강유전체가 다결정질 (Polycrystal)의 구조를 갖는 경우에, 높은 유전상수와 잔류 분극성질 등 강유전체로서의 성질을 제대로 가질 수 있기 때문이다.In the capacitor manufacturing process of the ferroelectric memory device, a high temperature thermal process for crystallizing the dielectric after the formation of the dielectric is essential. The reason for such a crystallization process is that when the ferroelectric has a polycrystalline structure, a high dielectric constant and This is because ferroelectric properties such as residual polarization properties can be properly obtained.
이러한 FeRAM 소자의 유전체로는 페로브스카이트(Perovskite) 구조를 갖는 (Bi,La)4Ti3O12 (이하 BLT), SrBi2Ta2O9 (이하 SBT), SrxBiy(TaiNbj)2O9 (이하 SBTN), BaxSr(1-x)TiO3 (이하, BST), Pb(Zr,Ti)O3 (이하 PZT) 와 같은 강유전체가 주로 사용되며, 이러한 강유전체는 상온에서 유전상수가 수백에서 수천에 이르고 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성 메모리 소자로의 응용이 실현되고 있다.Dielectrics of such FeRAM devices include (Bi, La) 4 Ti 3 O 12 (hereinafter referred to as BLT), SrBi 2 Ta 2 O 9 (hereinafter referred to as SBT), and Sr x Bi y (Ta i ) having a perovskite structure. Ferroelectrics such as Nb j ) 2 O 9 (hereinafter referred to as SBTN), Ba x Sr (1-x) TiO 3 (hereinafter referred to as BST) and Pb (Zr, Ti) O 3 (hereinafter referred to as PZT) are mainly used. At room temperature, the dielectric constant reaches hundreds to thousands and has two stable Remnant polarization (Pr) states, so that the thin film is applied to a nonvolatile memory device.
고온의 산소분위기에서 수행되는 결정화 공정은 스토리지노드 플러그의 열화를 초래하고, 이를 억제하기 위해서 저온에서 결정화공정을 수행하는 경우에는 강유전체의 결정화가 제대로 이루어지지 않아, 원하는 만큼의 높은 분극값을 가질 수 없어 강유전체로서의 성질을 제대로 나타내지 못하기 때문이다.The crystallization process performed in a high temperature oxygen atmosphere causes deterioration of the storage node plug. When the crystallization process is performed at low temperature to suppress this, the ferroelectric crystallization is not performed properly, and thus the polarization may have a high polarization value as desired. This is because they do not properly exhibit ferroelectric properties.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 높은 분극값과 안정된 스토리지노드 플러그를 갖는 강유전체 캐패시터 제조방법을 제공함을 그 목적으로 한다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to provide a method of manufacturing a ferroelectric capacitor having a high polarization value and a stable storage node plug.
상기한 목적을 달성하기 위한 본 발명은, 기판상에 제1 하부전극을 일축 결정방향으로 형성하는 단계; 상기 제1 하부전극상에 제2 하부전극을 상기 일축 결정방향으로 형성하는 단계; 및 상기 제2 하부전극상에 유전체를 상기 일축 결정방향으로 형성하는 단계를 포함하여 이루어진다.The present invention for achieving the above object, the step of forming a first lower electrode on the substrate in the uniaxial crystal direction; Forming a second lower electrode on the first lower electrode in the uniaxial crystal direction; And forming a dielectric on the second lower electrode in the uniaxial crystal direction.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.Hereinafter, the most preferred embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
(Bi,La)4Ti3O12 (이하, BLT), Bi4Ti3O12 (이하, BTO) 강유전체는 강한 비등방성 (anisotropy)의 분극특성을 갖는데, c축으로는 약 5uC/cm2으로 매우 작은 반면에, a축으로는 약 50uC/cm2의 분극값을 갖는다. 따라서, 분극값이 증가된 BLT 또는 BTO 강유전체를 얻기 위해서는 c축 배향성은 억제하고 a축 배향성은 증가시켜야 한다.(Bi, La) 4 Ti 3 O 12 (hereinafter referred to as BLT) and Bi 4 Ti 3 O 12 (hereinafter referred to as BTO) ferroelectrics have strong anisotropy polarization characteristics.The c axis is about 5uC / cm2. While very small, the a-axis has a polarization value of about 50 uC / cm 2. Therefore, in order to obtain a BLT or BTO ferroelectric with increased polarization value, c-axis orientation should be suppressed and a-axis orientation should be increased.
이후 도1c에서 처럼, 콘택홀(7) 내의 반도체 기판에 티타늄 실리사이드 (TiSi)(8)을 형성하는데, 콘택홀(7)을 포함하는 제2 층간절연막(6)상에 티타늄(Ti)을 얇게 증착하고 급속열처리(Rapid Thermal Process; RTP)하여 드레인/소오스영역의 실리콘(Si)원자와 티타늄(Ti)의 반응을 유발시켜, 티타늄 실리사이드(8)를 형성하고, 미반응 티타늄을 제거한다. 이 때,티타늄 실리사이드(8)는 후속으로 형성될 텅스텐 플러그(9)와 드레인/소오스 영역과의 오믹 콘택(Ohmic contact)을 형성해 준다.Thereafter, as shown in FIG. 1C, a titanium silicide (TiSi) 8 is formed in the semiconductor substrate in the contact hole 7, and the titanium (Ti) is thinly deposited on the second interlayer insulating film 6 including the contact hole 7. Deposition and Rapid Thermal Process (RTP) cause the reaction of silicon (Si) atoms and titanium (Ti) in the drain / source region to form titanium silicide (8) and remove unreacted titanium. At this time, the titanium silicide 8 forms an ohmic contact between the tungsten plug 9 to be subsequently formed and the drain / source region.
시드레이어로는 a축 방향으로 성장시킨 루테늄이외에도 CeO2, SrTiO3, LNO(LaNiO3), LAlO(LaAlO3), RTN(RuxTiyNz)등이 있지만, 현재의 대구경 웨이퍼 상에서 양산가능성이 있는 물질은 루테늄이외에는 많지 않은 실정이다.Cedars include CeO 2 , SrTiO 3 , LNO (LaNiO 3 ), LAlO (LaAlO 3 ), RTN (Ru x Ti y N z ) in addition to ruthenium grown in the a-axis direction, but can be mass produced on current large-diameter wafers. There is not much substance other than ruthenium.
백금은 방향성이 우수하지만 백극만으로 하부전극을 형성할 경우에는, 원하는 일축 방향을 갖게 하부전극을 형성하기가 용이하지 않다. 따라서, 일축방향을 갖는 루테늄을 시드레이어로 사용하고 그 상부에 백금을 형성하면, 루테늄과 동일한 축 방향을 갖는 백금 하부전극을 용이하게 형성할 수 있다.Although platinum has excellent directionality, when the lower electrode is formed only by the white electrode, it is not easy to form the lower electrode having a desired uniaxial direction. Therefore, when ruthenium having a uniaxial direction is used as a seed layer and platinum is formed thereon, the platinum lower electrode having the same axial direction as ruthenium can be easily formed.
다음으로, 도1f에 도시된 바와 같이, 하부전극(11,12,13)과 유전체(15) 및 상부전극(16)을 차례로 형성하는데, 하부전극은 산소배리어층(11), 접착층(12), 메탈층(13) 등의 여러층을 적층하여 사용할 수도 있다. 통상적으로, 메탈층(13)으로는 백금(Pt), 이리듐(Ir), 루테늄(Ru), 텅스텐(W), 텅스테 질화막(WN)등을 사용하며, 접착층(12)으로는 이리듐 산화막(IrOx), 루테늄 산화막(RuOx), 텅스텐 산화막(WOx)등을 사용하며, 산소배리어층(11)으로는 이리듐 또는 루테늄 등을 사용한다.Next, as shown in FIG. 1F, the lower electrodes 11, 12, 13, the dielectric 15, and the upper electrode 16 are sequentially formed, and the lower electrodes are the oxygen barrier layer 11 and the adhesive layer 12. Multiple layers, such as the metal layer 13, can also be laminated | stacked and used. Typically, as the metal layer 13, platinum (Pt), iridium (Ir), ruthenium (Ru), tungsten (W), tungsten nitride film (WN), or the like is used, and as the adhesive layer 12, an iridium oxide film ( IrOx), ruthenium oxide film (RuOx), tungsten oxide film (WOx), etc. are used, and iridium, ruthenium, etc. are used for the oxygen barrier layer 11.
도1 내지 도7은 본 발명에 따른 강유전체 캐패시터의 제조공정을 도시한 도면으로 이를 참조하여 설명한다.1 to 7 are views illustrating a manufacturing process of a ferroelectric capacitor according to the present invention.
도2a는 플러그로 사용될 텅스텐을 콘택홀을 포함한 제2 층간절연막(6) 상에 CVD 방식을 이용하여 형성한 모습을 보인 도면으로, 텅스텐은 CVD 방식을 이용하여 증착되기 때문에 도2a에서처럼, 콘택홀(7) 중앙에 미세한 솔기(seam)가 형성된다.FIG. 2A is a view showing the formation of tungsten to be used as a plug on the second interlayer insulating film 6 including the contact hole by the CVD method. As shown in FIG. 2A, the contact hole is formed because the tungsten is deposited using the CVD method. (7) A fine seam is formed in the center.
도2b는 텅스텐(W)을 에치백하는 공정에서, 이러한 미세한 솔기가 심하게 식각되어 요철모양의 링이 발생되는 것을 보인 도면으로, 텅스텐 링은 후속 티타늄 질화막(TiN) 증착후 수행되는 CMP 공정에서 노출되게 된다.FIG. 2B is a view showing that such a fine seam is severely etched to generate an uneven ring in the process of etching back tungsten (W), and the tungsten ring is exposed in a CMP process performed after a subsequent titanium nitride film (TiN) deposition. Will be.
노출된 텅스텐 링은 산소배리어막인 이리듐막 내부로 확산되어 강유전체 결정화 어닐 공정에서 유입되는 산소와 반응하여 체적 팽창을 일으키게 되고, 이에 따라 리프팅(lifting)을 유발시킨다.The exposed tungsten ring diffuses into the iridium film, which is an oxygen barrier film, and reacts with oxygen introduced in the ferroelectric crystallization annealing process to cause volume expansion, thereby causing lifting.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 에치백 공정으로 인한 화학기상증착된 텅스텐 플러그의 미세한 솔기로 인한 결함을 방지할 수 있는 텅스텐 질화막을 배리어막으로 사용하는 강유전체 캐패시터 제조방법을 제공함을 그 목적으로 한다.The present invention is to solve the above-mentioned conventional problems, to provide a ferroelectric capacitor manufacturing method using a tungsten nitride film as a barrier film that can prevent defects due to the fine seam of the chemical vapor-deposited tungsten plug due to the etch back process. For that purpose.
상기한 목적을 달성하기 위한 본 발명은, 기판 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막을 선택적으로 식각하여 기판 기판을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 포함하는 제1 절연막 상에 텅스텐을 증착하는 단계; 상기 제1 절연막의 표면이 노출되도록 상기 텅스텐을 화학기계연마하여 플러그를 형성하는 단계; 상기 텅스텐 플러그의 표면을 질화처리하여 배리어막인 텅스텐질화막을 형성하는 단계; 상기 텅스텐 질화막 상에 하부전극을 형성하는 단계; 상기 하부전극 상에 유전체를 형성하는 단계; 및 상기 유전체 상에 상부전극을 형성하는 단계를 포함하는 강유전체 캐패시터의 제조방법을 제공한다.The present invention for achieving the above object, forming a first insulating film on a substrate; Selectively etching the first insulating layer to form a contact hole exposing the substrate substrate; Depositing tungsten on a first insulating film including the contact hole; Chemically polishing the tungsten to form a plug such that the surface of the first insulating film is exposed; Nitriding the surface of the tungsten plug to form a tungsten nitride film as a barrier film; Forming a lower electrode on the tungsten nitride film; Forming a dielectric on the lower electrode; And it provides a method of manufacturing a ferroelectric capacitor comprising the step of forming an upper electrode on the dielectric.
이 때 티타늄질화막(8)은 후속 열처리공정시, 하부전극으로부터 폴리실리콘플러그(7) 또는 반도체기판(0)으로 물질들이 확산하는 것을 방지하는 역할을 하는 배리어 메탈이다.At this time, the titanium nitride film 8 is a barrier metal that serves to prevent the diffusion of materials from the lower electrode to the polysilicon plug 7 or the semiconductor substrate 0 during the subsequent heat treatment process.
이어서, 도3과 도4에 도시된 바와 같이 배리어 메탈(8)을 포함한 제2 층간절연막(6) 상에 하부전극을 형성한다. 본 발명의 일실시예에서는 (200)면으로 성장시킨 루테늄 전극(9)을 먼저 형성한다. 루테늄 전극은 시드레이어의 역할의 하게 되며, a축 방향중 (100)면의 경우에 비해 (200)면으로 성장이 잘 이루어지므로 (200)면을 갖는 루테늄을 먼저 형성한다. 여기서, (100)면과 (200)면 및 (300)면 등은 모두 a축 방향에 해당하는 패밀리이다.(200)면으로 성장시킨 루테늄전극(9)을 형성하고 나서, 그 상부에 백금전극(10)을 형성하는데, 상기 루테늄전극(9)의 결정방향과 결정부정합을 이루지 않으면서 후속 BLT 또는 BTO 강유전체의 a축 방향과 일치하도록 (100)면으로 성장된 백금전극(10)을 형성한다. 백금의 경우 (100)면으로 성장이 쉽지 않지만 그 하부에 루테늄전극(9)이 같은 a축 방향인 (200)면으로 성장되어 있으므로 (100)면으로 성장이 가능하다.루테늄전극(9)과 백금전극(10)은 물리기상증착법 (Physical Vapor Deposition), 화학기상증착법 (Chemical Vapor Deposition) 또는 단원자증착법 (Atomic Layer Deposition)을 이용하여 형성하며, 두께는 100 ∼ 3000Å으로 한다.Subsequently, as shown in FIGS. 3 and 4, a lower electrode is formed on the second interlayer insulating film 6 including the barrier metal 8. In one embodiment of the present invention, the ruthenium electrode 9 grown to the (200) plane is first formed. The ruthenium electrode plays a role of a seeder, and thus, ruthenium having a (200) plane is formed first because the growth is performed to the (200) plane better than that of the (100) plane in the a-axis direction. Here, the (100) plane, the (200) plane, and the (300) plane are all families corresponding to the a-axis direction. After forming the ruthenium electrode 9 grown on the (200) plane, the platinum electrode is formed thereon. (10) to form a platinum electrode (10) grown to the (100) plane to match the a-axis direction of the subsequent BLT or BTO ferroelectric without forming a crystal mismatch with the ruthenium electrode (9) . In the case of platinum, it is not easy to grow to the (100) plane, but since the ruthenium electrode 9 is grown to the (200) plane in the same a-axis direction, it is possible to grow to the (100) plane. The platinum electrode 10 is formed using physical vapor deposition, chemical vapor deposition, or atomic layer deposition, and has a thickness of 100 to 3000 mW.
도3a 내지 도3c는 본 발명에 따른 강유전체 캐패시터 제조공정을 도시한 도면으로 이를 참조하여 설명한다. 먼저, 도3a는 텅스텐 플러그를 증착한 모습을 보인 도면으로 텅스텐 플러그를 증착하기까지는 종래기술과 유사하다.3A to 3C illustrate a ferroelectric capacitor manufacturing process according to the present invention. First, Figure 3a is a view showing the deposition of the tungsten plug is similar to the prior art until the deposition of the tungsten plug.
삭제delete
티타늄 실리사이드(28)를 콘택홀 내에 형성하는 공정은 종래와 유사하다. 즉, 콘택홀(27)을 포함하는 제2 층간절연막(26)상에 티타늄(Ti)을 얇게 증착하고, RTA 공정을 실시하여 드레인/소오스 영역의 실리콘(Si)원자와 티타늄(Ti)의 반응을 유발시켜, 티타늄 실리사이드(28)를 형성하고, 미반응 티타늄을 제거한다. 이 때,티타늄 실리사이드(28)는 후속으로 형성될 텅스텐 플러그(29)와 드레인/소오스 영역과의 오믹 콘택(Ohmic contact)을 형성해 콘택 저항을 감소시켜 준다.The process of forming the titanium silicide 28 in the contact hole is similar to the prior art. That is, a thin layer of titanium (Ti) is deposited on the second interlayer insulating layer 26 including the contact hole 27, and an RTA process is performed to react the silicon (Si) atoms and titanium (Ti) in the drain / source region. To form titanium silicide 28 and remove unreacted titanium. At this time, the titanium silicide 28 forms an ohmic contact between the tungsten plug 29 to be subsequently formed and the drain / source region to reduce the contact resistance.
이와 같이 하부전극을 형성한 이후에, 백금전극(10) 상에 BLT 또는 BTO 강유전체를 형성하는데, 스핀온(spin-on) 방법, PVD법, CVD법 또는 ALD법을 이용하여 a축 방향으로 우선배향(Preferred Orientation)시킨 강유전체(11)를 형성한다.After the lower electrode is formed in this way, a BLT or BTO ferroelectric is formed on the platinum electrode 10. The spin-on method, the PVD method, the CVD method, or the ALD method is used first in the a-axis direction. Preferred orientated ferroelectric 11 is formed.
BLT, BTO 강유전체(11)를 스핀온 방법으로 형성할 경우에, BLT, BTO 강유전체는 핵 생성을 위한 급속열처리(Rapid Thermal Process : RTP) 공정과 결정립 성장을 위한 로(furnace) 열처리공정을 거쳐서 형성된다.When the BLT and BTO ferroelectrics 11 are formed by the spin-on method, the BLT and BTO ferroelectrics are formed through a rapid thermal process (RTP) process for nucleation and a furnace heat treatment process for grain growth. do.
본 발명은 일축방향으로 성장시킨 하부전극을 이용하여 그 상부에 동일한 축방향으로 유전체를 형성하기 때문에 높은 분극값을 갖는 강유전체를 얻을 수 있으며, 이에 따라 후속 열처리공정에서 종래와 같은 고온의 필요치 않아, 고온으로 인한 플러그 열화현상을 억제할 수 있다.According to the present invention, since the dielectric is formed in the same axial direction by using the lower electrode grown in the uniaxial direction, a ferroelectric having a high polarization value can be obtained. Plug degradation due to high temperature can be suppressed.
핵생성을 위한 급속열처리 공정시에, 공정온도은 400 ∼ 650℃ 이며 승온속도(ramp-up rate)는 50℃/sec ∼ 300℃/sec 의 범위를 갖는다. 또한, RTP 공정에서 사용되는 반응가스로는 O2, N2, N2O, N2 + O2 등의 가스를 사용한다In the rapid heat treatment process for nucleation, the process temperature is 400 to 650 ° C. and the ramp-up rate is in the range of 50 ° C./sec to 300 ° C./sec. In addition, as the reaction gas used in the RTP process, gases such as O 2 , N 2 , N 2 O, and N 2 + O 2 are used.
결정립성장을 위한 로 열처리는 400 ∼ 650℃의 온도와 상압에서 N2, Ar, Ne, He 등의 환원가스를 이용하여 수행된다.Furnace heat treatment for grain growth is carried out using a reducing gas such as N2, Ar, Ne, He at a temperature of 400 ~ 650 ℃.
BLT, BTO 강유전체(11)를 화학기상증착법을 이용하여 형성할 경우에, 반응가스로는 O2, N2, N2O, N2 + O2, Ar등의 가스를 사용하며, 형성온도는 200 ∼ 650℃의 범위를 갖고, 압력은 0.1m Torr ∼ 10 Torr로 한다.When the BLT and BTO ferroelectrics 11 are formed by chemical vapor deposition, gases such as O 2 , N 2 , N 2 O, N 2 + O 2 , and Ar are used, and the formation temperature is 200. It has the range of -650 degreeC, and a pressure is 0.1 m Torr-10 Torr.
이와 같이 BLT 또는 BTO 강유전체를 형성한 후에 강유전체(11)상에 상부전극(12)을 형성하는데, 상부전극을 형성하는 물질로는 백금(Pt), 이리듐 (Ir), 이리듐산화막(IrOx), 루테늄(Ru), 루테늄산화막(RuOx) 텅스텐(W), 텅스텐질화막(WN), 텅스텐산화막(WOx) 또는 티타늄질화막(TiN)등을 사용한다.As described above, after forming the BLT or BTO ferroelectric, the upper electrode 12 is formed on the ferroelectric 11. The materials forming the upper electrode are platinum (Pt), iridium (Ir), iridium oxide (IrOx), and ruthenium. (Ru), ruthenium oxide film (RuOx) tungsten (W), tungsten nitride film (WN), tungsten oxide film (WOx), titanium nitride film (TiN), or the like.
이후에 상기 상부전극, 강유전체, 하부전극을 패터닝하여 캐패시터 제조공정을 완료한다.Thereafter, the upper electrode, the ferroelectric, and the lower electrode are patterned to complete a capacitor manufacturing process.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and the present invention may be variously substituted, modified, and changed without departing from the spirit of the present invention. It will be apparent to those of ordinary skill in the art.
상부전극(36)으로는 백금(Pt), 이리듐 (Ir), 이리듐 산화막(IrOx), 루테늄(Ru), 루테늄 산화막(RuOx), 텅스텐(W), 텅스텐 질화막(WN), 텅스텐 산화막 (WOx) 또는 티타늄 질화막(TiN)등을 사용하여 형성하는데, 유기금속화학증착 (Metal Organic CVD : 이하 MOCVD라 함) 방식, CVD 방식, PVD 방식, ALD 방식 또는 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 함) 방식 등을 이용하여 형성한다.이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The upper electrode 36 includes platinum (Pt), iridium (Ir), iridium oxide (IrOx), ruthenium (Ru), ruthenium oxide (RuOx), tungsten (W), tungsten nitride (WN), tungsten oxide (WOx) Or a titanium nitride film (TiN), or the like, which may be formed of an organic metal chemical vapor deposition method (hereinafter referred to as MOCVD) method, a CVD method, a PVD method, an ALD method or a Plasma Enhanced Chemical Vapor Deposition; PECVD), etc.) As described above, the present invention is not limited to the above-described embodiments and the accompanying drawings, and various substitutions within the scope of the present invention do not depart from the technical spirit, Modifications and variations will be apparent to those of ordinary skill in the art.
삭제delete
본 발명을 강유전체 캐패시터에 적용하게 되면, 텅스텐 플러그 사용시에 안정된 플러그 특성을 얻을 수 있어, 소자 동작의 신뢰성을 확보할 수 있는 효과가 있다.When the present invention is applied to a ferroelectric capacitor, it is possible to obtain a stable plug characteristic when using a tungsten plug, thereby ensuring the reliability of device operation.
도1 내지 도7은 본 발명의 일실시예에 따른 강유전체 캐패시터 제조공정을 도시한 도면 1 to 7 are diagrams illustrating a ferroelectric capacitor manufacturing process according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
0 : 기판 1 : 필드절연막0: substrate 1: field insulating film
2 : 게이트전극 3 : 스페이서2: gate electrode 3: spacer
4 : 제1 층간절연막 5 : 비트라인4: first interlayer insulating film 5: bit line
6 : 제2 층간절연막 7 : 폴리실리콘 플러그6: second interlayer insulating film 7: polysilicon plug
8 : 배리어 메탈 9 : 루테늄 전극8: barrier metal 9: ruthenium electrode
10 : 백금 전극 11 : 강유전체10 platinum electrode 11 ferroelectric
28 : 티타늄 실리사이드 29 : 텅스텐28: titanium silicide 29: tungsten
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087695A KR100472724B1 (en) | 2001-12-29 | 2001-12-29 | Method for fabrication of ferroelectric capacitor having tungsten plug |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0087695A KR100472724B1 (en) | 2001-12-29 | 2001-12-29 | Method for fabrication of ferroelectric capacitor having tungsten plug |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030057622A KR20030057622A (en) | 2003-07-07 |
| KR100472724B1 true KR100472724B1 (en) | 2005-03-08 |
Family
ID=32215395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0087695A KR100472724B1 (en) | 2001-12-29 | 2001-12-29 | Method for fabrication of ferroelectric capacitor having tungsten plug |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100472724B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191133A (en) * | 1994-11-10 | 1996-07-23 | Sony Corp | Capacitor structure of semiconductor device and manufacture thereof |
| KR20000042400A (en) * | 1998-12-24 | 2000-07-15 | 김영환 | Method for manufacturing ferroelectric capacitor capable of preventing degradation of characteristic of electrode caused by high temperature thermal treatment |
| KR20010030026A (en) * | 1999-07-28 | 2001-04-16 | 마찌다 가쯔히꼬 | Single phase perovskite ferroelectric film on platinum electrode and method for forming same |
| JP2001332514A (en) * | 2000-05-23 | 2001-11-30 | Sony Corp | Method of forming oriented metal thin film and function device therewith |
-
2001
- 2001-12-29 KR KR10-2001-0087695A patent/KR100472724B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08191133A (en) * | 1994-11-10 | 1996-07-23 | Sony Corp | Capacitor structure of semiconductor device and manufacture thereof |
| KR20000042400A (en) * | 1998-12-24 | 2000-07-15 | 김영환 | Method for manufacturing ferroelectric capacitor capable of preventing degradation of characteristic of electrode caused by high temperature thermal treatment |
| KR20010030026A (en) * | 1999-07-28 | 2001-04-16 | 마찌다 가쯔히꼬 | Single phase perovskite ferroelectric film on platinum electrode and method for forming same |
| JP2001332514A (en) * | 2000-05-23 | 2001-11-30 | Sony Corp | Method of forming oriented metal thin film and function device therewith |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030057622A (en) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849505B2 (en) | Semiconductor device and method for fabricating the same | |
| US6352898B2 (en) | Method of manufacturing a semiconductor memory device incorporating a capacitor therein | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| US20030059959A1 (en) | Method for fabricating capacitor | |
| JP2001127258A (en) | Semiconductor device and manufacturing method therefor | |
| KR100472724B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
| KR100448233B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
| KR100390837B1 (en) | Method for forming capacitor | |
| KR100443362B1 (en) | Method for fabricating capacitor with 2 step annealing in semiconductor device | |
| KR100388465B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| KR20030039893A (en) | Capacitor in semiconductor device and the method for fabricating thereof | |
| KR100384846B1 (en) | Method for fabricating capacitor | |
| KR100353809B1 (en) | Method for manufacturing ferroelectric capacitor | |
| KR100772707B1 (en) | Capacitor in ferroelectric semiconductor memory device and Method of fabricating the same | |
| KR100384869B1 (en) | Method of fabricating capacitor | |
| KR20030054054A (en) | Method of fabricating Capacitor in ferroelectric semiconductor memory device | |
| KR19990080412A (en) | High dielectric constant capacitor with double dielectric film and manufacturing method | |
| KR100492903B1 (en) | Method of manufacturing capacitor for ferroelectric memory device | |
| KR100448242B1 (en) | Method for fabricating capacitor top electrode in semiconductor device | |
| KR100388466B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| KR20010113111A (en) | Formation method of capacitor using high pressure heat treatment | |
| KR101016950B1 (en) | Fabricating method of ferroelectric capacitor in semiconductor device | |
| KR100573835B1 (en) | Method for forming ferroelectric capacitor by using Ta-NbN hard mask | |
| KR100578211B1 (en) | Fabricating method of ferroelectric capacitor in semiconductor device | |
| KR100390844B1 (en) | Ferroelectric capacitor in semiconductor device and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |