KR20010113111A - Formation method of capacitor using high pressure heat treatment - Google Patents
Formation method of capacitor using high pressure heat treatment Download PDFInfo
- Publication number
- KR20010113111A KR20010113111A KR1020000033235A KR20000033235A KR20010113111A KR 20010113111 A KR20010113111 A KR 20010113111A KR 1020000033235 A KR1020000033235 A KR 1020000033235A KR 20000033235 A KR20000033235 A KR 20000033235A KR 20010113111 A KR20010113111 A KR 20010113111A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- lower electrode
- heat treatment
- high pressure
- capacitor
- Prior art date
Links
- 238000010438 heat treatment Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000003990 capacitor Substances 0.000 title claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000002425 crystallisation Methods 0.000 claims abstract description 7
- 230000008025 crystallization Effects 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 239000012298 atmosphere Substances 0.000 claims abstract description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 229910001924 platinum group oxide Inorganic materials 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052726 zirconium Inorganic materials 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 229910002091 carbon monoxide Inorganic materials 0.000 claims description 3
- -1 oxygen Chemical compound 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 19
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910016062 BaRuO Inorganic materials 0.000 description 3
- 229910002673 PdOx Inorganic materials 0.000 description 3
- 229910002842 PtOx Inorganic materials 0.000 description 3
- 229910019897 RuOx Inorganic materials 0.000 description 3
- 229910004121 SrRuO Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910010060 TiBN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 초고압 열처리를 이용한 커패시터 형성방법에 관한 것이다. 여기서, 본 발명은 하지층이 형성된 반도체 기판 상에 하부전극을 형성하고, 상기 하부전극을 100atm 내지 5000atm의 초고압 분위기에서 열처리하고, 상기 하부전극 상에 유전막을 형성하여, 상기 하부전극 열처리 온도보다 낮은 온도에서 상기 유전막의 결정화 열처리를 행한 후, 상기 유전막 상에 상부전극을 형성하는 것을 특징으로 하는 초고압 열처리를 이용한 커패시터 형성방법을 제공한다. 본 발명에 의하면, 후속의 열처리 공정에 따른 하부전극물질의 그레인 성장이나 리플로우 등이 발생하지 않게 되어 하부전극의 변형이 감소하게 되고, 누설전류의 감소 등의 전기적 특성이 우수한 커패시터를 제공할 수가 있다.The present invention relates to a method of forming a capacitor using ultra-high pressure heat treatment. Herein, the present invention forms a lower electrode on a semiconductor substrate on which an underlayer is formed, heat-treats the lower electrode in an ultra-high pressure atmosphere of 100 atm to 5000 atm, and forms a dielectric film on the lower electrode, thereby lowering the lower electrode heat treatment temperature. After performing the crystallization heat treatment of the dielectric film at a temperature, there is provided a capacitor forming method using an ultra-high pressure heat treatment, characterized in that to form an upper electrode on the dielectric film. According to the present invention, grain growth, reflow, and the like of the lower electrode material do not occur in a subsequent heat treatment process, so that deformation of the lower electrode is reduced, and a capacitor having excellent electrical characteristics such as a reduction of leakage current can be provided. have.
Description
본 발명은 반도체 소자의 커패시터 형성방법에 관한 것으로, 더욱 상세하게는 초고압 열처리를 이용한 커패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly to a method of forming a capacitor using ultra-high pressure heat treatment.
반도체 메모리 소자가 고집적화됨에 따라 커패시터의 정전용량을 높이기 위해 커패시터의 유전막의 두께를 줄이는 박막화 작업과 함께 실린더, 핀, 반구형의 그레인과 같이 하부전극을 3차원 구조로 형성하거나 유전막을 고유전물질로 사용하는 연구가 활발하게 진행되고 있다. 이러한 BST((Ba,Sr)TiO3), PZT((Pb,Zr)TiO3), PLZT((Pb,La)(Zr,Ti)O3)와 같은 고유전막은 기존의 전극 물질인 다결정 실리콘을 전극으로 사용하기 어렵기 때문에 새로운 전극 물질을 사용해야 한다.As semiconductor memory devices are highly integrated, thinning of the dielectric film of the capacitor is reduced to increase the capacitance of the capacitor, and lower electrodes are formed in three-dimensional structures such as cylinders, pins, and hemispherical grains, or dielectric films are used as high dielectric materials. Research is being actively conducted. The high dielectric films such as BST ((Ba, Sr) TiO 3 ), PZT ((Pb, Zr) TiO 3 ), and PLZT ((Pb, La) (Zr, Ti) O 3 ) are polycrystalline silicon, which is a conventional electrode material. Is difficult to use as an electrode, so a new electrode material must be used.
최근들어, 1G DRAM 이상의 소자에서 고유전막을 반도체 소자에 적용하기 위한 커패시터의 하부전극 물질로 Pt, Ru, Ir 등의 백금족 금속막을 사용하고 있다. 이러한 하부전극 상에 BST, Ta2O5등의 유전막을 형성한 경우에는 전기적 특성을 향상시키기 위하여 600℃∼700℃의 고온에서 열처리가 필요하다. 그러나 이러한 열처리 과정에서 하부전극 물질의 그레인 성장(grain growth), 리플로우(reflow) 등이 일어나서 하부전극의 변형이 관찰된다. 이러한 하부전극의 변형은 불균일한 유전막 및 상부전극의 형성을 초래하여 누설전류 증가의 원인이 되며, 심한 경우에는 쇼트를 일으키는 원인이 되기도 한다.Recently, platinum group metal films such as Pt, Ru, Ir, and the like have been used as lower electrode materials of capacitors for applying high-k dielectric films to semiconductor devices in devices having 1G DRAM or more. When a dielectric film such as BST or Ta 2 O 5 is formed on the lower electrode, heat treatment is required at a high temperature of 600 ° C. to 700 ° C. in order to improve electrical characteristics. However, grain growth, reflow, and the like of the lower electrode material occur during the heat treatment, and deformation of the lower electrode is observed. Such deformation of the lower electrode causes the formation of an uneven dielectric film and the upper electrode, which causes an increase in leakage current, and in some cases, may cause a short.
본 발명이 이루고자 하는 기술적 과제는 하부전극 물질이 후속의 열처리 공정에 따라 변형되는 것을 최소화시키는 초고압 열처리를 이용한 커패시터 형성방법을 제공함에 있다.An object of the present invention is to provide a method of forming a capacitor using ultra-high pressure heat treatment to minimize the deformation of the lower electrode material in the subsequent heat treatment process.
도 1 내지 도 3은 본 발명의 일실시예에 따른 커패시터 형성방법을 도시한 단면도들이다.1 to 3 are cross-sectional views illustrating a capacitor forming method according to an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따른 커패시터 형성방법을 도시한 단면도이다.4 is a cross-sectional view illustrating a method of forming a capacitor according to another embodiment of the present invention.
도 5는 종래의 방법에 따라 하부전극을 열처리한 경우의 SEM(Scanning Electron Microscope) 사진이다.5 is a SEM (Scanning Electron Microscope) photograph when the lower electrode is heat-treated according to the conventional method.
도 6은 본 발명에 따라 하부전극을 초고압에서 열처리한 경우의 SEM 사진이다.6 is a SEM photograph when the lower electrode is heat-treated at an ultrahigh pressure according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 반도체 기판 102 : 소자분리막100 semiconductor substrate 102 device isolation film
104 : 소스영역 106 : 게이트영역104: source region 106: gate region
108 : 게이트 절연막 110 : 측벽스페이서108 gate insulating film 110 sidewall spacer
112 : 층간절연막 114 : 컨택플러그112: interlayer insulating film 114: contact plug
115 : 배리어막 116 : 하부전극115: barrier film 116: lower electrode
118 : 유전막 120 : 상부전극118 dielectric film 120 upper electrode
상기 기술적 과제를 달성하기 위하여 본 발명은, 하지층이 형성된 반도체 기판 상에 하부전극을 형성하는 단계와, 상기 하부전극을 100 atm 내지 5000 atm의 초고압 분위기에서 열처리하는 단계와, 상기 하부전극 상에 유전막을 형성하는 단계와, 상기 하부전극 열처리 온도보다 낮은 온도에서 상기 유전막의 결정화 열처리를 행하는 단계 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 초고압 열처리를 이용한 커패시터 형성방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a lower electrode on a semiconductor substrate on which an underlayer is formed, heat treating the lower electrode in an ultra-high pressure atmosphere of 100 atm to 5000 atm, and Forming a dielectric film, performing a crystallization heat treatment of the dielectric film at a temperature lower than the lower electrode heat treatment temperature, and forming an upper electrode on the dielectric film. to provide.
상기 하부전극을 열처리하는 단계는 Ar, N2, 산소를 포함한 질소, 산소를 포함한 Ar, CO 또는 N2O 가스 분위기에서 열처리하는 것이 바람직하다.In the heat treatment of the lower electrode, Ar, N 2 , nitrogen including oxygen, argon including oxygen, CO, or N 2 O gas may be heat-treated in an atmosphere.
상기 하부전극은 백금족 금속막, 백금족 산화물막, 도전성 페로브스카이트 물질막 또는 이들의 조합막으로 이루어지고, 상기 유전막은 Ta2O5막, SrTiO3막, (Ba, Sr)TiO3막, PbZrTiO3막, SrBi2Ta2O9막, (Pb, La)(Zr, Ti)O3막, Bi4Ti3O12막 또는 이들의 조합막으로 이루어지며, 상기 상부전극은 백금족 금속막, 백금족 산화물막, 도전성 페로브스카이트 물질막, 금속질화물막 또는 이들의 조합막으로 형성하는 것이 바람직하다.The lower electrode includes a platinum group metal film, a platinum group oxide film, a conductive perovskite material film, or a combination thereof, and the dielectric film includes a Ta 2 O 5 film, a SrTiO 3 film, a (Ba, Sr) TiO 3 film, PbZrTiO 3 film, SrBi 2 Ta 2 O 9 film, (Pb, La) (Zr, Ti) O 3 film, Bi 4 Ti 3 O 12 film or a combination thereof, the upper electrode is a platinum group metal film, It is preferable to form the platinum group oxide film, the conductive perovskite material film, the metal nitride film, or a combination film thereof.
이하, 첨부된 도면을 참조하여 본 발명에 따른 초고압 열처리를 이용한 커패시터 형성방법에 대한 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야의 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 본 발명의 범위를 한정하는 것으로 해석되어져서는 아니된다. 이하의 설명에서 어떤 층이 다른 층의 위에 존재한다고 기술될 때, 이는 다른 층의 바로 위에 존재할 수도 있고, 그 사이에 제3의 층이 게재될 수도 있다. 또한 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the capacitor forming method using the ultra-high pressure heat treatment according to the present invention. However, the following examples are provided to those skilled in the art to fully understand the present invention and should not be construed as limiting the scope of the present invention. In the following description, when a layer is described as being on top of another layer, it may be present directly on top of another layer, with a third layer interposed therebetween. In the drawings, the thickness or size of each layer is exaggerated for clarity and convenience of explanation. Like numbers refer to like elements in the figures.
<제 1 실시예><First Embodiment>
도 1 내지 도 3은 본 발명의 일실시예에 따른 커패시터 형성방법을 도시한 단면도들이다.1 to 3 are cross-sectional views illustrating a capacitor forming method according to an embodiment of the present invention.
도 1을 참조하면, 게이트 절연막(108), 게이트 전극(106), 측벽스페이서(110) 등을 포함하는 트랜지스터의 하부구조가 형성된 기판(100) 상에 층간 절연막(112)을 적층하고 식각하여, 기판(100)의 불순물 영역(예컨대 소스영역(104))과 전기적으로 연결하기 위한 컨택홀을 형성한다. 이어서, 컨택홀을 채우면서 하부전극을 형성할 수 있도록 도전성 물질을 적층하고 식각하여 컨택플러그(114) 및 하부전극(116)을 형성한다. 상기 컨택플러그(114) 및 하부전극(116)은 동일 물질막으로 형성될 수 있으며, PVD, CVD, 전기도금 등의 방법을 사용하여 형성할 수 있다. 상기 컨택플러그(114) 및 하부전극(116)은 백금족 금속막, 백금족 산화물막, 도전성 페로브스카이트 물질막 또는 이들의 조합막으로 형성하는 것이바람직하다. 상기 백금족 금속막은 Pt막, Rh막, Ru막, Ir막, Os막 또는 Pd막일 수 있다. 상기 백금족 산화물막은 PtOx막, RhOx막, RuOx막, IrOx막, OsOx막 또는 PdOx막일 수 있다. 상기 도전성 페로브스카이트(perovskite) 물질막은 CaRuO3막, SrRuO3막, BaRuO3막, BaSrRuO3막, CaIrO3막, SrIrO3막 또는 BaIrO3막일 수 있다. 상기 하부전극(116)은 예를들어 IrO2막과 Pt막이 순차적으로 적층된 2중막으로도 형성할 수 있다.Referring to FIG. 1, an interlayer insulating layer 112 is stacked and etched on a substrate 100 on which a substructure of a transistor including a gate insulating layer 108, a gate electrode 106, a sidewall spacer 110, and the like is formed. A contact hole for electrically connecting the impurity region (eg, the source region 104) of the substrate 100 is formed. Subsequently, the contact plug 114 and the lower electrode 116 are formed by stacking and etching a conductive material so as to form the lower electrode while filling the contact hole. The contact plug 114 and the lower electrode 116 may be formed of the same material film, and may be formed using a method such as PVD, CVD, or electroplating. The contact plug 114 and the lower electrode 116 are preferably formed of a platinum group metal film, a platinum group oxide film, a conductive perovskite material film, or a combination thereof. The platinum group metal film may be a Pt film, an Rh film, a Ru film, an Ir film, an Os film, or a Pd film. The platinum group oxide film may be a PtOx film, a RhOx film, a RuOx film, an IrOx film, an OsOx film, or a PdOx film. It said conductive perovskite (perovskite) film material layer CaRuO 3, SrRuO 3 film, BaRuO 3 film, BaSrRuO 3 film, CaIrO 3 film, may SrIrO 3 film or BaIrO 3 layer. The lower electrode 116 may be formed of, for example, a double layer in which an IrO 2 film and a Pt film are sequentially stacked.
이어서, 상기 하부전극(116)을 초고압 분위기에서 열처리한다. 상기 초고압 열처리법은 질소, 아르곤, 산소, 산소가 포함된 질소, 산소가 포함된 아르곤, CO 또는 N2O 등의 가스를 챔버내에 밀폐시킨 후 가스를 100 atm 내지 5000 atm의 초고압으로 가압한 상태에서 100℃ 내지 800℃의 온도로 시료를 열처리하는 방법이다.Subsequently, the lower electrode 116 is heat-treated in an ultrahigh pressure atmosphere. In the ultra-high pressure heat treatment method, a gas such as nitrogen, argon, oxygen, nitrogen containing oxygen, argon containing oxygen, CO, or N 2 O is sealed in a chamber, and the gas is pressurized to an ultra high pressure of 100 atm to 5000 atm. Heat treatment of the sample at a temperature of 100 ℃ to 800 ℃.
도 5 및 도 6은 열처리에 따른 하부전극의 변형 여부를 나타낸 SEM 사진들이다. 도 5는 종래의 방법에 따라 열처리를 실시한 경우의 SEM 사진이다. 도 6은 본 발명에 따라 초고압 열처리를 실시한 경우의 SEM 사진이다. 도 5에서 보여지는 바와 같이, 질소 분위기로 상압(1 atm)에서 700℃의 온도로 30분간 열처리한 결과 Ru 플러그 및 하부전극의 그레인 성장 및 변형이 관찰되었다. 그러나 도 6에서 보여지는 바와 같이, 질소분위기로 1500 atm의 초고압에서 700℃의 온도로 15분간 열처리한 결과 Ru 플러그 및 하부전극의 변형이 관찰되지 않았다. 따라서 Ru막으로 형성된 하부전극의 변형을 최소화시키는 열처리 방법으로서 초고압에서 열처리를 실시하는 것이 효과적이라는 것을 알수 있다. 이것은 하부전극을 초고압에서 열처리하면 하부전극의 변형이 없이 하부전극의 충진화(densification)가 일어나서 하부전극내의 내부적인 스트레스가 감소하기 때문이다.5 and 6 are SEM pictures showing the deformation of the lower electrode after the heat treatment. 5 is a SEM photograph when the heat treatment is performed according to a conventional method. 6 is an SEM photograph of the ultra high pressure heat treatment according to the present invention. As shown in FIG. 5, grain growth and deformation of the Ru plug and the lower electrode were observed as a result of heat treatment at a temperature of 700 ° C. for 30 minutes at atmospheric pressure (1 atm) in a nitrogen atmosphere. However, as shown in FIG. 6, when the heat treatment was performed for 15 minutes at a temperature of 700 ° C. at a high pressure of 1500 atm in a nitrogen atmosphere, deformation of the Ru plug and the lower electrode was not observed. Therefore, it can be seen that it is effective to perform heat treatment at ultra-high pressure as a heat treatment method to minimize the deformation of the lower electrode formed of the Ru film. This is because when the lower electrode is heat-treated at very high pressure, densification of the lower electrode occurs without deformation of the lower electrode, thereby reducing internal stress in the lower electrode.
도 2을 참조하면, 열처리를 한 상기 하부전극(116) 상에 유전막(118)을 형성한다. 상기 유전막(118)은 Ta2O5막, SrTiO3막, (Ba, Sr)TiO3막, PbZrTiO3막, SrBi2Ta2O9막, (Pb, La)(Zr, Ti)O3막, Bi4Ti3O12막 또는 이들의 조합막일 수 있다. 상기 유전막(118)은 CVD법으로 600℃이하의 저온에서 증착하는 것이 바람직하다.Referring to FIG. 2, a dielectric film 118 is formed on the lower electrode 116 subjected to heat treatment. The dielectric film 118 includes a Ta 2 O 5 film, an SrTiO 3 film, a (Ba, Sr) TiO 3 film, a PbZrTiO 3 film, an SrBi 2 Ta 2 O 9 film, and a (Pb, La) (Zr, Ti) O 3 film. , Bi 4 Ti 3 O 12 film or a combination thereof. The dielectric film 118 is preferably deposited at a low temperature of less than 600 ℃ by CVD.
이어서, 상기 하부전극(116)의 열처리 온도보다 낮은 온도에서 상기 유전막(118)의 결정화 열처리를 행한다. 결정화 열처리 온도가 상기 하부전극(116)의 초고압 열처리 온도보다 높은 경우는 하부전극(116)이 변형될 수 있다. 따라서 결정화 열처리 온도는 하부전극의 초고압 열처리 온도보다 낮아야 한다. 상기 결정화 열처리는 600℃∼700℃의 온도에서 실시하는 것이 바람직하다. 열처리 압력은 유전막에 따라 저압, 상압, 초고압을 선택할 수 있다. 상기 열처리에 의하여 유전막(118)이 조밀해져 커패시터의 정전용량이 향상되며, 커패시터의 누설전류 특성이 완화된다.Subsequently, crystallization heat treatment of the dielectric film 118 is performed at a temperature lower than the heat treatment temperature of the lower electrode 116. When the crystallization heat treatment temperature is higher than the ultrahigh pressure heat treatment temperature of the lower electrode 116, the lower electrode 116 may be deformed. Therefore, the crystallization heat treatment temperature should be lower than the ultrahigh pressure heat treatment temperature of the lower electrode. It is preferable to perform the said crystallization heat processing at the temperature of 600 degreeC-700 degreeC. The heat treatment pressure may be selected from low pressure, normal pressure and ultra high pressure according to the dielectric film. Due to the heat treatment, the dielectric film 118 is densified, thereby improving capacitance of the capacitor, and alleviating leakage current characteristics of the capacitor.
도 3을 참조하면, 상기 유전막(118)의 상부에 상부전극(120)을 형성한다. 상기 상부전극(120)은 백금족 금속막, 백금족 산화물막, 도전성 페로브스카이트 물질막, 금속질화물막 또는 이들의 조합막으로 형성하는 것이 바람직하다. 상기 백금족 금속막은 Pt막, Rh막, Ru막, Ir막, Os막 또는 Pd막일 수 있다. 상기 백금족 산화물막은 PtOx막, RhOx막, RuOx막, IrOx막, OsOx막 또는 PdOx막일 수 있다. 상기 도전성 페로브스카이트 물질막은 CaRuO3막, SrRuO3막, BaRuO3막, BaSrRuO3막, CaIrO3막, SrIrO3막 또는 BaIrO3막일 수 있다. 상기 금속질화물막은 TiN막, TaN막, WN막, TiSiN막, TiAlN막, TiBN막, ZrSiN막, ZrAlN막, MoSiN막, MoAlN막, TaSiN막 또는 TaAlN막일 수 있다. 상기 상부전극(120)은 예를들어 IrO2막과 Ir막이 순차적으로 적층된 2중막으로도 형성할 수 있다. 상기 상부전극(120)은 스퍼터링, CVD 법 또는 MOD(metallo-organic deposition)법으로 형성할 수 있다. 예를들어 Pt막을 MOD법을 이용하여 형성할 경우, 스핀 코팅법을 이용하여 스핀 회수 및 Pt MOD 용액(Pt-acetylacetonate 10% + ethanol 90%)의 농도를 조절하여 두께 및 밀도를 조절할 수 있다.Referring to FIG. 3, an upper electrode 120 is formed on the dielectric layer 118. The upper electrode 120 may be formed of a platinum group metal film, a platinum group oxide film, a conductive perovskite material film, a metal nitride film, or a combination thereof. The platinum group metal film may be a Pt film, an Rh film, a Ru film, an Ir film, an Os film, or a Pd film. The platinum group oxide film may be a PtOx film, a RhOx film, a RuOx film, an IrOx film, an OsOx film, or a PdOx film. It said conductive perovskite material layer film CaRuO 3, SrRuO 3 film, BaRuO 3 film, BaSrRuO 3 film, CaIrO 3 film, may SrIrO 3 film or BaIrO 3 layer. The metal nitride film may be a TiN film, a TaN film, a WN film, a TiSiN film, a TiAlN film, a TiBN film, a ZrSiN film, a ZrAlN film, a MoSiN film, a MoAlN film, a TaSiN film, or a TaAlN film. The upper electrode 120 may be formed of, for example, a double film in which an IrO 2 film and an Ir film are sequentially stacked. The upper electrode 120 may be formed by sputtering, CVD, or metallo-organic deposition (MOD). For example, when the Pt film is formed using the MOD method, the thickness and density may be controlled by adjusting the spin recovery and the concentration of the Pt MOD solution (Pt-acetylacetonate 10% + ethanol 90%) using the spin coating method.
<제2실시예>Second Embodiment
도 4을 참조하면, 게이트 절연막(108), 게이트 전극(106), 측벽스페이서(110) 등을 포함하는 트랜지스터의 하부구조가 형성된 기판(100) 상에 층간 절연막(112)을 적층하고 식각하여, 기판(100)의 불순물 영역(예컨대 소스영역(104))과 전기적으로 연결하기 위한 컨택홀을 형성한 다음, 여기에 도전성 물질을 적층하고 화학기계적 연마(Chemical Mechanical Polishing)나 에치백(Etchback)으로 평탄화하여 컨택플러그(114)를 형성한다. 이어서, 층간 절연막(112) 및 컨택플러그(114)의 상부에 배리어막(115)을 형성한다. 배리어막(115)은 이후에 수행되는 열처리 공정에서 컨택플러그(114)로 산소가 확산되는 것을 방지하며, 또한 층간 절연막(112) 및 컨택플러그(114)와 후속단계에서 형성되는하부전극(116)과의 접착력을 향상시킨다.Referring to FIG. 4, an interlayer insulating layer 112 is stacked and etched on a substrate 100 on which a substructure of a transistor including a gate insulating layer 108, a gate electrode 106, a sidewall spacer 110, and the like is formed. A contact hole for electrically connecting the impurity region (eg, the source region 104) of the substrate 100 is formed, and then a conductive material is deposited thereon and then chemically polished or etched back. Planarization is performed to form the contact plug 114. Next, a barrier film 115 is formed on the interlayer insulating film 112 and the contact plug 114. The barrier film 115 prevents oxygen from diffusing into the contact plug 114 in a subsequent heat treatment process, and also forms the interlayer insulating film 112 and the contact plug 114 and the lower electrode 116 formed in a subsequent step. Improves adhesion to the
이어서, 상기 배리어막(115) 상에 하부전극(116)을 형성한다. 하부전극(116)은 PVD, CVD, 전기도금 등의 방법을 사용하여 형성할 수 있다. 상기 하부전극(116)은 백금족 금속막, 백금족 산화물막, 도전성 페로브스카이트 물질막 또는 이들의 조합막으로 형성하는 것이 바람직하다. 상기 백금족 금속막은 Pt막, Rh막, Ru막, Ir막, Os막 또는 Pd막일 수 있다. 상기 백금족 산화물막은 PtOx막, RhOx막, RuOx막, IrOx막, OsOx막 또는 PdOx막일 수 있다. 상기 도전성 페로브스카이트 물질막은 CaRuO3막, SrRuO3막, BaRuO3막, BaSrRuO3막, CaIrO3막, SrIrO3막 또는 BaIrO3막일 수 있다. 상기 하부전극(116)은 예를들어 IrO2막과 Pt막이 순차적으로 적층된 2중막으로도 형성할 수 있다.Subsequently, a lower electrode 116 is formed on the barrier layer 115. The lower electrode 116 may be formed using a method such as PVD, CVD, or electroplating. The lower electrode 116 is preferably formed of a platinum group metal film, a platinum group oxide film, a conductive perovskite material film, or a combination thereof. The platinum group metal film may be a Pt film, an Rh film, a Ru film, an Ir film, an Os film, or a Pd film. The platinum group oxide film may be a PtOx film, a RhOx film, a RuOx film, an IrOx film, an OsOx film, or a PdOx film. Said conductive perovskite material layer CaRuO 3 film, SrRuO 3 film, BaRuO 3 film, BaSrRuO 3 film, CaIrO 3 film, SrIrO can 3 film or BaIrO 3 layer. The lower electrode 116 may be formed of, for example, a double layer in which an IrO 2 film and a Pt film are sequentially stacked.
이후, 상기 하부전극(116)을 초고압으로 열처리를 행하고, 유전막 및 상부전극을 형성하는 단계는 제 1 실시예와 동일하다.Subsequently, the lower electrode 116 is heat-treated at an ultra-high pressure, and forming the dielectric film and the upper electrode is the same as in the first embodiment.
본 발명의 바람직한 실시예는 이상에서 상술한 바와 같이 스택형으로 형성되는 커패시터에 관한 것이나, 본 발명은 상기 실시예에 한정되는 것은 아니며 컨케이브(concave)형 또는 실린더(cylinder)형 커패시터에도 그 응용이 가능한 것이고, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.A preferred embodiment of the present invention relates to a capacitor formed in a stack type as described above, but the present invention is not limited to the above embodiment, but its application also to a concave or cylinder type capacitor. It is apparent that many possible modifications are possible by those skilled in the art within the technical idea of the present invention.
본 발명에 의한 초고압 열처리를 이용한 커패시터 형성방법에 의하면, 하부전극이 후속의 열처리 공정에 따라 변형되는 것을 최소화할 수가 있다. 즉 하부전극을 초고압으로 열처리함으로써 하부전극의 충진화가 일어나 하부전극내의 내부적인 스트레스가 감소하게 된다. 따라서 후속의 열처리 공정에 따른 하부전극물질의 그레인 성장이나 리플로우 등이 발생하지 않게 되어 하부전극의 변형이 감소하게 되고, 누설전류의 감소 등의 전기적 특성이 우수한 커패시터를 제공할 수가 있다.According to the capacitor forming method using the ultra-high pressure heat treatment according to the present invention, it is possible to minimize the deformation of the lower electrode in the subsequent heat treatment process. In other words, the lower electrode is heat-treated at ultra high pressure, thereby filling the lower electrode, thereby reducing internal stress in the lower electrode. Therefore, grain growth or reflow of the lower electrode material may not occur during the subsequent heat treatment process, so that deformation of the lower electrode may be reduced, and a capacitor having excellent electrical characteristics such as a decrease in leakage current may be provided.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033235A KR20010113111A (en) | 2000-06-16 | 2000-06-16 | Formation method of capacitor using high pressure heat treatment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000033235A KR20010113111A (en) | 2000-06-16 | 2000-06-16 | Formation method of capacitor using high pressure heat treatment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010113111A true KR20010113111A (en) | 2001-12-28 |
Family
ID=19672219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000033235A KR20010113111A (en) | 2000-06-16 | 2000-06-16 | Formation method of capacitor using high pressure heat treatment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010113111A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414737B1 (en) * | 2001-12-31 | 2004-01-13 | 주식회사 하이닉스반도체 | manufacturing method for capacitor of semiconductor device |
| KR100533974B1 (en) * | 2003-06-30 | 2005-12-07 | 주식회사 하이닉스반도체 | Method for forming ferroelectric capacitor capable of improving adhesion between bottom electrode and ferroelectric layer |
| KR100616211B1 (en) * | 2000-06-19 | 2006-08-25 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
-
2000
- 2000-06-16 KR KR1020000033235A patent/KR20010113111A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100616211B1 (en) * | 2000-06-19 | 2006-08-25 | 주식회사 하이닉스반도체 | Method of manufacturing a capacitor in a semiconductor device |
| KR100414737B1 (en) * | 2001-12-31 | 2004-01-13 | 주식회사 하이닉스반도체 | manufacturing method for capacitor of semiconductor device |
| KR100533974B1 (en) * | 2003-06-30 | 2005-12-07 | 주식회사 하이닉스반도체 | Method for forming ferroelectric capacitor capable of improving adhesion between bottom electrode and ferroelectric layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6503791B2 (en) | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device | |
| EP1297562B1 (en) | Methods for forming and integrated circuit structures containing ruthenium containing layers | |
| US6180974B1 (en) | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide | |
| US20060258113A1 (en) | Capacitor structure | |
| US20090061538A1 (en) | Methods of forming ferroelectric capacitors and methods of manufacturing semiconductor devices using the same | |
| JP2008010634A (en) | Semiconductor device containing capacitor, and manufacturing method thereof | |
| KR101084408B1 (en) | Semiconductor device and process for producing the semiconductor device | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| US20020125524A1 (en) | Semiconductor device and method of manufacturing same | |
| US20030059959A1 (en) | Method for fabricating capacitor | |
| JP2009094200A (en) | Semiconductor device and method of manufacturing thereof | |
| KR20010113111A (en) | Formation method of capacitor using high pressure heat treatment | |
| KR100390837B1 (en) | Method for forming capacitor | |
| KR100388465B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof | |
| JP2002289809A (en) | Semiconductor device and its manufacturing method | |
| KR100448233B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
| US20030203567A1 (en) | Method of fabricating capacitor with two step annealing in semiconductor device | |
| KR100325458B1 (en) | Manufacturing Method of Semiconductor Memory Device | |
| KR19990080412A (en) | High dielectric constant capacitor with double dielectric film and manufacturing method | |
| KR100472724B1 (en) | Method for fabrication of ferroelectric capacitor having tungsten plug | |
| KR20080111732A (en) | Multi-bit nonvolatile memory device using tunneling oxide and method for fabricating the same | |
| KR100448242B1 (en) | Method for fabricating capacitor top electrode in semiconductor device | |
| US20030094646A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| KR20030039893A (en) | Capacitor in semiconductor device and the method for fabricating thereof | |
| KR100388466B1 (en) | Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |