KR100321699B1 - A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer - Google Patents
A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer Download PDFInfo
- Publication number
- KR100321699B1 KR100321699B1 KR1019980061103A KR19980061103A KR100321699B1 KR 100321699 B1 KR100321699 B1 KR 100321699B1 KR 1019980061103 A KR1019980061103 A KR 1019980061103A KR 19980061103 A KR19980061103 A KR 19980061103A KR 100321699 B1 KR100321699 B1 KR 100321699B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- ferroelectric
- capacitor
- thin film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 니오비움-탄탈륨 합금 접착막을 이용한 강유전체 캐패시터 형성방법에 관한 것이다. 본 발명은 캐패시터의 하부전극과 하지층(실리콘 산화물)의 접착력을 향상시키고, 금속의 확산에 의한 강유전체 박막의 열화를 방지할 수 있는 반도체 소자의 강유전체 캐패시터 형성방법을 제공하는데 그 목적이 있다. 본 발명은 캐패시터의 하부전극과 하지층(실리콘 산화물)의 계면 접착력을 향상시키기 위한 접착층으로 종래의 Ti 대신 Nb-Ta 합금을 사용하는 기술이다. Nb-Ta 합금은 비쓰무스-레이어드 페롭스카이트 구조를 갖는 SBT, SBTN 강유전체막의 구성원소로 이루어지기 때문에 후속 열처리 공정시 하부전극을 통하여 강유전체 박막으로 Nb, Ta가 확산되더라도 강유전체 박막 특성은 저하되지 않으며, 단일 금속으로 이루어진 Ti막에 비해 큰 내산화성을 가진다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a ferroelectric capacitor forming process, and more particularly, to a method of forming a ferroelectric capacitor using a niobium-tantalum alloy adhesive film. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of forming a ferroelectric capacitor of a semiconductor device capable of improving adhesion between a lower electrode of a capacitor and an underlying layer (silicon oxide) and preventing degradation of the ferroelectric thin film due to metal diffusion. The present invention uses a Nb-Ta alloy instead of conventional Ti as an adhesive layer for improving the interfacial adhesion between the lower electrode of the capacitor and the underlying layer (silicon oxide). Since the Nb-Ta alloy is composed of SBT and SBTN ferroelectric films having a bismuth-layered perovskite structure, the ferroelectric thin film properties are not degraded even when Nb and Ta diffuse into the ferroelectric thin film through the lower electrode during the subsequent heat treatment process. Compared with Ti film which consists of a single metal, it has big oxidation resistance.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 니오비움-탄탈륨 합금 접착막을 이용한 강유전체 캐패시터 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor manufacturing technology, and more particularly, to a ferroelectric capacitor forming process, and more particularly, to a method of forming a ferroelectric capacitor using a niobium-tantalum alloy adhesive film.
FeRAM(ferroelectric random access memory)은 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라, 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 반도체 메모리로 각광받고 있다. 강유전체 캐패시터의 유전물질로는 SrxBiyTa2O9, SrxBiy(TaiNbj)2O9, Pb(ZrxTi1-x)O3이 주로 사용되고 있으며, 강유전체 박막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질을 비롯한 주변 물질의 선택과 적절한 공정의 제어가 필수적이다.FeRAM (ferroelectric random access memory) is a non-volatile memory device that not only has the advantage of storing the stored information even when the power is cut off, but also the operation speed is comparable to the existing DRAM (Dynamic Random Access Memory) as the next-generation semiconductor memory. Be in the spotlight. As dielectric materials of ferroelectric capacitors, Sr x Bi y Ta 2 O 9 , Sr x Bi y (Ta i Nb j ) 2 O 9 , Pb (Zr x Ti 1-x ) O 3 are mainly used. In order to obtain ferroelectric properties, it is necessary to select peripheral materials including upper and lower electrode materials and to control appropriate processes.
FeRAM 소자 제조 공정 중 비쓰무스-레이어드 페롭스카이트(Bi-layered perovskite) 구조를 갖는 SBT(SrxBiyTa2O9), SBTN(SrxBiy(TaiNbj)2O9) 등의 강유전체를 사용하는 캐패시터의 하부전극으로는 통상적으로 Pt막과 Ti막의 적층 구조를 사용하고 있다. Ti막은 Pt 하부전극과 하부층(층간절연막)인 SiOx와의 계면 접착력을 향상시킬 목적으로 사용되는데, Pt 하부전극 상에 형성되는 강유전체 박막의 결정화를 위하여 800 ℃ 정도의 고온 산소 분위기에서 실시되는 후속 열처리 공정에 의해 Ti막의 대부분이 TiOx로 산화되어 계면 접착력을 저하시킬 뿐만 아니라 일부 산화되지 않은 Ti는 하부전극을 통하여 강유전체 박막으로 확산되어 강유전체 박막의 전기적 특성이 저하되는 문제점이 있었다.SBT (Sr x Bi y Ta 2 O 9 ) and SBTN (Sr x Bi y (Ta i Nb j ) 2 O 9 ) having a Bi-layered perovskite structure during FeRAM device manufacturing As a lower electrode of a capacitor using a ferroelectric, a laminated structure of a Pt film and a Ti film is generally used. The Ti film is used to improve the interfacial adhesion between the Pt lower electrode and the lower layer (interlayer insulating film) SiO x. Subsequent heat treatment is performed in a high temperature oxygen atmosphere of about 800 ° C. to crystallize the ferroelectric thin film formed on the Pt lower electrode. By the process, most of the Ti film is oxidized to TiO x to lower the interfacial adhesion, and some unoxidized Ti diffuses into the ferroelectric thin film through the lower electrode, thereby deteriorating the electrical characteristics of the ferroelectric thin film.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 캐패시터의 하부전극과 하지층(실리콘 산화물)의 접착력을 향상시키고, 금속의 확산에 의한 강유전체 박막의 열화를 방지할 수 있는 반도체 소자의 강유전체 캐패시터 형성방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the problems of the prior art, a semiconductor that can improve the adhesion between the lower electrode of the capacitor and the underlying layer (silicon oxide), and prevent the deterioration of the ferroelectric thin film due to the diffusion of metal. It is an object of the present invention to provide a method of forming a ferroelectric capacitor of a device.
도 1 내지 도 4는 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정 단면도.1 to 4 are cross-sectional views of a ferroelectric capacitor forming process according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
19 : Nb-Ta 합금막 20 : 하부전극용 Pt막19 Nb-Ta alloy film 20 Pt film for lower electrode
21 : 강유전체 박막 22 : 상부전극용 Pt막21 ferroelectric thin film 22 Pt film for upper electrode
23 : 하드 마스크 24 : 캐패시터 확산방지막23: hard mask 24: capacitor diffusion barrier
25 : 층간절연막 26 : 장벽금속막25 interlayer insulating film 26 barrier metal film
27 : 금속막27: metal film
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 반도체 소자의 강유전체 캐패시터 형성방법에 있어서, 실리콘 산화물계의 층간절연막 상에 접착층으로 Nb-Ta 합금막을 형성하는 제1 단계; 상기 Nb-Ta 합금막 상에 하부전극용 전도막을 형성하는 제2 단계; 상기 하부전극용 전도막 상에 Nb 원소 및 Ta 원소를 포함하는 강유전체 박막을 형성하는 제3 단계; 및 상기 강유전체 박막 상에 캐패시터의 상부전극을 형성하는 제4 단계를 포함하여 이루어진 반도체 소자의 강유전체 캐패시터 형성방법이 제공된다.According to an aspect of the present invention for achieving the above object, a method of forming a ferroelectric capacitor of a semiconductor device, comprising: a first step of forming an Nb-Ta alloy film as an adhesive layer on an interlayer insulating film of silicon oxide; A second step of forming a conductive film for a lower electrode on the Nb-Ta alloy film; Forming a ferroelectric thin film including an Nb element and a Ta element on the conductive layer for the lower electrode; And a fourth step of forming an upper electrode of the capacitor on the ferroelectric thin film, a method of forming a ferroelectric capacitor of a semiconductor device.
본 발명은 캐패시터의 하부전극과 하지층(실리콘 산화물)의 계면 접착력을 향상시키기 위한 접착층으로 종래의 Ti 대신 Nb-Ta 합금을 사용하는 기술이다. Nb-Ta 합금은 비쓰무스-레이어드 페롭스카이트 구조를 갖는 SBT, SBTN 강유전체막의 구성원소로 이루어지기 때문에 후속 열처리 공정시 하부전극을 통하여 강유전체 박막으로 Nb, Ta가 확산되더라도 강유전체 박막 특성은 저하되지 않으며, 단일 금속으로 이루어진 Ti막에 비해 큰 내산화성을 가진다.The present invention uses a Nb-Ta alloy instead of conventional Ti as an adhesive layer for improving the interfacial adhesion between the lower electrode of the capacitor and the underlying layer (silicon oxide). Since the Nb-Ta alloy is composed of SBT and SBTN ferroelectric films having a bismuth-layered perovskite structure, the ferroelectric thin film properties are not degraded even when Nb and Ta diffuse into the ferroelectric thin film through the lower electrode during the subsequent heat treatment process. Compared with the Ti film which consists of a single metal, it has big oxidation resistance.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
첨부된 도면 도 1 내지 도 4은 본 발명의 일 실시예에 따른 캐패시터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.1 to 4 illustrate a capacitor forming process according to an embodiment of the present invention, which will be described with reference to the following.
먼저, 도 1에 도시된 바와 같이 실리콘 기판(10)에 대하여 트랜지스터 및 비트라인(16) 형성 공정을 수행하고, 전체 구조 상부에 BPSG막(17)과 패시베이션(passivation)을 위한 고온산화막(high temperature oxide, HTO)(18)을 차례로 증착한다. 여기서, 미설명 도면부호 '11'은 소자분리막, '12'는 게이트 산화막. '13'은 게이트 전극, '14'는 트랜지스터의 소오스/드레인, '15'는 층간절연막을 각각 나타낸 것이다.First, as shown in FIG. 1, a process of forming a transistor and a bit line 16 is performed on the silicon substrate 10, and a high temperature oxide film for passivation with the BPSG film 17 is formed over the entire structure. oxide, HTO) 18 is deposited one after the other. Herein, reference numeral '11' denotes an isolation layer and '12' denotes a gate oxide layer. '13' represents a gate electrode, '14' represents a source / drain of a transistor, and '15' represents an interlayer insulating film.
다음으로, 도 2에 도시된 바와 같이 고온산화막(18) 상부에 접착층으로 Nb-Ta 합금막(Nb-Ta alloy)(19)을 증착한다. 이때, Nb-Ta 합금막(19)은 RF 스퍼터링(RF sputtering)과 같은 물리기상증착법(physical vapor deposition)을 이용하여 100∼500Å 두께로 증착하며, Nb-Ta 합금막(19)에서 Nb가 60∼90wt% 정도 포함되도록 한다. 이어서, Nb-Ta 합금막(19) 상에 하부전극용 Pt막(20)을 증착하고, Pt막(20) 상에 SBT(SrxBiyTa2O9) 또는 SBTN(SrxBiy(TaiNbj)2O9)로 강유전체 박막(21)을 증착한 다음, 강유전체 박막(21)의 핵생성 및 결정립 성장을 위한 열처리 공정을 실시한다. 여기서, SBT(SrxBiyTa2O9) 또는 SBTN(SrxBiy(TaiNbj)2O9)에서 x는 0.7∼1.0, y는 2.0∼2.6, i는 0.7∼0.9, j는 0.1∼0.3의 값을 갖는다. 계속하여, 강유전체 박막(21) 상에 상부전극용 Pt막(22)을 증착하고, 상부전극 패터닝을 위하여 TiN, TiO2등으로 하드 마스크(hard mask)(23)를 형성한다.Next, as shown in FIG. 2, an Nb-Ta alloy film 19 is deposited on the high temperature oxide film 18 as an adhesive layer. At this time, the Nb-Ta alloy film 19 is deposited to a thickness of 100 to 500 kW using physical vapor deposition such as RF sputtering, and Nb is 60 in the Nb-Ta alloy film 19. It should be contained about ~ 90wt%. Subsequently, a Pt film 20 for lower electrodes is deposited on the Nb-Ta alloy film 19, and SBT (Sr x Bi y Ta 2 O 9 ) or SBTN (Sr x Bi y () is deposited on the Pt film 20. After the ferroelectric thin film 21 is deposited with Ta i Nb j ) 2 O 9 ), a heat treatment process for nucleation and grain growth of the ferroelectric thin film 21 is performed. Here, in SBT (Sr x Bi y Ta 2 O 9 ) or SBTN (Sr x Bi y (Ta i Nb j ) 2 O 9 ), x is 0.7 to 1.0, y is 2.0 to 2.6, i is 0.7 to 0.9, j Has a value of 0.1 to 0.3. Subsequently, an upper electrode Pt film 22 is deposited on the ferroelectric thin film 21, and a hard mask 23 is formed of TiN, TiO 2, or the like for upper electrode patterning.
다음으로, 도 3에 도시된 바와 같이 하드 마스크(23)를 식각마스크로 사용하여 Pt막(22)을 식각하고, 사진 및 식각 공정을 실시하여 강유전체 박막(21), Pt막(20) 및 Nb-Ta 합금막(19)을 패터닝하여 캐패시터 구조를 형성한 다음, 식각 공정에서 발생한 손상(damage)을 보상하여 강유전체 박막(21)의 특성을 회복시키기 위한 열처리 공정을 실시한다. 여기서, 하드 마스크(23)를 TiN과 같은 질화물로 형성한 경우에는 산화에 의한 하드 마스크(23)의 부피 팽창으로 파티클(particle)을 유발할 수 있으므로, 강유전체 박막(21), Pt막(20) 및 Nb-Ta 합금막(19)의 패터닝에 앞서 이를 제거하고, TiO2와 같은 산화물로 하드 마스크(23)를 형성한 경우에는 상부전극의 축소(shirinkage)를 방지하기 위하여 제거하지 않고 남겨두는 것이 바람직하다. 본 실시예에서는 하드 마스크(23)를 제거하지 않고 잔류시키는 경우를 예시하였다. 이어서, 캐패시터 구조가 형성된 전체 구조 표면을 따라 SiO2, TiO2, Al2O3등을 사용하여 캐패시터 확산방지막(24)을 증착하고, 평탄화된층간절연막(25)을 형성한다.Next, as shown in FIG. 3, the Pt film 22 is etched using the hard mask 23 as an etching mask, and the ferroelectric thin film 21, the Pt film 20, and the Nb are subjected to photo and etching processes. After patterning the Ta alloy film 19 to form a capacitor structure, a heat treatment process is performed to restore the characteristics of the ferroelectric thin film 21 by compensating for damage caused in the etching process. In this case, when the hard mask 23 is formed of a nitride such as TiN, particles may be caused by volume expansion of the hard mask 23 by oxidation, so that the ferroelectric thin film 21, the Pt film 20, and the like. Prior to patterning the Nb-Ta alloy film 19, it is preferable to remove it, and if the hard mask 23 is formed of an oxide such as TiO 2 , it is preferable to leave it without removing to prevent shrinkage of the upper electrode. Do. In this embodiment, the hard mask 23 is left without being removed. Subsequently, a capacitor diffusion barrier film 24 is deposited using SiO 2 , TiO 2 , Al 2 O 3, or the like along the entire structure surface on which the capacitor structure is formed, to form a planarized interlayer insulating film 25.
다음으로, 도 4에 도시된 바와 같이 층간절연막(25), 캐패시터 확산방지막(24) 및 하드 마스크(23)를 선택적으로 식각하여 Pt막(22)을 노출시키는 제1 콘택홀(C1)을 형성하고, 제1 콘택홀(C1) 형성을 위한 식각과정에서 발생한 손상을 보상하기 위한 열처리 공정을 실시한다. 이어서, 층간절연막(25), 캐패시터 확산방지막(24), 고온산화막(18), 층간절연막(17, 15)을 식각하여 트랜지스터의 소오스/드레인(14)을 노출시키는 제2 콘택홀(C2)을 형성하고, 장벽금속막(26)으로 Ti/TiN막을 증착한 다음, Al, W 등의 금속막(27)을 증착하고 이를 패터닝하여 금속배선을 형성한다.Next, as shown in FIG. 4, the first contact hole C 1 exposing the Pt layer 22 by selectively etching the interlayer insulating layer 25, the capacitor diffusion barrier layer 24, and the hard mask 23 is formed. And a heat treatment process for compensating for damage caused in the etching process for forming the first contact hole C 1 . Subsequently, the second contact hole C 2 exposing the source / drain 14 of the transistor by etching the interlayer insulating layer 25, the capacitor diffusion barrier 24, the high temperature oxide layer 18, and the interlayer insulating layers 17 and 15. , A Ti / TiN film is deposited using the barrier metal film 26, and then a metal film 27 such as Al and W is deposited and patterned to form a metal wiring.
전술한 바와 같은 본 실시예에서 접착층으로 사용된 Nb-Ta 합금은 비쓰무스-레이어드 페롭스카이트 구조를 갖는 SBT, SBTN 강유전체막의 구성원소로 이루어지기 때문에 후속 열처리 공정시 하부전극을 통하여 강유전체 박막으로 Nb, Ta가 확산되더라도 강유전체 박막 특성은 저하되지 않으며, 단일 금속으로 이루어진 기존의 Ti막에 비해 큰 내산화성을 가진다.Since the Nb-Ta alloy used as the adhesive layer in this embodiment is composed of SBT and SBTN ferroelectric films having a bismuth-layered perovskite structure, the Nb-Ta alloy is formed as a ferroelectric thin film through the lower electrode during the subsequent heat treatment process. Even if Ta is diffused, the ferroelectric thin film characteristics are not deteriorated, and have greater oxidation resistance than the conventional Ti film made of a single metal.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.
이상에서 살펴본 바와 같이 본 발명은 종래의 Ti 대신 Nb-Ta 합금막을 접착층으로 사용함으로써 하부전극과 그 하지층(SiOx) 사이의 계면 접착력을 향상시키고, Ti의 확산에 의한 강유전체 특성 저하를 방지할 수 있어 강유전체 캐패시터의 특성 및 FeRAM 소자의 수율을 향상시킬 수 있다.As described above, the present invention improves the interfacial adhesion between the lower electrode and the underlying layer (SiO x ) by using an Nb-Ta alloy film as an adhesive layer instead of the conventional Ti, and prevents the reduction of ferroelectric properties due to diffusion of Ti. As a result, the characteristics of the ferroelectric capacitor and the yield of the FeRAM device can be improved.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061103A KR100321699B1 (en) | 1998-12-30 | 1998-12-30 | A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061103A KR100321699B1 (en) | 1998-12-30 | 1998-12-30 | A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000044604A KR20000044604A (en) | 2000-07-15 |
| KR100321699B1 true KR100321699B1 (en) | 2002-03-08 |
Family
ID=19567859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061103A KR100321699B1 (en) | 1998-12-30 | 1998-12-30 | A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100321699B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5266632B2 (en) * | 2006-11-29 | 2013-08-21 | 富士通株式会社 | MIM element, electronic device, and method of manufacturing electronic device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823073A (en) * | 1994-07-05 | 1996-01-23 | Nec Corp | Ferroelectric thin capacitor and manufacture thereof |
| JPH104181A (en) * | 1996-06-17 | 1998-01-06 | Sharp Corp | Ferroelectric element and semiconductor device |
| US5784310A (en) * | 1997-03-03 | 1998-07-21 | Symetrix Corporation | Low imprint ferroelectric material for long retention memory and method of making the same |
| JPH10200059A (en) * | 1997-01-10 | 1998-07-31 | Sharp Corp | Ferroelectric thin film element and its manufacturing method |
| JPH10321809A (en) * | 1997-05-19 | 1998-12-04 | Sharp Corp | Semiconductor storage element manufacturing method |
-
1998
- 1998-12-30 KR KR1019980061103A patent/KR100321699B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823073A (en) * | 1994-07-05 | 1996-01-23 | Nec Corp | Ferroelectric thin capacitor and manufacture thereof |
| JPH104181A (en) * | 1996-06-17 | 1998-01-06 | Sharp Corp | Ferroelectric element and semiconductor device |
| JPH10200059A (en) * | 1997-01-10 | 1998-07-31 | Sharp Corp | Ferroelectric thin film element and its manufacturing method |
| US5784310A (en) * | 1997-03-03 | 1998-07-21 | Symetrix Corporation | Low imprint ferroelectric material for long retention memory and method of making the same |
| JPH10321809A (en) * | 1997-05-19 | 1998-12-04 | Sharp Corp | Semiconductor storage element manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000044604A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495955B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR20010028499A (en) | Method for fabricating a high density ferroelectric memory device | |
| KR100353804B1 (en) | A method for forming ferroelectric capacitor in semiconductor device | |
| KR100324591B1 (en) | Method for forming capacitor by using TiAIN layer as diffusion barrier of top electrode | |
| US7378329B2 (en) | Method for manufacturing semiconductor device | |
| US7547638B2 (en) | Method for manufacturing semiconductor device | |
| KR20010083237A (en) | Semiconductor memory device | |
| US6346424B1 (en) | Process for producing high-epsilon dielectric layer or ferroelectric layer | |
| US6238934B1 (en) | Method for fabricating ferroelectric capacitor with improved interface surface characteristic | |
| US20010051381A1 (en) | Method for manufacturing a ferroelectric memory | |
| KR100293720B1 (en) | Capacitor Formation Method of Semiconductor Device | |
| KR100321699B1 (en) | A method for forming ferroelectric capacitor using niobium-tantalum alloy glue layer | |
| KR100333667B1 (en) | Method for fabricating capacitor of ferroelectric random access memory device | |
| KR20030074438A (en) | Method for fabricating capacitor | |
| KR100326255B1 (en) | FeRAM having iridium and iridium oxide stacked layer as capacitor contact diffusion barrier and method for forming the same | |
| US6783996B2 (en) | Capacitor of semiconductor device and fabrication method thereof | |
| KR100296128B1 (en) | Capacitor Manufacturing Method of Ferroelectric Memory Device | |
| KR100545702B1 (en) | Capacitor diffusion barrier film formation of ferroelectric memory device | |
| KR100477835B1 (en) | Ferroelectric Capacitor Formation Method | |
| KR100399892B1 (en) | Method for forming ferroelectric capacitor | |
| KR100321690B1 (en) | Method for forming capacitor of ferroelectric random access memory device | |
| JP4282842B2 (en) | Manufacturing method of semiconductor device | |
| KR100362182B1 (en) | Method for fabricating ferroelectric random access memory | |
| KR20010005124A (en) | Method for forming feram capable of preventing hydrogen diffusion | |
| KR20010046427A (en) | Semiconductor memory device having Ti metal wire capable of preventing hydrogen diffusion and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |