KR100316526B1 - 반도체메모리의 게이트 형성방법 - Google Patents
반도체메모리의 게이트 형성방법 Download PDFInfo
- Publication number
- KR100316526B1 KR100316526B1 KR1019990049088A KR19990049088A KR100316526B1 KR 100316526 B1 KR100316526 B1 KR 100316526B1 KR 1019990049088 A KR1019990049088 A KR 1019990049088A KR 19990049088 A KR19990049088 A KR 19990049088A KR 100316526 B1 KR100316526 B1 KR 100316526B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- region
- gate electrode
- forming
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910002651 NO3 Inorganic materials 0.000 claims description 2
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 claims description 2
- 229910020751 SixGe1-x Inorganic materials 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000014759 maintenance of location Effects 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체메모리의 게이트 형성방법에 관한 것으로, 종래에는 셀 및 코어 영역과 페리 영역에 동일한 두께의 게이트산화막이 형성됨에 따라 각각의 영역에서 서로 다른 동작특성을 갖는 소자들의 특성 및 신뢰성이 저하되는 문제점이 있었다. 따라서, 본 발명은 셀 및 코어 영역과 페리 영역의 액티브영역 상에 제1게이트산화막, 제1게이트전극 및 제1캡절연막이 적층된 게이트를 패터닝하는 공정과; 상기 결과물 상에 저농도 불순물이온을 주입한 다음 상부전면에 절연막을 증착하고, 선택적으로 식각하여 게이트측벽을 형성하는 공정과; 상기 결과물 상에 고농도 불순물이온을 주입하여 저농도영역을 갖는 소스/드레인을 형성한 다음 상부전면에 층간절연막을 증착하고, 상기 제1캡절연막이 노출될때까지 평탄화하는 공정과; 상기 페리 영역 상에 마스크를 형성한 다음 셀 및 코어 영역 상에 형성된 제1캡절연막, 제1게이트전극 및 제1게이트산화막을 제거하는 공정과; 상기 마스크를 제거한 다음 상부전면에 제2게이트산화막을 일정한 두께로 형성하고, 상부전면에 제2게이트전극을 증착한 다음 상기 층간절연막이 노출될때까지 평탄화하는 공정과; 상기 셀 및 코어 영역 상에 형성된 제2게이트전극을 소정의 깊이로 식각한 다음 그 식각된 영역에 제2캡절연막을 형성하는 공정으로 이루어지는 반도체메모리의 게이트 형성방법을 제공함으로써, 셀 및 코어영역과 페리영역의 게이트산화막과 게이트전극의 형성물질 및 형성두께를 독립적으로 조절할 수 있으며, 이에 따라 주변영역에서는 소자의 열전자효과에 대한 신뢰성 및 성능을 고려하여 얇은 산화질화막의 게이트산화막을 형성하고, 셀 및 코어 영역에서는 두꺼운 열산화막의 게이트산화막을 사용할 수 있게 되어 반도체메모리의 데이터 보존시간을 개선할 수 있고, 아울러 워드라인의 저항을 고려하여 게이트전극으로 금속층을 적용할 수 있게 되어 디램 셀 어레이의 특성향상을 꾀할 수 있는 효과가 있다.
Description
본 발명은 반도체메모리의 게이트 형성방법에 관한 것으로, 특히 리플레이스먼트 게이트 기술(replacement gate technique)을 적용한 디램(DRAM) 소자의 제작에 있어서, 셀(cell) 및 코어(core) 영역과 페리(peri) 영역에 서로 다른 두께의 게이트산화막을 형성하기에 적당하도록 한 반도체메모리의 게이트 형성방법에 관한 것이다.
일반적으로, 리플레이스먼트 게이트 기술이란 게이트전극 물질로 폴리실리콘 대신에 금속물질을 적용하여 저항을 최소화하기 위한 것으로, 특히 알루미늄과 같은 용융점이 낮은 금속물질을 게이트로 적용할 경우에 후속열공정에 의한 영향을 고려하여 게이트전극 형성을 되도록 공정의 뒤쪽에 위치시키기 위한 것이다.
종래 반도체메모리의 리플레이스먼트 게이트 형성방법을 첨부한 도1a 내지 도1d의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1) 상에 트렌치(2)를 형성하여 격리영역과 액티브영역을 정의하고, 더미 게이트산화막(3)과 더미 게이트전극(4)을 형성한 다음 패터닝하여 액티브영역 상에 게이트를 형성한다. 이때, 더미 게이트전극(4)은 폴리실리콘을 적용한다.
그리고, 도1b에 도시한 바와같이 상기 게이트가 형성된 구조물 상에 저농도 불순물이온을 주입하고, 상부전면에 절연막을 형성한 다음 선택적으로 식각하여 게이트측벽(5)을 형성하고, 고농도 불순물이온을 주입하여 저농도영역(LDD,6)을 갖는 소스/드레인(7)을 형성한다.
그리고, 도1c에 도시한 바와같이 상기 소스/드레인(7)이 형성된 구조물 상에 층간절연막(8)을 형성하고, 상기 더미 게이트전극(4)이 노출될때까지 화학기계적 연마(chemical mechanical polishing : CMP)를 실시하여 평탄화한 다음 더미 게이트전극(4)과 더미 게이트산화막(3)을 순차적으로 제거한다.
그리고, 도1d에 도시한 바와같이 상기 더미 게이트전극(4)과 더미 게이트산화막(3)이 제거된 영역에 게이트산화막(9)을 일정한 두께로 형성한 다음 상부전면에 게이트전극물질을 증착하고, 상기 층간절연막(8)이 노출될때까지 화학기계적 연마를 실시하여 게이트전극(10)을 형성한다. 이때, 게이트전극(10)은 금속물질을 적용한다.
그러나, 상기한 바와같은 종래 반도체메모리의 게이트 형성방법은 셀 및 코어 영역과 페리 영역에 동일한 두께의 게이트산화막이 형성됨에 따라 각각의 영역에서 서로 다른 동작특성을 갖는 소자들의 특성 및 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 리플레이스먼트 게이트 기술을 적용한 디램 소자의 제작에 있어서, 셀 및 코어 영역과 페리 영역에 서로 다른 두께의 게이트산화막을 형성할 수 있는 반도체메모리의 게이트 형성방법을 제공하는데 있다.
도1a 내지 도1d는 종래 반도체메모리의 리플레이스먼트 게이트 형성방법을 보인 수순단면도.
도2a 내지 도2f는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체기판 12:트렌치
13:제1게이트산화막 14:제1게이트전극
15:제1캡절연막 16:게이트측벽
17:저농도영역 18:소스/드레인
19:층간절연막 20:제2게이트산화막
21:제2게이트전극 22:제2캡절연막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체메모리의 게이트 형성방법은 셀 및 코어 영역과 페리 영역의 액티브영역 상에 제1게이트산화막, 제1게이트전극 및 제1캡절연막이 적층된 게이트를 패터닝하는 공정과; 상기 결과물 상에 저농도 불순물이온을 주입한 다음 상부전면에 절연막을 증착하고, 선택적으로 식각하여 게이트측벽을 형성하는 공정과; 상기 결과물 상에 고농도 불순물이온을 주입하여 저농도영역을 갖는 소스/드레인을 형성한 다음 상부전면에 층간절연막을 증착하고, 상기 제1캡절연막이 노출될때까지 평탄화하는 공정과; 상기 페리 영역 상에 마스크를 형성한 다음 셀 및 코어 영역 상에 형성된 제1캡절연막, 제1게이트전극 및 제1게이트산화막을 제거하는 공정과; 상기 마스크를 제거한 다음 상부전면에 제2게이트산화막을 일정한 두께로 형성하고, 상부전면에 제2게이트전극을 증착한 다음 상기 층간절연막이 노출될때까지 평탄화하는 공정과; 상기 셀 및 코어 영역 상에 형성된 제2게이트전극을 소정의 깊이로 식각한 다음 그 식각된 영역에 제2캡절연막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체메모리의 게이트 형성방법을 첨부한 도2a 내지 도2f의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 셀 및 코어영역과 페리영역의 반도체기판(11) 상에 트렌치(12)를 형성하여 격리영역과 액티브영역을 정의하고, 액티브영역 상에 제1게이트산화막(13), 제1게이트전극(14) 및 제1캡절연막(15)을 형성한 다음 패터닝하여 게이트를 형성한다. 이때, 제1게이트산화막(13)은 산화질화막(oxynitride)을 10∼100Å의 두께로 형성하고, 제1게이트전극(14)은 폴리실리콘이나 폴리실리콘과WSix가 적층된 구조물을 폴리실리콘의 경우는 200∼3500Å의 두께로 형성하며, WSix의 경우는 500∼3500Å의 두께로 형성하고, 제1캡절연막(15)은 질화막을 200∼3500Å의 두께로 형성한다.
그리고, 도2b에 도시한 바와같이 상기 게이트가 형성된 구조물 상에 저농도 불순물이온을 주입하고, 상부전면에 절연막을 형성한 다음 선택적으로 식각하여 게이트측벽(16)을 형성하고, 고농도 불순물이온을 주입하여 저농도영역(17)을 갖는 소스/드레인(18)을 형성한다. 이때, 게이트측벽(16)을 형성하기 위한 절연막은 산화막을 100∼2000Å의 두께로 형성한다.
그리고, 도2c에 도시한 바와같이 상기 소스/드레인(18)이 형성된 구조물 상에 층간절연막(19)을 형성하고, 상기 제1캡절연막(15)이 노출될때까지 화학기계적 연마를 실시하여 평탄화한 다음 상기 페리 영역 상에 마스크(미도시)를 형성한 다음 셀 및 코어 영역 상에 형성된 제1캡절연막(15), 제1게이트전극(14) 및 제1게이트산화막(13)을 순차적으로 제거한다. 이때, 제1캡절연막(15)의 질화막은 인산계통의 용액을 이용하여 제거하고, 제1게이트전극(14)의 폴리실리콘 및 WSix는 질산계통의 용액 및 HCl과 H2O2계통의 용액을 이용하여 각각 습식식각을 적용하거나 또는 건식식각을 통해서 제거하며, 제1게이트산화막(13)의 산화질화막은 HF 계통의 용액 또는 HF 증기를 사용하여 습식식각 또는 건식식각을 통해서 제거한다.
그리고, 도2d에 도시한 바와같이 상기 마스크를 제거한 다음 상부전면에 제2게이트산화막(20)을 일정한 두께로 형성하고, 상부전면에 제2게이트전극(21)을 증착한다. 이때, 제2게이트산화막(20)을 형성하기 전에 희생산화막을 형성하고, 셀 및코어영역의 채널이 형성될 영역에 채널이온주입을 실시한 다음 희생산화막을 제거하는 공정이 추가될 수 있으며, 제2게이트산화막(20)은 열산화막을 10∼200Å의 두께로 형성하고, 제2게이트전극(21)은 폴리실리콘, WSix/폴리실리콘 적층 구조물, SixGe1-x 을 적용하여 형성하거나 또는 W/WN/폴리실리콘 적층 구조물, WN/폴리실리콘, W/TiN/폴리실리콘 등과 같은 금속층/폴리실리콘의 적층 구조물을 적용하여 형성하거나 또는 W/TiN, W/WN, W, Al 등과 같은 금속층만을 적용하여 형성하며, 500∼5000Å의 두께로 형성한다.
그리고, 도2e에 도시한 바와같이 상기 셀 및 코어영역과 페리영역의 층간절연막(19)이 노출될때까지 셀 및 코어영역의 제2게이트전극(21)과 페리영역의 제2게이트전극(21) 및 제2게이트산화막(20)을 화학기계적 연마하여 평탄화한다.
그리고, 도2f에 도시한 바와같이 상기 셀 및 코어 영역 상에 노출된 제2게이트전극(21)을 소정의 깊이로 습식 또는 건식식각한 다음 그 식각된 영역에 제2캡절연막(22)을 형성한다. 이때, 제2게이트전극(21)이 텅스텐 계통의 금속층만으로 형성된 경우에는 HF 계통의 용액 또는 HF 증기를 통해 습식식각한다.
상기한 바와같은 본 발명에 의한 반도체메모리의 게이트 형성방법은 셀 및 코어영역과 페리영역의 게이트산화막과 게이트전극의 형성물질 및 형성두께를 독립적으로 조절할 수 있으며, 이에 따라 주변영역에서는 소자의 열전자효과에 대한 신뢰성 및 성능을 고려하여 얇은 산화질화막의 게이트산화막을 형성하고, 셀 및 코어 영역에서는 두꺼운 열산화막의 게이트산화막을 사용할 수 있게 되어 반도체메모리의데이터 보존시간을 개선할 수 있고, 아울러 워드라인의 저항을 고려하여 게이트전극으로 금속층을 적용할 수 있게 되어 디램 셀 어레이의 특성향상을 꾀할 수 있는 효과가 있다.
Claims (7)
- 셀 및 코어 영역과 페리 영역의 액티브영역 상에 제1게이트산화막, 제1게이트전극 및 제1캡절연막이 적층된 게이트를 패터닝하는 공정과; 상기 결과물 상에 저농도 불순물이온을 주입한 다음 상부전면에 절연막을 증착하고, 선택적으로 식각하여 게이트측벽을 형성하는 공정과; 상기 결과물 상에 고농도 불순물이온을 주입 하여 저농도영역을 갖는 소스/드레인을 형성한 다음 상부전면에 층간절연막을 증착하고, 상기 제1캡절연막이 노출될때까지 평탄화하는 공정과; 상기 페리 영역 상에 마스크를 형성한 다음 셀 및 코어 영역 상에 형성된 제1캡절연막, 제1게이트전극 및 제1게이트산화막을 제거하는 공정과; 상기 마스크를 제거한 다음 상부전면에 제2게이트산화막을 일정한 두께로 형성하고, 상부전면에 제2게이트전극을 증착한 다음 상기 층간절연막이 노출될때까지 평탄화하는 공정과; 상기 셀 및 코어 영역 상에 형성된 제2게이트전극을 소정의 깊이로 식각한 다음 그 식각된 영역에 제2캡절연막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
- 제 1 항에 있어서, 상기 제1게이트산화막은 산화질화막(oxynitride)을 10∼100Å의 두께로 형성하고, 제1게이트전극은 폴리실리콘이나 폴리실리콘과 WSix가 적층된 구조물을 폴리실리콘의 경우는 200∼3500Å의 두께로 형성하며, WSix의 경우는 500∼3500Å의 두께로 형성하고, 제1캡절연막은 질화막을 200∼3500Å의 두께로 형성하는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
- 제 1 항에 있어서, 상기 게이트측벽을 형성하기 위한 절연막은 산화막을 100∼2000Å의 두께로 형성하는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 셀 및 코어 영역 상에 형성된 제1캡절연막, 제1게이트전극 및 제1게이트산화막을 제거하는 공정은 제1캡절연막이 질화막일 경우에 인산계통의 용액을 이용하여 제거하고, 제1게이트전극이 폴리실리콘 및 WSix일 경우에 질산계통의 용액 및 HCl과 H2O2계통의 용액을 이용하여 각각 습식식각을 적용하거나 또는 건식식각을 통해서 제거하며, 제1게이트산화막이 산화질화막일 경우에 HF 계통의 용액 또는 HF 증기를 사용하여 습식식각 또는 건식식각을 통해서 제거하는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
- 제 1 항에 있어서, 상기 제2게이트산화막을 형성하기 전에 희생산화막을 형성하고, 셀 및 코어영역의 채널이 형성될 영역에 채널이온주입을 실시한 다음 희생산화막을 제거하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
- 제 1 항에 있어서, 상기 제2게이트전극은 폴리실리콘, WSix/폴리실리콘 적층 구조물, SixGe1-x 을 적용하여 형성하거나 또는 W/WN/폴리실리콘 적층 구조물, WN/폴리실리콘, W/TiN/폴리실리콘 등과 같은 금속층/폴리실리콘의 적층 구조물을 적용하여 형성하거나 또는 W/TiN, W/WN, W, Al 등과 같은 금속층만을 적용하여 형성하며, 500∼5000Å의 두께로 형성하는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
- 제 1 항 또는 제 6 항에 있어서, 상기 제2게이트전극이 텅스텐 계통의 금속층만으로 형성된 경우에는 HF 계통의 용액 또는 HF 증기를 통해 습식식각하는 것을 특징으로 하는 반도체메모리의 게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049088A KR100316526B1 (ko) | 1999-11-06 | 1999-11-06 | 반도체메모리의 게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990049088A KR100316526B1 (ko) | 1999-11-06 | 1999-11-06 | 반도체메모리의 게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010045700A KR20010045700A (ko) | 2001-06-05 |
| KR100316526B1 true KR100316526B1 (ko) | 2001-12-12 |
Family
ID=19618930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990049088A KR100316526B1 (ko) | 1999-11-06 | 1999-11-06 | 반도체메모리의 게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100316526B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100934828B1 (ko) * | 2002-12-31 | 2009-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 모스펫 형성방법 |
-
1999
- 1999-11-06 KR KR1019990049088A patent/KR100316526B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010045700A (ko) | 2001-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100663366B1 (ko) | 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자 | |
| US5206183A (en) | Method of forming a bit line over capacitor array of memory cells | |
| US5492850A (en) | Method for fabricating a stacked capacitor cell in semiconductor memory device | |
| KR20050083301A (ko) | 핀 전계효과 트랜지스터의 제조방법 | |
| US5918132A (en) | Method for narrow space formation and self-aligned channel implant | |
| US7498246B2 (en) | Method of manufacturing a semiconductor device having a stepped gate structure | |
| US6569729B1 (en) | Method of fabricating three dimensional CMOSFET devices for an embedded DRAM application | |
| KR100281124B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| JP3314748B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR100316526B1 (ko) | 반도체메모리의 게이트 형성방법 | |
| KR100301148B1 (ko) | 반도체 소자의 하드 마스크 형성방법 | |
| KR100800467B1 (ko) | 스플릿 게이트 플래쉬 메모리 소자의 제조방법 | |
| KR20040016496A (ko) | 반도체 소자의 스페이서 형성방법 및 이를 이용한 반도체소자의 제조방법 | |
| KR100589498B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100477786B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100311502B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100418090B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100370158B1 (ko) | 반도체소자의 듀얼 게이트 형성방법 | |
| KR100215695B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100482749B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100323725B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100487410B1 (ko) | 반도체 소자의 제조방법 | |
| KR100262001B1 (ko) | 반도체장치의 플래쉬 이이피롬 셀 및 그 제조방법 | |
| KR100329607B1 (ko) | 반도체소자의소자분리절연막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |