KR100314657B1 - 유토피아에서의 오 동작 방지장치 - Google Patents

유토피아에서의 오 동작 방지장치 Download PDF

Info

Publication number
KR100314657B1
KR100314657B1 KR1019990059974A KR19990059974A KR100314657B1 KR 100314657 B1 KR100314657 B1 KR 100314657B1 KR 1019990059974 A KR1019990059974 A KR 1019990059974A KR 19990059974 A KR19990059974 A KR 19990059974A KR 100314657 B1 KR100314657 B1 KR 100314657B1
Authority
KR
South Korea
Prior art keywords
signal
physical layer
layer device
atm
enable
Prior art date
Application number
KR1019990059974A
Other languages
English (en)
Other versions
KR20010063100A (ko
Inventor
이상호
김홍주
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990059974A priority Critical patent/KR100314657B1/ko
Publication of KR20010063100A publication Critical patent/KR20010063100A/ko
Application granted granted Critical
Publication of KR100314657B1 publication Critical patent/KR100314657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 최근 ATM 시스템에서 다수의 다양한 가입자를 수용하기 위해 주로 사용하고 있는 방식인 UTOPIA 레벨-2 접속방식이 실제 ATM 시스템에 적용되기 위해 추가적으로 요구되는 기능들 즉, 디바이스간의 접속 잡음이나 신호 레벨의 변화 등으로 인해 발생할 수 있는 여러 가지 비정상적인 경우를 대처할 수 있는 장치를 구현하기 위한 것이다.
이를 위하여 본 발명은, ATM 계층 디바이스에서 폴링하고자 하는 다수의 물리 계층 디바이스의 주소 정보를 저장하는 폴링 순서 설정부와; 임의의 물리 계층 디바이스로부터 활성 상태의 CLAV 신호가 전송되면 상기 활성 상태의 CLAV 신호를 전송한 물리 계층 디바이스에 해당하는 ADDR 선택신호와 ENABLE 발생신호를 출력하는 ADDR 선택 계수기; 상기 ADDR 선택 계수기에서 출력되는 ADDR 선택신호에 따라 상기 폴링 순서 설정부에 저장된 주소 중 해당 주소를 선택하여 상기 물리 계층 디바이스로 출력하는 ADDR 선택부; 상기 물리 계층 디바이스로부터 전송되는 ATM 셀이 유효한 지를 판단하는 유효 셀 판단부; 상기 물리 계층 디바이스로부터 전송되는 ATM 셀 기간을 계수하여 ATM 셀 수신 완료신호를 출력하는 ATM 셀 계수기; 및 ENABLE 신호를 발생하여 상기 물리계층 디바이스로 출력하는 ENABLE 신호 발생부를 포함한다.

Description

유토피아에서의 오 동작 방지장치 {Apparatus for Preventing the Abnormal Operation of UTOPIA}
본 발명은 물리계층(Physical Layer) 디바이스와 ATM(Asynchronous Transfer Mode) 계층 디바이스간의 접속 디바이스에 관한 것으로서, 보다 상세하게 설명하면 하나의 ATM 디바이스가 공통버스를 통하여 다수의 물리계층 디바이스와 접속하는 UTOPIA(Universal Test & Operations Physical Interface for ATM) 레벨(Level)-2 접속방식에 관한 것이다.
UTOPIA 접속 방식은 ATM 포럼(Forum) 물리계층 디바이스와 ATM 계층 디바이스간의 접속 규격을 정의한 것으로서, 하나의 ATM 디바이스가 단일 물리계층 디바이스와 접속하는 UTOPIA 레벨-1 접속방식과, 하나의 ATM 디바이스가 공통 버스를 통하여 다수의 물리계층 디바이스와 접속하는 UTOPIA 레벨-2 접속방식이 있다.
도 1은 일반적인 UTOPIA 레벨-2 접속방식의 구성도이다. 하나의 ATM 계층 디바이스(11)에 다수의 물리계층 디바이스(12)가 접속되는데, 이 UTOPIA 레벨-2 접속방식에 사용되는 신호는 클럭(CLK), CLAV, 주소(ADDR), 인에이블(ENABLE), 시작(START), 데이터(DATA)로 이루어진다. 이들 중 START 신호와 DATA 신호는 물리계층 디바이스(12)에서 ATM 계층 디바이스(11)로 전달되는 신호로서, 공통으로 사용되는 버스에 접속될 수 있도록 하기 위하여 물리계층 디바이스(12)에서 출력할 데이터가 없을 경우에는 tri-state 상태를 유지한다. 시스템 동작 초기에 물리계층 디바이스에는 각각의 고유 번호가 할당되며, 이 상태에서 ATM 계층 디바이스에서는 물리계층 디바이스로 각각의 고유 번호에 해당하는 ADDR를 주기적으로 공급하여 전송할 데이터가 있는지의 여부를 검사한다.
이때, ADDR와 일치하는 물리계층 디바이스에서는 자신이 전달할 데이터가 있을 경우에는 CLAV 신호를 1로 설정하여 전송할 데이터가 있음을 ATM 계층 디바이스로 전달한다. 전달할 데이터가 없을 경우에는 CLAV 신호를 0으로 설정하며 자신의 고유 번호가 ADDR와 일치하지 않으면 tri-state를 유지한다. ATM 계층 디바이스에서는 CLAV 신호가 1인 경우 해당 물리계층 디바이스 고유 번호의 ADDR를 다시 한번 전달하여 물리계층 디바이스가 데이터를 전송할 준비를 할 수 있도록 하고, 이어서 ENABLE 신호를 전달한다. 물리계층 디바이스에서는 다시 전달된 ADDR를 감지하여데이터를 전송할 준비를 한 다음 ENABLE 신호가 활성상태가 되면, ATM 계층 디바이스에서 전달된 클럭에 동기를 맞추어 실제로 데이터를 전송한다.
ATM 포럼의 UTOPIA 규격에서는 일반적인 인터페이스 타이밍에 대해서만 기술하고 있으며, 구현 방법이나 비정상적인 경우에 대해서는 기술하지 않고 있다. 실제로 구현된 ATM 시스템 환경에서는 디바이스간의 접속 잡음이나 신호 레벨의 변화 등으로 인한 여러 가지 비정상적인 경우가 발생할 수 있다. 이때, 각 비정상적인 경우에 대한 오류를 방지할 수 있는 회로가 구현되어 있지 않을 시에는 이로 인하여 ATM 또는 물리계층 디바이스의 오 동작을 초래하며, 나아가서는 시스템 전체의 오 동작을 초래하게 된다. 따라서, 실제 ATM 시스템에 UTOPIA 접속 방식이 적용되기 위해서는 인터페이스 오류로 인한 ATM 또는 물리계층 디바이스의 오 동작을 방지하기 위한 수단이 함께 구현되어야 한다.
따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 최근 ATM 시스템에서 다수의 다양한 가입자를 수용하기 위해 주로 사용하고있는 방식인 UTOPIA(Universal Test & Operations Physical Interface for ATM) 레벨-2 접속방식이 실제 ATM 시스템에 적용되기 위해 추가적으로 요구되는 기능들 즉, 디바이스간의 접속 잡음이나 신호 레벨의 변화 등으로 인해 발생할 수 있는 여러 가지 비정상적인 경우를 대처할 수 있는 장치를 구현함으로써, ATM 또는 물리계층 디바이스의 오 동작을 방지하여 시스템 전체로 확산되지 않도록 하는UTOPIA에서의 오 동작 방지장치를 제공하기 위한 것이다.
도 1은 일반적인 UTOPIA 레벨-2 접속 방식의 구성도,
도 2는 일반적인 UTOPIA 레벨-2 접속 방식의 타이밍도,
도 3은 본 발명의 한 실시예에 따른 UTOPIA에서의 오 동작 방지장치의 구성도이다.
상기한 목적을 달성하기 위하여 본 발명은, ATM 계층 디바이스에 다수의 물리 계층 디바이스가 접속되어 다수의 가입자를 수용하기 위한 UTOPIA에서의 오 동작 방지장치에 있어서, 상기 ATM 계층 디바이스에서 폴링하고자 하는 다수의 물리 계층 디바이스의 주소 정보를 저장하는 폴링 순서 설정부와; 상기 폴링 순서 설정부에 저장된 주소를 순차적으로 선택하기 위한 일정 주기의 계수신호를 출력하고, 상기 물리 계층 디바이스로부터 활성 상태의 CLAV 신호가 전송되면 상기 활성 상태의 CLAV 신호를 전송한 물리 계층 디바이스에 해당하는 ADDR 선택신호와 ENABLE 발생신호를 출력하는 ADDR 선택 계수기; 상기 ADDR 선택 계수기에서 출력되는 계수신호 및 ADDR 선택신호에 따라 상기 폴링 순서 설정부에 저장된 주소 중 해당 주소를 선택하여 상기 물리 계층 디바이스로 출력하는 ADDR 선택부; 상기 물리 계층 디바이스로부터 전송되는 ATM 셀이 유효한 지를 판단하는 유효 셀 판단부; 상기 물리 계층 디바이스로부터 전송되는 ATM 셀 기간을 계수하여 ATM 셀 수신 완료신호를 출력하는 ATM 셀 계수기; 및 상기 ADDR 선택 계수기로부터 ENABLE 발생신호와, 유효 셀 판단부로부터 ATM 셀 유효여부 판단신호, 및 상기 ATM 셀 계수기로부터 ATM 셀 수신 완료신호를 각각 입력받아 ENABLE 신호를 발생하여 상기 물리계층 디바이스로 출력하는 ENABLE 신호 발생부를 포함하는 것을 특징으로 한다.
양호하게는, 상기 오 동작 방지장치는 상기 ATM 계층 디바이스의 입력부에존재하는 것을 특징으로 한다.
양호하게는, 상기 유효 셀 판단부는 ENABLE 신호가 활성된 후 첫 번째 입력되는 START 신호만을 유효신호로 인식하고, ENABLE 신호가 활성된 후 허용 대기시간이내에는 START 신호 대기상태를 유지하고, 허용 대기시간이 지나면 ENABLE 신호를 비활성화하기 위한 신호를 상기 ENABLE 신호 발생부로 전달하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 한 실시예에 따른 'UTOPIA에서의 오 동작 방지장치'를 보다 상세하게 설명하면 다음과 같다.
UTOPIA 레벨-2 접속방식에서, 접속 오류로 인한 디바이스의 오 동작은 물리계층 디바이스에서 ATM 계층 디바이스로 데이터를 전달하는 수신 과정에서 발생하하기 때문에 접속 오류를 방지하기 위한 기능은 ATM 계층 디바이스의 입력부에 존재해야 한다. 디바이스의 오 동작을 유발할 수 있는 접속 오류에는 다음과 같은 경우가 있다. 첫째 ENABLE 신호가 활성화된 상태에서 START 신호의 폭이 클럭의 한 주기보다 넓어져 두 클럭에 걸쳐 인식되는 경우, 둘째 ENABLE 신호가 활성화된 상태에서 START 신호가 정상보다 지연되어 입력되는 경우, 셋째 ENABLE 신호가 활성화된 상태에서 START 신호가 입력되지 않는 경우, 넷째 ENABLE 신호가 활성화된 상태에서 셀을 읽어 들이는 도중 새로운 START 신호가 또 입력되는 경우 등이 있다.
도 3은 상술한 바와 같은 접속 오류로 인한 디바이스의 오 동작을 방지하기 위한 장치를 도시한 구성도이다.
이 오 동작 방지장치는, 프로세서에서 폴링하고자 하는 물리계층 디바이스의 고유 번호(PHY_ID)를 순서에 따라 설정할 수 있도록 하는 폴링 순서 설정부(36), CLAV 신호에 따라 0~31까지의 값(S31)을 주기적으로 발생시키고 ENABLE 발생 시작을 알리는 ADDR 선택 계수기(34), ADDR 선택 계수기(34)에서 발생된 0~31까지의 값(S31)으로부터 폴링 순서 설정부(36)의 레지스터 출력(S0~S30)을 선택하여 물리계층 디바이스로 전달하는 ADDR 선택부(35), ENABLE 값과 입력되는 START 값으로부터 정상 또는 비정상적인 상태의 유효 START 신호를 판단하는 유효 셀 판단부(31), 한 ATM 셀 기간을 계수하여 ATM 셀 수신이 완료되었음을 알리는 신호(S34)를 ENABLE 신호 발생부(33)로 전달하는 ATM 셀 계수기(32), ADDR 선택 계수기(34)로부터 전달된 ENABLE 발생 시작을 알리는 신호(S32)와 유효 셀 판단부(31)로부터 전달된 START 신호가 입력되지 않았음을 알리는 신호(S35) 및 ATM 셀 계수기(32)로부터 전달된 ATM 셀 수신 완료를 알리는 신호(S34)로부터 ENABLE 신호를 발생하여 물리 계층 디바이스로 전달하는 ENABLE 신호 발생부(33)로 구성된다.
세부적인 동작은 먼저 프로세서에서 폴링하고자 하는 물리계층 디바이스의 고유 번호(PHY_ID)를 순서에 따라 폴링 순서 설정부(36)에 설정한다. 폴링 순서 설정부(36)는 최대 31개의 물리계층 디바이스를 지원할 수 있도록 5비트 레지스터 31개로 구성된다. 프로세서에서의 설정이 완료된 후 ADDR 선택 계수기(34)는 0~31까지의 값(S31)을 주기적으로 발생시킨다. 발생된 값(S31)에 의해 ADDR 선택부(35)는 폴링 순서 설정부(36)의 레지스터 출력(S0~S30)을 선택하여 물리계층 디바이스로 전달한다.
이때, 전달되는 ADDR 형태는 선택된 레지스터 출력(S0~S30)이 도 2의 클럭(CLK) #1 및 #3에서와 같이 순차적으로 나열되고, 그 사이에 클럭(CLK) #2, #4 및 #6에는 1F값이 삽입된다. 순차적인 폴링이 진행되는 동안 ADDR와 일치하는 물리계층 디바이스에서 자신이 전달할 데이터가 있을 경우에는 도 2의 클럭(CLK) #4에서와 같이 CLAV 신호를 1로 설정하여 전송할 데이터가 있음을 ATM 계층 디바이스로 전달한다. 전달할 데이터가 없을 경우에는 도 2의 클럭(CLK) #2에서와 같이 CLAV 신호를 0으로 설정하며, 자신의 고유 번호가 ADDR와 일치하지 않으면 도 2의 클럭(CLK) #3에서와 같이 tri-state를 유지한다.
ADDR 선택 계수기(34)는 도 2의 클럭(CLK) #4에서와 같이 CLAV 신호가 1인 경우에는 도 2의 클럭(CLK) #5에서와 같이 해당 물리계층 디바이스 고유번호의 ADDR를 다시 한 번 공급할 수 있도록 ADDR 선택부(35)를 제어하여 물리계층 디바이스가 데이터를 전송할 준비를 할 수 있도록 하고, 이어서 도 2의 클럭(CLK) #6에서와 같이 ENABLE 신호가 발생될 수 있도록 ENABLE 신호 발생 시작을 지시하는 신호(S32)를 ENABLE 신호 발생부(33)로 전달한다.
물리계층 디바이스에서는 도 2의 클럭 #6에서와 같이 ENABLE 신호가 0으로 입력되면 ATM 계층 디바이스에서 전달된 클럭에 동기를 맞추어 실제로 START 신호와 DATA를 전송한다. 정상적인 경우 START 신호는 도 2의 클럭 #7에서와 같은 형태로 유효 셀 판단부(31)로 입력되어 클럭 #8의 상승 에지(rising edge)에서 감지되는데 이때 유효 셀 판단부(31)에서는 START 신호의 폭이 클럭의 한 주기보다 넓어져 두 클럭에 걸쳐 인식되는 경우를 방지하기 위하여 ENABLE신호가 0인 상태에서첫 번째 입력되는 START 신호만 유효 신호로 인식하고 나머지 START 신호는 무시한다. 이는 ENABLE 신호가 0인 상태에서 셀을 읽어 들이는 도중 새로운 START 신호가 또 입력되는 경우의 오 동작도 방지할 수 있다.
또한, ENABLE 신호가 0인 상태에서 START 신호가 정상보다 지연되어 입력되는 경우에 대한 ATM 디바이스의 오 동작을 방지하도록 하기 위하여 유효 셀 판단부(31)에서는 START 신호 대기상태를 유지한다. 이때, 프로세서에서 설정한 대기 시간 허용치(WAIT_TH) 이내에 START 신호가 입력되면 앞에서와 같이 첫 번째 입력되는 START 신호만 유효 신호로 인식하고, ATM 셀 수신 시작을 알리는 신호(S33)를 발생한다. ATM 셀 계수기(32)는 ATM 셀 수신 시작을 알리는 신호(S33)로부터 한 ATM 셀 기간을 계수하여 셀 수신이 완료되면 도 2의 클럭 #60에서와 같이 ENABLE 신호를 1로 설정할 수 있도록 ATM 셀 수신 완료를 알리는 신호(S34)를 ENABLE 신호 발생부(33)로 전달한다.
ENABLE 신호 발생부(33)는 ATM 셀 수신 완료를 알리는 신호(S34)를 수신하여 셀 수신이 완료되었음을 판단하고 ENABLE 신호를 1로 설정한다. ENABLE 신호가 0인 상태에서 START 신호가 입력되지 않는 경우 ATM 디바이스의 오 동작을 방지하도록 하기 위하여 유효 셀 판단부(31)에서는 프로세서에서 설정한 대기 시간 허용치(WAIT_TH) 이내에 START 신호가 입력되지 않으면 START 신호가 입력되지 않았음을 알리는 신호(S35)를 ENABLE 신호 발생부(33)로 전달하여 ENABLE 신호 발생부(33)가 ENABLE 신호를 1로 설정하도록 한다.
위에서 양호한 실시예에 근거하여 이 발명을 설명하였지만, 이러한 실시예는이 발명을 제한하려는 것이 아니라 예시하려는 것이다. 이 발명이 속하는 분야의 숙련자에게는 이 발명의 기술사상을 벗어남이 없이 위 실시예에 대한 다양한 변화나 변경 또는 조절이 가능함이 자명할 것이다. 그러므로, 이 발명의 보호범위는 첨부된 청구범위에 의해서만 한정될 것이며, 위와 같은 변화예나 변경예 또는 조절예를 모두 포함하는 것으로 해석되어야 할 것이다.
이상과 같이 본 발명에 의하면, 실제 구현된 ATM 시스템에서 발생할 수 있는 디바이스간의 접속 잡음이나 신호 레벨의 변화 등으로 인한 ATM 계층 또는 물리계층 디바이스의 오 동작을 방지하여 시스템 전체로 확산되지 않도록 함으로써, ATM 시스템의 안정된 동작을 보장하고 효율적인 운용과 관리가 이루어질 수 있도록 한다.

Claims (4)

  1. ATM 계층 디바이스에 다수의 물리 계층 디바이스가 접속되어 다수의 가입자를 수용하기 위한 UTOPIA에서의 오 동작 방지장치에 있어서,
    상기 ATM 계층 디바이스에서 폴링하고자 하는 다수의 물리 계층 디바이스의 주소 정보를 저장하는 폴링 순서 설정부와;
    상기 폴링 순서 설정부에 저장된 주소를 순차적으로 선택하기 위한 일정 주기의 계수신호를 출력하고, 상기 물리 계층 디바이스로부터 활성 상태의 CLAV 신호가 전송되면 상기 활성 상태의 CLAV 신호를 전송한 물리 계층 디바이스에 해당하는 ADDR 선택신호와 ENABLE 발생신호를 출력하는 ADDR 선택 계수기;
    상기 ADDR 선택 계수기에서 출력되는 계수신호 및 ADDR 선택신호에 따라 상기 폴링 순서 설정부에 저장된 주소 중 해당 주소를 선택하여 상기 물리 계층 디바이스로 출력하는 ADDR 선택부;
    상기 물리 계층 디바이스로부터 전송되는 ATM 셀이 유효한 지를 판단하는 유효 셀 판단부;
    상기 물리 계층 디바이스로부터 전송되는 ATM 셀 기간을 계수하여 ATM 셀 수신 완료신호를 출력하는 ATM 셀 계수기; 및
    상기 ADDR 선택 계수기로부터 ENABLE 발생신호와, 유효 셀 판단부로부터 ATM 셀 유효여부 판단신호, 및 상기 ATM 셀 계수기로부터 ATM 셀 수신 완료신호를 각각 입력받아 ENABLE 신호를 발생하여 상기 물리계층 디바이스로 출력하는 ENABLE 신호발생부를 포함하는 것을 특징으로 하는 UTOPIA에서의 오 동작 방지장치.
  2. 제 1 항에 있어서, 상기 오 동작 방지장치는 상기 ATM 계층 디바이스의 입력부에 존재하는 것을 특징으로 하는 UTOPIA에서의 오 동작 방지장치.
  3. 제 1 항에 있어서, 상기 유효 셀 판단부는 ENABLE 신호가 활성된 후 첫 번째 입력되는 START 신호만을 유효신호로 인식하는 것을 특징으로 하는 UTOPIA에서의 오 동작 방지장치.
  4. 제 1 항에 있어서, 상기 유효 셀 판단부는 ENABLE 신호가 활성된 후 허용 대기시간이내에는 START 신호 대기상태를 유지하고, 허용 대기시간이 지나면 ENABLE 신호를 비활성화하기 위한 신호를 상기 ENABLE 신호 발생부로 전달하는 것을 특징으로 하는 UTOPIA에서의 오 동작 방지장치.
KR1019990059974A 1999-12-21 1999-12-21 유토피아에서의 오 동작 방지장치 KR100314657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990059974A KR100314657B1 (ko) 1999-12-21 1999-12-21 유토피아에서의 오 동작 방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990059974A KR100314657B1 (ko) 1999-12-21 1999-12-21 유토피아에서의 오 동작 방지장치

Publications (2)

Publication Number Publication Date
KR20010063100A KR20010063100A (ko) 2001-07-09
KR100314657B1 true KR100314657B1 (ko) 2001-11-15

Family

ID=19627778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990059974A KR100314657B1 (ko) 1999-12-21 1999-12-21 유토피아에서의 오 동작 방지장치

Country Status (1)

Country Link
KR (1) KR100314657B1 (ko)

Also Published As

Publication number Publication date
KR20010063100A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
US6049837A (en) Programmable output interface for lower level open system interconnection architecture
US20050021753A1 (en) System and method for implementing RMII Ethernet reset
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
US5086505A (en) Selective individual reset apparatus and method
KR100314657B1 (ko) 유토피아에서의 오 동작 방지장치
EP0353249A4 (en) Parallel networking architecture
US4347603A (en) System for exchanging encoded messages between stations
US5875174A (en) Time-division multiplex communication control circuit for ATM terminal
JP2004252977A (ja) 通信モジュールにおいて隠しアドレスを実装するシステムおよび方法
WO2000055742A2 (en) System for interconnecting circuit boards housed within a chassis
CN1662894B (zh) 包括时隙总线和若干缓冲器的交换装置
CN101635617B (zh) 一种通信设备中确定主备状态的方法和系统
JPH0618373B2 (ja) データ伝送方法及び装置
KR100306475B1 (ko) 에이티엠 교환 시스템의 셀 판독 동기 제어 장치 및 방법
JP2972659B2 (ja) Ｕｔｏｐｉａレベル２ポーリング制御方式
KR100427764B1 (ko) 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치
KR20010082068A (ko) 디지털 코드리스 통신 시스템의 단말기용 제어 유닛 및제어 유닛을 위한 방법
KR100474770B1 (ko) 다중 비동기 직렬 통신 장치
CN115550293A (zh) 一种fsi主控制器及其端口路由装置和方法
KR100869785B1 (ko) 전지팩의 어드레스 할당 시스템 및 그 방법
KR100216402B1 (ko) 음성사서함 시스템에서 통신 데이타 처리를 위한 단일 복합형 라인 카드
KR0129612B1 (ko) 집중형 광대역망 종단(b-nt) 시스템의 하드웨어를 제어하기위한 장치
KR100316310B1 (ko) 데이타전송장치
KR100433649B1 (ko) 분산 컴퓨터 시스템에서 고장-휴지 속성을 실행하는 방법및 그 시스템의 분배기 유닛
JP3769538B2 (ja) Ａｔｍセル送受信制御方式及びその方法並びに移動通信基地局装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081001

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee