CN115550293A - 一种fsi主控制器及其端口路由装置和方法 - Google Patents
一种fsi主控制器及其端口路由装置和方法 Download PDFInfo
- Publication number
- CN115550293A CN115550293A CN202211518337.2A CN202211518337A CN115550293A CN 115550293 A CN115550293 A CN 115550293A CN 202211518337 A CN202211518337 A CN 202211518337A CN 115550293 A CN115550293 A CN 115550293A
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- port
- output
- fsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000872 buffer Substances 0.000 claims abstract description 170
- 230000005540 biological transmission Effects 0.000 claims abstract description 101
- 230000000875 corresponding effect Effects 0.000 claims description 71
- 230000002596 correlated effect Effects 0.000 claims description 9
- 230000001276 controlling effect Effects 0.000 claims description 2
- 238000012546 transfer Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/625—Queue scheduling characterised by scheduling criteria for service slots or service orders
- H04L47/6275—Queue scheduling characterised by scheduling criteria for service slots or service orders based on priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3018—Input queuing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3027—Output queuing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请公开了一种FSI主控制器及其端口路由装置和方法，应用于数据传输技术领域，包括：N路输入缓冲电路用于在接收到与自身连接的桥接模块发送的数据时，根据数据类型以虚拟通道的方式将数据存储至输入缓存中；仲裁电路用于在任意1路输出端口电路的任1虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出最高优先级的数据传输请求并进行交叉开关电路的控制，以使得相应的输入缓冲电路将数据发送至相应的输出缓存中；输出端口电路用于将输出缓存中的数据发送至与自身相连接的端口。应用本申请的方案，可以有效地实现FSI主控制器灵活的端口路由，保障了数据传输的稳定性和效率。
Description
技术领域
本发明涉及数据传输技术领域，特别是涉及一种FSI主控制器及其端口路由装置和方法。
背景技术
FSI（Field Replaceable Unit Service Interface，现场可更换单元服务接口）协议由IBM提出，可以对系统中所有芯片进行服务访问，FSI接口在IBM服务器中已经成功使用多年，可以灵活支持处理器连接到CPU（Central Processing Unit，中央处理器）和IBM的ASIC（Application Specific Integrated Circuit，专用集成电路）。是BMC（BoardManagement Controller，基板管理控制器）中的重要接口之一。
目前，有BMC芯片厂家使用的FSI控制器使用的是OPB（On-chip Peripheral Bus，片上外设总线）接口协议，主要应用于IBM的core connect总线架构下，但是FSI主控制器的内部架构是未知的，即相当于是黑盒结构，如果使用则需要自研。如果将该FSI主控制器使用在ARM的 AMBA（Advanced Microcontroller Bus Architecture，高级微控制器总线架构）总线架构下，需要使用各种总线接口桥的转换，传输效率降低。
目前的一些自研FSI主控制器的设计中，是将其中的各个桥接模块和相应的端口发送模块进行固定连接，灵活性较低，也不利于保障数据传输的稳定性和效率。
综上所述，如何有效地实现FSI主控制器灵活的端口路由，保障数据传输的稳定性和效率，是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种FSI主控制器及其端口路由装置和方法，以有效地实现FSI主控制器灵活的端口路由，保障数据传输的稳定性和效率。
为解决上述技术问题，本发明提供如下技术方案：
一种FSI主控制器的端口路由装置，包括：
分别与FSI主控制器中的N个桥接模块连接的N路输入缓冲电路，任意1路输入缓冲电路中均设置了K个输入缓存，且任意1路输入缓冲电路均用于：在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的所述数据存储在与所述虚拟通道编号相对应的输入缓存中；
与N路输入缓冲电路，M路输出端口电路，以及交叉开关电路均连接的仲裁电路，用于在任意1路输出端口电路的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路的控制，以使得相应的输入缓冲电路将选取出的所述数据传输请求所指向的数据内容通过所述交叉开关电路发送至该虚拟通道对应的输出缓存中；
所述交叉开关电路；
M路输出端口电路，任意1路输出端口电路中均设置了K个输出缓存，且任意1路输出端口电路均用于：将输出缓存中的数据发送至与自身相连接的端口；其中，K，N以及M均为不小于2的正整数。
优选的，所述输入缓冲电路具体用于：
在接收到与自身连接的桥接模块发送的数据时，根据地址信息确定出数据类型，并确定出与所述数据类型相对应的虚拟通道编号，并将接收的所述数据存储在与所述虚拟通道编号相对应的输入缓存中。
优选的，所述数据类型包括：表示地址信息为绝对地址的第一数据类型，表示地址信息为相对地址的第二数据类型，以及表示地址信息为相同地址的第三数据类型。
优选的，所述第一优先级规则包括：
针对任意1个数据传输请求，该数据传输请求的优先级与该数据传输请求的存在时长呈正相关，与目标间隔时长呈正相关；
其中，所述目标间隔时长表示的是发起该数据传输请求的输入缓冲电路上一次发送数据的时刻与当前时刻的时间间隔。
优选的，所述输出端口电路还用于：
在将输出缓存中的数据发送至与自身相连接的端口之后，向发送该数据的前级设备反馈数据发送完成的提示。
优选的，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则按照预设规则，将输出缓存中的数据发送至与自身相连接的端口。
优选的，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则按照第二优先级规则，将输出缓存中的数据发送至与自身相连接的端口。
优选的，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则将K个输出缓存中数据量最多的作为最高优先级的输出缓存；
将最高优先级的输出缓存中的数据发送至与自身相连接的端口。
优选的，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则将K个输出缓存依次作为最高优先级的输出缓存；
将当前最高优先级的输出缓存中的数据发送至与自身相连接的端口。
优选的，所述输出端口电路还用于：
在将任意1个输出缓存中的数据发送至与自身相连接的端口之前，根据待发送的该数据中的路由字段，判断该数据的路由对象是否为与自身相连接的端口；
如果是，则执行所述将输出缓存中的数据发送至与自身相连接的端口的操作，以将该数据发送至与自身相连接的端口；
如果否，则缓存该数据，并执行预设的报错策略。
优选的，所述执行预设的报错策略，包括：
向发送该数据的前级设备反馈错误提示，以使所述前级设备重新将该数据发送至FSI主控制器。
优选的，所述判断与自身相连接的端口是否为可用状态，包括：
接收由仲裁电路发送的表示与所述输出端口电路自身相连接的端口对应的FSI从控制器的剩余存储空间大小的信元值；
判断所述信元值是否大于0；
如果是，则确定出与自身相连接的端口为可用状态，否则确定出与自身相连接的端口为不可用状态。
优选的，所述仲裁电路还用于：
当判断出对应于任意1路输出端口电路的信元值小于0时，从与该输出端口电路连接的FSI从控制器中重新读取对应于该输出端口电路的信元值。
一种FSI主控制器的端口路由方法，N路输入缓冲电路分别与FSI主控制器中的N个桥接模块连接；仲裁电路与N路输入缓冲电路，M路输出端口电路，以及交叉开关电路均连接；任意1路输入缓冲电路中均设置了K个输入缓存，任意1路输出端口电路中均设置了K个输出缓存；所述FSI主控制器的端口路由方法包括：
任意1路输入缓冲电路在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的所述数据存储在与所述虚拟通道编号相对应的输入缓存中；
所述仲裁电路在任意1路输出端口电路的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路的控制，以使得相应的输入缓冲电路将选取出的所述数据传输请求所指向的数据内容通过所述交叉开关电路发送至该虚拟通道对应的输出缓存中；
输出端口电路将输出缓存中的数据发送至与自身相连接的端口；
其中，K，N以及M均为不小于2的正整数。
一种FSI主控制器，包括如上述所述的FSI主控制器的端口路由装置。
应用本发明实施例所提供的技术方案，N路输入缓冲电路分别与FSI主控制器中的N个桥接模块连接，因此N路输入缓冲电路均可以进行数据的接收。并且，任意1路输入缓冲电路中均设置了K个输入缓存，任意1路输入缓冲电路均用于：在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的数据存储在与虚拟通道编号相对应的输入缓存中，可以看出，本申请是通过虚拟通道技术实现数据的传输，可以有效地防止链路阻塞，也有利于保障数据传输的稳定性和效率。
在任意1路输出端口电路的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，仲裁电路会基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路的控制，以使得相应的输入缓冲电路将选取出的数据传输请求所指向的数据内容通过交叉开关电路发送至该虚拟通道对应的输出缓存中。可以看出，对于源自任意输入缓冲电路的数据传输请求，可以通过交叉开关电路发送至任意输出端口电路的输出缓存中，因此本申请的方案有效地实现了FSI主控制器灵活的端口路由。最后任意1路输出端口电路均可以将自身的输出缓存中的数据发送至与自身相连接的端口。并且可以看出，由于仲裁电路是基于第一优先级规则进行交叉开关电路的控制，实现数据的传输，也有利于保障数据传输的稳定性和效率，可以保障重要数据优先发送，保障业务的稳定进行。
综上所述，本申请的方案可以有效地实现FSI主控制器灵活的端口路由，保障了数据传输的稳定性和效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明中一种FSI主控制器的端口路由装置的结构示意图；
图2为本发明一种具体实施方式中的FSI主控制器的架构示意图；
图3为本发明中一种FSI主控制器的端口路由方法的实施流程图。
具体实施方式
本发明的核心是提供一种FSI主控制器的端口路由装置，可以有效地实现FSI主控制器灵活的端口路由，保障了数据传输的稳定性和效率。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明中一种FSI主控制器的端口路由装置的结构示意图，该FSI主控制器的端口路由装置可以包括：
分别与FSI主控制器中的N个桥接模块连接的N路输入缓冲电路10，任意1路输入缓冲电路10中均设置了K个输入缓存，且任意1路输入缓冲电路10均用于：在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的数据存储在与虚拟通道编号相对应的输入缓存中；
与N路输入缓冲电路10，M路输出端口电路40，以及交叉开关电路30均连接的仲裁电路20，用于在任意1路输出端口电路40的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路30的控制，以使得相应的输入缓冲电路10将选取出的数据传输请求所指向的数据内容通过交叉开关电路30发送至该虚拟通道对应的输出缓存中；
交叉开关电路30；
M路输出端口电路40，任意1路输出端口电路40中均设置了K个输出缓存，且任意1路输出端口电路40均用于：将输出缓存中的数据发送至与自身相连接的端口；其中，K，N以及M均为不小于2的正整数。
具体的，本申请的端口路由装置设置在FSI主控制器中，FSI主控制器则可以使用在例如BMC，服务器等场合中。由于本申请自行进行了FSI主控制器的设计，并且设计了其中的端口路由装置，因此，本申请方案的FSI主控制器可以直接使用AMBA总线架构，而无需如部分传统方案中，使用IBM的OPB接口的FSI控制器时，需要先通过总线接口桥进行AMBA至OPB的转换。
FSI主控制器中可以设置有N个桥接模块，因此，端口路由装置中可以设置N路输入缓冲电路10，分别与FSI主控制器中的N个桥接模块连接。例如图2为一种具体实施方式中的FSI主控制器的架构示意图，图2中示出了该FSI主控制器的桥接模块1至3分别连接了前级的CPU（Central Processing Unit，中央处理器）以及2个DMA（Direct Memory Access，直接存储器访问）设备。
N的具体取值可以根据需要进行设定和调整，但通常为不小于2的正整数。
本申请采用虚拟通道技术实现数据的传输，因此，对于N路输入缓冲电路10中的任意1路输入缓冲电路10而言，均设置了K个输入缓存，K也是不小于2的正整数，例如后文的一种具体实施方式中，K=3。
由于采用虚拟通道技术实现数据的传输，因此，任意1路输入缓冲电路10在接收到与自身连接的桥接模块发送的数据时，可以根据数据类型确定出相对应的虚拟通道编号，进而将接收的数据存储在与虚拟通道编号相对应的输入缓存中。
可以看出，数据类型的类型总数，便是虚拟通道的总数量，也即K的取值。而设定的划分数据类型的具体实施方式可以有多种，并不影响本发明的实施。
例如在本发明的一种具体实施方式中，考虑到本申请的方案是基于FSI协议来实现数据的传输，数据中具有地址字段，因此，可以根据地址信息，也即根据数据中的地址地段来进行数据类型的划分。
即在本发明的一种具体实施方式中，对于任意1路输入缓冲电路10，该路输入缓冲电路10均可以具体用于：
在接收到与自身连接的桥接模块发送的数据时，根据地址信息确定出数据类型，并确定出与数据类型相对应的虚拟通道编号，并将接收的数据存储在与虚拟通道编号相对应的输入缓存中。
该种实施方式中，是按照地址类型的不同，进行数据类型的划分，是实际应用中较为方便的实施方式。当然，在其他实施方式中，还可以有其他的数据类型的划分方式。
在按照地址类型的不同进行数据类型的划分时，考虑到FSI协议中常用的有3种类型的地址，因此在实际应用中，数据类型可以具体包括：表示地址信息为绝对地址的第一数据类型，表示地址信息为相对地址的第二数据类型，以及表示地址信息为相同地址的第三数据类型。
绝对地址即为ABS_ADR（absolute address），相对地址即为REL_ADR（relativeaddress），相同地址即为SAME_ADR（same address），这是FSI协议中常用的3种类型的地址，因此，该种实施方式中，数据类型设置为3种，因此虚拟通道的总数量K也等于3，即对于每1路输入缓冲电路10，该路输入缓冲电路10中需要设置3个输入缓存，例如每1路输入缓冲电路10中可以设置3个FIFO，来作为该路输入缓冲电路10中的3个输入缓存。
例如一种具体场合中，某1路输入缓冲电路10在接收到与自身连接的桥接模块发送的数据时，该数据的地址类型为ABS_ADR，则可以确定与该数据的地址信息相对应的虚拟通道编号为VC1，因此可以将该数据存储在与虚拟通道编号VC1相对应的输入缓存中，即存储在该路输入缓冲电路10的第1个FIFO中。
而如果该路输入缓冲电路10在接收到与自身连接的桥接模块发送的数据时，该数据的地址类型为REL_ADR，则可以确定与该数据的地址信息相对应的虚拟通道编号为VC2，因此可以将该数据存储在与虚拟通道编号VC2相对应的输入缓存中，即存储在该路输入缓冲电路10的第2个FIFO中。
如上文的描述，采用上述的虚拟通道技术，可以有效防止数据通道的阻塞。
为了使得任意输入缓冲电路10的数据，可以发送至任意输出端口电路40，本申请设置了交叉开关电路30，可以理解的是，交叉开关电路30需要与N路输入缓冲电路10以及M路输出端口电路40实现全连接，才能够保障数据的灵活路由。而交叉开关电路30可以在受仲裁电路20的控制下，改变自身的开关状态，从而实现数据的路由。
具体的，在任意1路输出端口电路40的任意1个虚拟通道为可用状态时，说明允许将数据发送到该路输出端口电路40的这一个虚拟通道对应的输出缓存中。而如果存在针对该虚拟通道的数据传输请求时，说明有至少1路输入缓冲电路10的输入缓存发起了数据传输请求。
可以理解的是，在同一时刻，对于某1路输出端口电路40的某1个虚拟通道而言，如果只有针对该虚拟通道的1个数据传输请求时，则可以直接执行该数据传输请求，即直接将发起该数据传输请求的输入缓存中的数据，发送至该路输出端口电路40的该虚拟通道所对应的输出缓存中。
而在同一时刻，对于某1路输出端口电路40的某1个虚拟通道而言，如果有2个或者2个以上的针对该虚拟通道的数据传输请求时，则需要基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，从而进行交叉开关电路30的控制，以使得相应的输入缓冲电路10将选取出的数据传输请求所指向的数据内容通过交叉开关电路30发送至该虚拟通道对应的输出缓存中。
例如在某一时刻，数据A存储在第1路输入缓冲电路10的第1个FIFO中，而数据B存储在第2路输入缓冲电路10的第3个FIFO中，且假设第1路输入缓冲电路10的第1个FIFO请求将数据A发送至第1路输出端口电路40的第1个虚拟通道，即发送至第1路输出端口电路40的第1个FIFO中，而第2路输入缓冲电路10的第3个FIFO请求将数据B发送至第2路输出端口电路40的第3个虚拟通道，即发送至第2路输出端口电路40的第3个FIFO中，则该例子中，可以同时进行数据A和数据B的发送。
例如在某一时刻，数据A存储在第1路输入缓冲电路10的第1个FIFO中，而数据B存储在第2路输入缓冲电路10的第1个FIFO中，且假设第1路输入缓冲电路10的第1个FIFO请求将数据A发送至第1路输出端口电路40的第1个虚拟通道，即发送至第1路输出端口电路40的第1个FIFO中，而第2路输入缓冲电路10的第1个FIFO请求将数据B发送至第1路输出端口电路40的第1个虚拟通道，即，数据B同样是需要发送至第1路输出端口电路40的第1个FIFO中，因此存在冲突，便需要基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求。例如基于第一优先级规则，选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求为第1路输入缓冲电路10的第1个FIFO的请求，因此仲裁电路20便会进行交叉开关电路30的控制，以使得第1路输入缓冲电路10的第1个FIFO将数据传输请求所指向的数据内容A通过交叉开关电路30发送至第1路输出端口电路40的第1个虚拟通道对应的输出缓存中，即发送至第1路输出端口电路40的1个FIFO中。
第一优先级规则的具体内容可以根据实际需要进行设定和调整，例如在本发明的一种具体实施方式中，第一优先级规则可以具体包括：
针对任意1个数据传输请求，该数据传输请求的优先级与该数据传输请求的存在时长呈正相关，与目标间隔时长呈正相关；
其中，目标间隔时长表示的是发起该数据传输请求的输入缓冲电路10上一次发送数据的时刻与当前时刻的时间间隔。
该种实施方式考虑到，针对任意1个数据传输请求，如果该数据传输请求的存在时长较长，应当及时将该数据传输请求所指向的数据进行发送，避免部分数据长时间堆积，因此，该种实施方式中，数据传输请求的优先级与该数据传输请求的存在时长呈正相关。
而针对任意1个数据传输请求，考虑到如果发起该数据传输请求的输入缓冲电路10刚发送了1次数据，则该输入缓冲电路10的优先级应当降低，即该数据传输请求的优先级与目标间隔时长呈正相关。目标间隔时长表示的是发起该数据传输请求的输入缓冲电路10上一次发送数据的时刻与当前时刻的时间间隔，即目标间隔时长越长，说明发起该数据传输请求的输入缓冲电路10越长时间没有发送数据。
前述实施方式的优先级设置考虑了多种因素，有利于避免数据的长时间堆积，有利于保障数据传输的稳定性。
可以理解的是，在其他实施方式中，还可以设置其他的第一优先级规则，并不影响本发明的实施。例如一种场合中，可以使用较为简单的优先级列表的方式实现第一优先级规则。例如，对于每1路输出端口电路40，可以建立该输出端口电路40的优先级列表，该优先级列表中包含了N路输入缓冲电路10，当该路输出端口电路40接收了源自某路输入缓冲电路10的数据时，会将该路输入缓冲电路10移动到优先级列表中的末尾，使其优先级降为最低。
M路输出端口电路40通过相应端口，可以分别连接M个FSI从控制器，M为不小于2的正整数。由于本申请采用虚拟通道技术实现数据的传输，因此，任意1路输出端口电路40中也需要设置K个输出缓存，以分别存储源自不同虚拟通道的数据。
任意1路输出端口电路40均可以将输出缓存中的数据发送至与自身相连接的端口，例如一种具体实施方式中，可以以K个输出缓存轮询的方式，将自身的K个输出缓存中的数据发送至与自身相连接的端口。
而在本发明的一种具体实施方式中，输出端口电路40可以具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则按照预设规则，将输出缓存中的数据发送至与自身相连接的端口。
该种实施方式考虑到，通过判断与自身相连接的端口是否为可用状态，可以确定出后级设备，即可以确定出后级的FSI从控制器能否有效地进行数据的接收。因此，在判断出与自身相连接的端口为不可用状态时，说明相应的FSI从控制器暂时无法接收新的数据，因此输出端口电路40不会进行数据的发送。而在判断出与自身相连接的端口为可用状态时，才会将输出缓存中的数据发送至与自身相连接的端口，进而发送至相应的FSI从控制器，这样的实施方式有利于保障数据传输的稳定性，不容易出错。
在判断与自身相连接的端口是否为可用状态时，可以通过信元值来判断。例如在本发明的一种具体实施方式中，判断与自身相连接的端口是否为可用状态，可以具体包括：
接收由仲裁电路20发送的表示与输出端口电路40自身相连接的端口对应的FSI从控制器的剩余存储空间大小的信元值；
判断信元值是否大于0；
如果是，则确定出与自身相连接的端口为可用状态，否则确定出与自身相连接的端口为不可用状态。
该种实施方式中，仲裁电路20可以确定出各个FSI从控制器各自的信元值，在具体场合中，1个信元值对应多少bit是可以确定的，因此，可以使用信元值表示FSI从控制器的剩余存储空间大小。例如某一路输出端口电路40连接的端口为端口1，也即port1，port1与FSI从控制器1连接，则仲裁电路20可以将FSI从控制器1的信元值发送至该路输出端口电路40，如果FSI从控制器1的信元值大于0，说明FSI从控制器1还有存储空间可以用来接收数据，因此该路输出端口电路40可以确定出与自身相连接的端口为可用状态，即该场合中，是确定出端口port1为可用状态，反之，当FSI从控制器1的信元值为0时，该路输出端口电路40可以确定出与自身相连接的端口port1为不可用状态。
该种实施方式是利用仲裁电路20确定出各个FSI从控制器各自的信元值，图1也是采用的该种实施方式，即图1的信元输入，表示的是各个FSI从控制器可以周期性地将自身的信元值发送至仲裁电路20。此外，图1中还示出了信元输出，表示的是仲裁电路20可以将各个FSI从控制器的信元值发送给其他需要的设备。此外还需要说明的是，在图1中为了方便观看，对于N路输入缓冲电路10，仅示出了其中1路与仲裁电路20连接，同样的，对于M路输出端口电路40，仅示出了其中1路与仲裁电路20连接。
此外，在其他实施方式中，输出端口电路40可以以其他方式判断与自身相连接的端口是否为可用状态，并不影响本发明的实施。
在正常情况下，任意FSI从控制器的信元值为大于等于0的数值，如果出现小于0的情况说明出错了，因此，在本发明的一种具体实施方式中，仲裁电路20还可以用于：
当判断出对应于任意1路输出端口电路40的信元值小于0时，从与该输出端口电路40连接的FSI从控制器中重新读取对应于该输出端口电路40的信元值。
某1路输出端口电路40对应的信元值，即表示的是与该路输出端口电路40相连接的FSI从控制器的信元值。如果出现任意FSI从控制器的信元值小于0的情况，仲裁电路20会从该FSI从控制器中重新读取该FSI从控制器的信元值。
在本发明的一种具体实施方式中，输出端口电路40可以具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则按照第二优先级规则，将输出缓存中的数据发送至与自身相连接的端口。
该种实施方式中，输出端口电路40在进行数据的发送时，也是基于优先级进行发送，称为第二优先级规则。基于优先级的方式进行数据发送，有利于进一步的保障数据传输的效率和可靠性。
第二优先级规则的具体内容可以根据需要进行设定，例如在本发明的一种具体实施方式中，输出端口电路40具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则将K个输出缓存中数据量最多的作为最高优先级的输出缓存；
将最高优先级的输出缓存中的数据发送至与自身相连接的端口。
该种实施方式中，是将输出端口电路40中，数据量最多的输出缓存优先进行发送，有利于避免数据的堆积，且优先级的规则设置地较为简单，便于实施。当然，其他实施方式中，还可以根据实际需要设置更为复杂的优先级规则，例如对于部分类型的数据，可以优先进行发送。
在本发明的一种具体实施方式中，输出端口电路40可以具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则将K个输出缓存依次作为最高优先级的输出缓存；
将当前最高优先级的输出缓存中的数据发送至与自身相连接的端口。
该种实施方式中，则是采用顺序发送的方式，即，将K个输出缓存依次作为最高优先级的输出缓存，实现K个输出缓存中的数据的顺序发送。
在本发明的一种具体实施方式中，输出端口电路40还可以用于：
在将任意1个输出缓存中的数据发送至与自身相连接的端口之前，根据待发送的该数据中的路由字段，判断该数据的路由对象是否为与自身相连接的端口；
如果是，则执行将输出缓存中的数据发送至与自身相连接的端口的操作，以将该数据发送至与自身相连接的端口；
如果否，则缓存该数据，并执行预设的报错策略。
在正常情况下，输出端口电路40的输出缓存中存储的数据，应当通过与该输出端口电路40相连接的端口，路由至相应的FSI从控制器中，即正常情况下，在将任意1个输出缓存中的数据发送至与自身相连接的端口之前，根据待发送的该数据中的路由字段，可以确定出该数据的路由对象与自身相连接的端口是吻合的。
但是在部分异常情况下，判断出该数据的路由对象不是与自身相连接的端口时，说明可能是数据存储过程出错，或者是此前的数据传递过程出错，例如交叉开关错误导致原本应当发送给其他输出端口电路40的数据，被错误发送给了本输出端口电路40。因此，该种实施方式中，对于异常数据，会先缓存该数据，并执行预设的报错策略，以避免错误数据的继续传输。
预设的报错策略的具体内容可以根据实际需要进行选取，例如在本发明的一种具体实施方式中，执行预设的报错策略，可以包括：
向发送该数据的前级设备反馈错误提示，以使前级设备重新将该数据发送至FSI主控制器。
例如发送该数据的前级设备为CPU，则输出端口电路40可以直接或通过其他设备结构间接地反馈错误提示，以使CPU重新将该数据发送至FSI主控制器，即进行错误数据的重传。执行了预设的报错策略之后，例如便可以删除此前缓存的异常数据。
在本发明的一种具体实施方式中，输出端口电路40还用于：
在将输出缓存中的数据发送至与自身相连接的端口之后，向发送该数据的前级设备反馈数据发送完成的提示。
该种实施方式中，考虑到输出端口电路40在将输出缓存中的数据发送至与自身相连接的端口之后，也可以选择向发送该数据的前级设备反馈数据发送完成的提示。
此外需要说明的是，本申请的上文中，描述的是FSI主控制器将数据从前级的CPU等设备路由至后级的FSI从控制器的过程，在实际应用中，对于连接FSI从控制器的相关设备，也可以将数据通过FSI从控制器以及FSI主控制器，发送给前级的CPU等设备，FSI主控制器可以通过相应结构实现该数据传递的过程，例如采用与本申请上文相同或者相似的结构，本申请对此不再展开说明。
应用本发明实施例所提供的技术方案，N路输入缓冲电路10分别与FSI主控制器中的N个桥接模块连接，因此N路输入缓冲电路10均可以进行数据的接收。并且，任意1路输入缓冲电路10中均设置了K个输入缓存，任意1路输入缓冲电路10均用于：在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的数据存储在与虚拟通道编号相对应的输入缓存中，可以看出，本申请是通过虚拟通道技术实现数据的传输，可以有效地防止链路阻塞，也有利于保障数据传输的稳定性和效率。
在任意1路输出端口电路40的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，仲裁电路20会基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路30的控制，以使得相应的输入缓冲电路10将选取出的数据传输请求所指向的数据内容通过交叉开关电路30发送至该虚拟通道对应的输出缓存中。可以看出，对于源自任意输入缓冲电路10的数据传输请求，可以通过交叉开关电路30发送至任意输出端口电路40的输出缓存中，因此本申请的方案有效地实现了FSI主控制器灵活的端口路由。最后任意1路输出端口电路40均可以将自身的输出缓存中的数据发送至与自身相连接的端口。并且可以看出，由于仲裁电路20是基于第一优先级规则进行交叉开关电路30的控制，实现数据的传输，也有利于保障数据传输的稳定性和效率，可以保障重要数据优先发送，保障业务的稳定进行。
综上所述，本申请的方案可以有效地实现FSI主控制器灵活的端口路由，保障了数据传输的稳定性和效率。
相应于上面的FSI主控制器的端口路由装置的实施例，本发明实施例还提供了一种FSI主控制器的端口路由方法，可与上文相互对应参照。
N路输入缓冲电路分别与FSI主控制器中的N个桥接模块连接；仲裁电路与N路输入缓冲电路，M路输出端口电路，以及交叉开关电路均连接；任意1路输入缓冲电路中均设置了K个输入缓存，任意1路输出端口电路中均设置了K个输出缓存，可参阅图3，该FSI主控制器的端口路由方法可以包括以下步骤：
步骤S101：任意1路输入缓冲电路在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的数据存储在与虚拟通道编号相对应的输入缓存中；
步骤S102：仲裁电路在任意1路输出端口电路的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路的控制，以使得相应的输入缓冲电路将选取出的数据传输请求所指向的数据内容通过交叉开关电路发送至该虚拟通道对应的输出缓存中；
步骤S103：输出端口电路将输出缓存中的数据发送至与自身相连接的端口；
其中，K，N以及M均为不小于2的正整数。
在本发明的一种具体实施方式中，步骤S101包括：
任意1路输入缓冲电路在接收到与自身连接的桥接模块发送的数据时，根据地址信息确定出数据类型，并确定出与数据类型相对应的虚拟通道编号，并将接收的数据存储在与虚拟通道编号相对应的输入缓存中。
在本发明的一种具体实施方式中，数据类型包括：表示地址信息为绝对地址的第一数据类型，表示地址信息为相对地址的第二数据类型，以及表示地址信息为相同地址的第三数据类型。
在本发明的一种具体实施方式中，第一优先级规则包括：
针对任意1个数据传输请求，该数据传输请求的优先级与该数据传输请求的存在时长呈正相关，与目标间隔时长呈正相关；
其中，目标间隔时长表示的是发起该数据传输请求的输入缓冲电路上一次发送数据的时刻与当前时刻的时间间隔。
在本发明的一种具体实施方式中，还包括：
输出端口电路在将输出缓存中的数据发送至与自身相连接的端口之后，向发送该数据的前级设备反馈数据发送完成的提示。
在本发明的一种具体实施方式中，步骤S103包括：
输出端口电路判断与自身相连接的端口是否为可用状态；
如果是，则按照预设规则，将输出缓存中的数据发送至与自身相连接的端口。
在本发明的一种具体实施方式中，步骤S103包括：
输出端口电路判断与自身相连接的端口是否为可用状态；
如果是，则按照第二优先级规则，将输出缓存中的数据发送至与自身相连接的端口。
在本发明的一种具体实施方式中，按照第二优先级规则，将输出缓存中的数据发送至与自身相连接的端口，包括：
将K个输出缓存中数据量最多的作为最高优先级的输出缓存；
将最高优先级的输出缓存中的数据发送至与自身相连接的端口。
在本发明的一种具体实施方式中，按照第二优先级规则，将输出缓存中的数据发送至与自身相连接的端口，包括：
将K个输出缓存依次作为最高优先级的输出缓存；
将当前最高优先级的输出缓存中的数据发送至与自身相连接的端口。
在本发明的一种具体实施方式中，还包括：
输出端口电路在将任意1个输出缓存中的数据发送至与自身相连接的端口之前，根据待发送的该数据中的路由字段，判断该数据的路由对象是否为与自身相连接的端口；
如果是，则执行将输出缓存中的数据发送至与自身相连接的端口的操作，以将该数据发送至与自身相连接的端口；
如果否，则缓存该数据，并执行预设的报错策略。
在本发明的一种具体实施方式中，执行预设的报错策略，包括：
向发送该数据的前级设备反馈错误提示，以使前级设备重新将该数据发送至FSI主控制器。
在本发明的一种具体实施方式中，判断与自身相连接的端口是否为可用状态，包括：
接收由仲裁电路发送的表示与输出端口电路自身相连接的端口对应的FSI从控制器的剩余存储空间大小的信元值；
判断信元值是否大于0；
如果是，则确定出与自身相连接的端口为可用状态，否则确定出与自身相连接的端口为不可用状态。
在本发明的一种具体实施方式中，还包括：
仲裁电路当判断出对应于任意1路输出端口电路的信元值小于0时，从与该输出端口电路连接的FSI从控制器中重新读取对应于该输出端口电路的信元值。
相应于上面的FSI主控制器的端口路由装置和方法的实施例，本发明实施例还提供了一种FSI主控制器，可以包括如上述任一实施例中的FSI主控制器的端口路由装置，可与上文相互对应参照。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明的保护范围内。
Claims (15)
1.一种FSI主控制器的端口路由装置，其特征在于，包括：
分别与FSI主控制器中的N个桥接模块连接的N路输入缓冲电路，任意1路输入缓冲电路中均设置了K个输入缓存，且任意1路输入缓冲电路均用于：在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的所述数据存储在与所述虚拟通道编号相对应的输入缓存中；
与N路输入缓冲电路，M路输出端口电路，以及交叉开关电路均连接的仲裁电路，用于在任意1路输出端口电路的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路的控制，以使得相应的输入缓冲电路将选取出的所述数据传输请求所指向的数据内容通过所述交叉开关电路发送至该虚拟通道对应的输出缓存中；
所述交叉开关电路；
M路输出端口电路，任意1路输出端口电路中均设置了K个输出缓存，且任意1路输出端口电路均用于：将输出缓存中的数据发送至与自身相连接的端口；其中，K，N以及M均为不小于2的正整数。
2.根据权利要求1所述的FSI主控制器的端口路由装置，其特征在于，所述输入缓冲电路具体用于：
在接收到与自身连接的桥接模块发送的数据时，根据地址信息确定出数据类型，并确定出与所述数据类型相对应的虚拟通道编号，并将接收的所述数据存储在与所述虚拟通道编号相对应的输入缓存中。
3.根据权利要求2所述的FSI主控制器的端口路由装置，其特征在于，所述数据类型包括：表示地址信息为绝对地址的第一数据类型，表示地址信息为相对地址的第二数据类型，以及表示地址信息为相同地址的第三数据类型。
4.根据权利要求1所述的FSI主控制器的端口路由装置，其特征在于，所述第一优先级规则包括：
针对任意1个数据传输请求，该数据传输请求的优先级与该数据传输请求的存在时长呈正相关，与目标间隔时长呈正相关；
其中，所述目标间隔时长表示的是发起该数据传输请求的输入缓冲电路上一次发送数据的时刻与当前时刻的时间间隔。
5.根据权利要求1所述的FSI主控制器的端口路由装置，其特征在于，所述输出端口电路还用于：
在将输出缓存中的数据发送至与自身相连接的端口之后，向发送该数据的前级设备反馈数据发送完成的提示。
6.根据权利要求1至5任一项所述的FSI主控制器的端口路由装置，其特征在于，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则按照预设规则，将输出缓存中的数据发送至与自身相连接的端口。
7.根据权利要求6所述的FSI主控制器的端口路由装置，其特征在于，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则按照第二优先级规则，将输出缓存中的数据发送至与自身相连接的端口。
8.根据权利要求7所述的FSI主控制器的端口路由装置，其特征在于，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则将K个输出缓存中数据量最多的作为最高优先级的输出缓存；
将最高优先级的输出缓存中的数据发送至与自身相连接的端口。
9.根据权利要求7所述的FSI主控制器的端口路由装置，其特征在于，所述输出端口电路具体用于：
判断与自身相连接的端口是否为可用状态；
如果是，则将K个输出缓存依次作为最高优先级的输出缓存；
将当前最高优先级的输出缓存中的数据发送至与自身相连接的端口。
10.根据权利要求6所述的FSI主控制器的端口路由装置，其特征在于，所述输出端口电路还用于：
在将任意1个输出缓存中的数据发送至与自身相连接的端口之前，根据待发送的该数据中的路由字段，判断该数据的路由对象是否为与自身相连接的端口；
如果是，则执行所述将输出缓存中的数据发送至与自身相连接的端口的操作，以将该数据发送至与自身相连接的端口；
如果否，则缓存该数据，并执行预设的报错策略。
11.根据权利要求10所述的FSI主控制器的端口路由装置，其特征在于，所述执行预设的报错策略，包括：
向发送该数据的前级设备反馈错误提示，以使所述前级设备重新将该数据发送至FSI主控制器。
12.根据权利要求6所述的FSI主控制器的端口路由装置，其特征在于，所述判断与自身相连接的端口是否为可用状态，包括：
接收由仲裁电路发送的表示与所述输出端口电路自身相连接的端口对应的FSI从控制器的剩余存储空间大小的信元值；
判断所述信元值是否大于0；
如果是，则确定出与自身相连接的端口为可用状态，否则确定出与自身相连接的端口为不可用状态。
13.根据权利要求12所述的FSI主控制器的端口路由装置，其特征在于，所述仲裁电路还用于：
当判断出对应于任意1路输出端口电路的信元值小于0时，从与该输出端口电路连接的FSI从控制器中重新读取对应于该输出端口电路的信元值。
14.一种FSI主控制器的端口路由方法，其特征在于，N路输入缓冲电路分别与FSI主控制器中的N个桥接模块连接；仲裁电路与N路输入缓冲电路，M路输出端口电路，以及交叉开关电路均连接；任意1路输入缓冲电路中均设置了K个输入缓存，任意1路输出端口电路中均设置了K个输出缓存；所述FSI主控制器的端口路由方法包括：
任意1路输入缓冲电路在接收到与自身连接的桥接模块发送的数据时，根据数据类型确定出相对应的虚拟通道编号，并将接收的所述数据存储在与所述虚拟通道编号相对应的输入缓存中；
所述仲裁电路在任意1路输出端口电路的任意1个虚拟通道为可用状态，且存在针对该虚拟通道的数据传输请求时，基于第一优先级规则选取出针对该虚拟通道的数据传输请求中的最高优先级的数据传输请求，并进行交叉开关电路的控制，以使得相应的输入缓冲电路将选取出的所述数据传输请求所指向的数据内容通过所述交叉开关电路发送至该虚拟通道对应的输出缓存中；
输出端口电路将输出缓存中的数据发送至与自身相连接的端口；
其中，K，N以及M均为不小于2的正整数。
15.一种FSI主控制器，其特征在于，包括如权利要求1至13任一项所述的FSI主控制器的端口路由装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211518337.2A CN115550293B (zh) | 2022-11-30 | 2022-11-30 | 一种fsi主控制器及其端口路由装置和方法 |
| PCT/CN2023/115976 WO2024113997A1 (zh) | 2022-11-30 | 2023-08-30 | 一种fsi主控制器及其端口路由装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211518337.2A CN115550293B (zh) | 2022-11-30 | 2022-11-30 | 一种fsi主控制器及其端口路由装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115550293A true CN115550293A (zh) | 2022-12-30 |
| CN115550293B CN115550293B (zh) | 2023-03-10 |
Family
ID=84721642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211518337.2A Active CN115550293B (zh) | 2022-11-30 | 2022-11-30 | 一种fsi主控制器及其端口路由装置和方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115550293B (zh) |
| WO (1) | WO2024113997A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024113997A1 (zh) * | 2022-11-30 | 2024-06-06 | 苏州元脑智能科技有限公司 | 一种fsi主控制器及其端口路由装置和方法 |
| WO2024174122A1 (zh) * | 2023-02-22 | 2024-08-29 | 声龙(新加坡)私人有限公司 | 一种缓存路由结构、方法和芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040062238A1 (en) * | 2001-02-14 | 2004-04-01 | Hiroshi Yoshizawa | Network switching device |
| US20040078482A1 (en) * | 2001-02-24 | 2004-04-22 | Blumrich Matthias A. | Optimized scalable network switch |
| CN105871742A (zh) * | 2016-03-24 | 2016-08-17 | 合肥工业大学 | 一种片上网络中基于虚拟输出队列机制的自适应路由器 |
| CN110620731A (zh) * | 2019-09-12 | 2019-12-27 | 中山大学 | 一种片上网络的路由装置及路由方法 |
| CN115114201A (zh) * | 2022-06-27 | 2022-09-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种fsi控制器和包括其的bmc芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104158738B (zh) * | 2014-08-29 | 2017-04-19 | 中国航空无线电电子研究所 | 一种低缓冲区片上网络路由器及路由方法 |
| CN113285935B (zh) * | 2021-05-14 | 2023-01-10 | 山东云海国创云计算装备产业创新中心有限公司 | 一种通信系统和一种片上网络路由器 |
| CN115550293B (zh) * | 2022-11-30 | 2023-03-10 | 苏州浪潮智能科技有限公司 | 一种fsi主控制器及其端口路由装置和方法 |
-
2022
- 2022-11-30 CN CN202211518337.2A patent/CN115550293B/zh active Active
-
2023
- 2023-08-30 WO PCT/CN2023/115976 patent/WO2024113997A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040062238A1 (en) * | 2001-02-14 | 2004-04-01 | Hiroshi Yoshizawa | Network switching device |
| US20040078482A1 (en) * | 2001-02-24 | 2004-04-22 | Blumrich Matthias A. | Optimized scalable network switch |
| CN105871742A (zh) * | 2016-03-24 | 2016-08-17 | 合肥工业大学 | 一种片上网络中基于虚拟输出队列机制的自适应路由器 |
| CN110620731A (zh) * | 2019-09-12 | 2019-12-27 | 中山大学 | 一种片上网络的路由装置及路由方法 |
| CN115114201A (zh) * | 2022-06-27 | 2022-09-27 | 山东云海国创云计算装备产业创新中心有限公司 | 一种fsi控制器和包括其的bmc芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024113997A1 (zh) * | 2022-11-30 | 2024-06-06 | 苏州元脑智能科技有限公司 | 一种fsi主控制器及其端口路由装置和方法 |
| WO2024174122A1 (zh) * | 2023-02-22 | 2024-08-29 | 声龙(新加坡)私人有限公司 | 一种缓存路由结构、方法和芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024113997A1 (zh) | 2024-06-06 |
| CN115550293B (zh) | 2023-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115550293B (zh) | 一种fsi主控制器及其端口路由装置和方法 | |
| KR100775406B1 (ko) | Ｄｍａ 데이터 전송 장치 및 ｄｍａ 데이터 전송 방법 | |
| US7620745B2 (en) | Transferring data between a memory and peripheral units employing direct memory access control | |
| US20040093454A1 (en) | USB endpoint controller flexible memory management | |
| CN102918515B (zh) | 将数据存储在存储器控制器中的多个缓冲器的任何中 | |
| CN114265872B (zh) | 一种用于总线的互联装置 | |
| US11966585B2 (en) | Storage device and storage system | |
| CN115374046B (zh) | 一种多处理器数据交互方法、装置、设备及存储介质 | |
| US7043603B2 (en) | Storage device control unit and method of controlling the same | |
| KR20180030985A (ko) | Ｕｓｂ 2.0 대역폭 예약을 위한 방법 및 시스템 | |
| US8230137B2 (en) | Network processor, reception controller and data reception processing method performing direct memory access transfer | |
| WO1997034228A1 (fr) | Unite de traitement d'informations comportant une fonction permettant de supprimer les effractions, unite de commande de memoire et procede de traitement d'acces direct en memoire | |
| KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
| US6961837B2 (en) | Method and apparatus for address translation pre-fetch | |
| US7979766B2 (en) | Architecture for a message bus | |
| JP2002024007A (ja) | プロセッサシステム | |
| CN114546907B (zh) | 一种数据发送和接收方法、装置、设备及存储介质 | |
| CN114745325B (zh) | 一种基于PCIe总线的MAC层数据交换方法及系统 | |
| CN111651123B (zh) | 一种并发io请求的处理方法、装置、设备 | |
| CN117234998B (zh) | 一种多主机数据访问方法及系统 | |
| CN101594291B (zh) | 非阻塞式网络系统及其分组仲裁方法 | |
| US20060184636A1 (en) | Fault tolerant communication apparatus | |
| JP2000244585A (ja) | バスインタフェース回路 | |
| US10248589B2 (en) | Integrated circuit with a serial interface | |
| JP2000148523A (ja) | 二重化メモリ装置及びメモリ切替方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |