JP2004252977A - 通信モジュールにおいて隠しアドレスを実装するシステムおよび方法 - Google Patents

Abstract

【課題】通信モジュールにおいて隠しアドレスを実装するシステムおよび方法を提供する。
【解決手段】モジュール２００は、バス２０７と、バス２０７に接続された、メモリアドレス２３０を有するメモリとを含む。モジュール２００はさらに、バス２０７上のデータトラフィックを監視し且つ所定のパスワードを受信するインターフェース比較回路２３１を含む。モジュール２００はさらに、正しい所定のパスワードに応答してメモリ２３０へのアクセスを許可する、インターフェース比較回路２３１に接続されたパスワード比較回路２３２を含む。モジュール２００は、モジュールの設定または動作特性における変更を実装することができる。このような変更には、第２のバス２０５に接続されたコントローラへの、新たなアドレス体系を有する新たなオペレーティングプログラムのダウンロード等が含まれる。
【選択図】図２

Description

本発明は一般に通信モジュールに関し、特に、通信モジュールにおける隠しアドレス（hidden address）の実装に関する。

図１を参照すると、デジタル光ファイバ通信システムにおいて使用可能な従来の光ファイバ通信モジュール１００は、通常、光ファイバ受信器部１０１、光ファイバ送信器部１０２、およびコントローラ部１０３を含んでおり、これらはすべて内部バス１０５を介して接続されている。尚、通信モジュールの中には、内部バスがアナログバスになっているものも存在するが（図示されてはいない）、受信器、送信器、およびコントローラ間で通信を要する信号が多数に上り、アナログバスの場合には、必要とされるワイヤトレースの数が実用的な用途において余りに多くなり過ぎるため、この内部バス１０５は、デジタルバスになっている。稼働の際には、バス１０５を介し、コントローラ１０３が受信器１０１および送信器１０２を制御および監視する。
この通信モジュール１００は、外部バス１０７を介して１つまたは複数の外部装置１２０とも通信する。代表的な外部装置１２０には、診断装置および設定装置が含まれる。これらの外部装置は、通信モジュール１００の製造において、加工中の診断および製造後の検証のためにしばしば使用される。また、外部装置は、通常、所望の性能設定を確立するために、プログラム可能な機能を通信モジュールにダウンロードするためにも使用される。外部バス１０７は、送信器１０２に接続されている（但し、コントローラ１０３や受信器１０１にも接続可能である）。この結果、外部装置１２０は、外部装置１２０に対するインターフェースとして機能する送信器１０２およびバス１０５を介し、受信器１０１およびコントローラ１０３と通信することができる。

通常は２線式の標準的なシリアルインターフェースである外部バス１０７を使用し、外部装置１２０との間で、例えば、特有の工場データや診断データなどのそのモジュールに関する不可欠なデータを送受信することができる。製造、試験、認定、および障害分析の際には、この不可欠なデータを保存および取得できるほうが有利である（このデータは、モジュール１００に内蔵されているレジスタ内に保存することができる）。また、独特の方法でモジュールを稼働させ、特殊な機能を試験したり、特定用途用の特殊なユーザ機能を提供したりすることができるほうが有利であり、このために、それらの特殊な機能に関する不可欠なデータも、モジュール１００内に存在するレジスタから取得可能になっている。しかしながら、バス１０５および１０７に接続されているすべてのレジスタに対して、通常、アクセス可能であるため、アドレス空間が限られていること、並びに独自の不可欠なデータに対するエンドユーザのアクセスを禁止する必要性は問題を生ずる。

通信モジュール１００においては、個々のバス（内部バス１０５または外部バス１０７）に接続されたすべての電子コンポーネントに対して、通常、それぞれのレジスタまたはレジスタの組ごとに所定のバスアドレスが割り当てられている。これをアドレス体系と呼ぶ。通常、標準的な２線式シリアスバスは、８ビットアドレスの中の４ビットによって一意に識別される１６個のアドレスを割り当て可能である。８ビットの中の残りの４ビットは、未使用であるか、あるいは読み取りまたは書き込み命令などのその他の機能の指定に使用される。その他のアドレス体系では、アドレスのビット長が異なったり、非アドレスビットをその他の目的に使用したりすることも可能である。

標準的な２線式シリアルバス１０５のワイヤの１本は、バスマスタからクロック信号を受信するクロックラインであり、もう１つのラインは、送信者からデータを受信するデータラインである。送信者（書き込みまたは読み取りを起動するコンポーネント）が別のコンポーネント（受信器）に対してデータの書き込みまたはデータの読み取りを実行する場合には、送信者は、受信器コンポーネント内の目的のレジスタのアドレスをバス上に出力する（即ち、バスマスタによってクロッキングされているデータライン上に８ビットアドレスを送信する）。アドレス体系内の１つのアドレスが割り当てられており、且つバスに接続さているそれぞれのレジスタまたはレジスタの組は、インターフェース比較装置（図示されてはいない）においてこの８ビットアドレスを受信し、このインターフェース比較装置が、データライン上のその８ビットアドレスの４ビットがその個々のレジスタに対応する４ビットアドレスと一致しているかどうかを判定する。そして、一致した場合には、インターフェース比較装置は、データライン上にアクノリッジ（肯定応答）ビットを返すことにより、そのアドレスが存在しており、且つ８ビットパケットのデータ（オフセットや書き込みデータなど）を更に受信する準備が整っていることを通知する。通常、アドレス体系内の１つの特定のアドレスを割り当てることができるのは、１つのレジスタまたはレジスタの組のみであり、この結果、その個々のインターフェース比較装置が、特定のアドレスに応答しアクノリッジビットを返すことができる唯一の装置となっている。

アドレス体系内の個々のアドレスに関連付けられたレジスタは、外部バス１０７および内部バス１０５に個々に接続されているすべての電子コンポーネントおよび装置から可視状態となっている（即ち、読み取りおよび書き込み可能である）。しかしながら、場合によっては、これが問題となる。即ち、独自の（または、その他の）不可欠なデータを保存しているレジスタへの書き込みまたは読み取り、あるいはモジュール自体の動作モードの変更をすべてのコンポーネントおよび装置に対して許容しないほうが望ましい場合がしばしば存在する。従って、不可欠なデータを格納しているレジスタのアドレスの匿名性を維持し、トラブルシューティング、障害分析、またはその他の類似の状況においてのみアクセスを許容するようにすることが望ましいのである。

１つの解決策は、外部装置１２０と不可欠なデータを保存するレジスタ間のデータ交換および通信用に、完全に（外部バス１０７から）分離されたバス接続（図示されてはいない）を実装することである。しかしながら、この解決策では、モジュール１００の複雑性とピン数が増加し、内部バス１０５上に雑音が混入する可能性がある。また、内部レジスタまたは内部バス１０５は、プリント回路基板の中間（従って、アクセス不能な）に位置しているため、不可欠なデータを保存する内部レジスタに接続されている内部バス１０５を通信モジュール１００の外部から物理的に探知することは困難であることが多い。

本発明の一態様において、モジュールは、バスと、このバスに接続されたメモリアドレスを有するメモリを含んでいる。このモジュールには、更に、バス上のデータトラフィックを監視し、所定のパスワードを受信するインターフェース比較回路が含まれている。また、モジュールには、更に、インターフェース比較装置に接続されており、インターフェース比較回路が正しい所定のパスワードを受信した際に、メモリへのアクセスを許容するパスワード比較回路が含まれている。

このモジュールは、モジュールの設定や動作特性における変更を実装可能である。このような変更には、新規に可視状態となるアドレスに対する読み取りおよび書き込み命令に応答する段階（acknowledging）（即ち、隠しアドレスに対してデータがアドレス指定された場合に、インターフェース比較装置がアクノリッジビットをバス上に返すことを許容する段階）が含まれている。更に、対応するアドレスに対してデータがアドレス指定された場合に、その個々のインターフェース比較装置がアクノリッジビットをバス上に返すことを禁止することにより、既存のメモリアドレスは不応答にされ（unacknowledged）得る。更には、正しいパスワードに応答し、第２バスに接続されているコントローラに新規のアドレス体系を有する新規のオペレーティングプログラムをダウンロードしたり、第１バスを第２バスに接続したりするなどのその他の処理を実行することも可能である。

本発明の実施形態によって形成されたモジュール内の隠しアドレスは、その対応するパスワード比較装置が正しいパスワードを検出する時点まで、バスに接続されているすべてのコンポーネントからはアクセス不能な状態に維持される。即ち、正しいパスワードが検出される時点まで、読み取りまたは書き込み命令は無視され、インターフェース比較装置は、読み取りまたは書き込み命令の送信者に対し、命令が受信および実行されたことを通知するべくアクノリッジ信号をバス上に返すことができない。この結果、正しいパスワードがバス上に出力され、隠しアドレスに対してアドレス指定される時点まで、隠しアドレスに関連付けられたレジスタ内に保存されているデータに対して読み取りまたは書き込みを実行することができないのである。従って、正しいパスワードを有する技術者が取得および変更する時点まで、不可欠なデータを保存および保護することが可能になる。
本発明の上述の態様と付随する多くの利点については、添付の図面との関連で以下の詳細な説明を参照することにより、理解が深まり、容易に認識されよう。

以下の説明は、当業者による本発明の実施および使用を可能にするべく提供するものである。本明細書において説明する一般的な原理は、本発明の精神と範囲を逸脱することなく、以下に詳述する以外の実施形態および用途にも適用可能である。従って、本発明は、本明細書に提示する実施形態に限定されるものではなく、本発明には、本明細書において開示または提案される原理と特徴に合致する最も広範な範囲が付与されるものである。

図２は、本発明の実施形態による光ファイバ通信モジュール２００のブロック図である。図１の通信モジュール１００と同様に、通信モジュール２００には、光ファイバ受信器２０１、光ファイバ送信器２０２、コントローラ２０３を含む複数の内部電子コンポーネントが含まれており、これらのコンポーネントは、内部２線式シリアルデジタルバス２０５に接続されている。更に、この通信モジュール２００は、外部バス２０７にも接続されており（これも２線式シリアルデジタルバスである）、この外部バスは、外部バス２０７とインターフェースするレジスタに対して外部装置２２０が読み取りまたは書き込みを実行することを許容するべく設計されている。尚、外部バス２０７は、送信器２０２に接続するものとして図示されているが、外部バス２０７は、例えば、コントローラ２０３などのいずれの内部電子コンポーネントにも接続可能である。１つまたは複数のレジスタが隠しアドレス２３０と関連付けられ得る、メモリアドレス指定される複数のレジスタが、モジュール２００の様々な電子コンポーネント内に存在しており、内部バス２０５または外部バス２０７に接続されている。尚、実施形態の中には、１つまたは複数のレジスタが両方のバスに接続されているものも存在する。次に、この通信モジュール２００の動作、並びに様々な電子コンポーネントおよびレジスタ（隠しアドレスとして、あるいは非隠しアドレスとしてアドレス指定される）間における通信の実行について説明する。

コントローラ２０３は、内部バス２０５のバスマスタであり、受信器２０１および送信器２０２などの内部電子コンポーネント間の通信をクロッキングする。これら電子コンポーネントのそれぞれは、個々の集積回路上に配設したり、あるいは単一のモノリシック集積回路の異なる領域を有したりすることが可能である。同様に、内部バス２０５も、集積回路内に配設したり、あるいは通信モジュール２００内の別個のバス構造を有したりすることもできる。内部バス２０５は、内部バス２０５に接続され、且つ内部バス２０５のアドレス体系において可視状態にあるレジスタに対するデータの読み取りおよび書き込みを許容する。例えば、内部バス２０５は、Ａ５アドレスとして可視状態にある受信器２０１内のＡ５レジスタ２１０とＡ４アドレスとして可視状態にある送信器２０２内のＡ４レジスタ２１１に接続されている。一実施形態においては、従来のアドレスオフセット法によってアクセス可能な２５６個のＡ５レジスタ２１０と、２５６個のＡ４レジスタ２１１が存在している。

外部装置２２０にも、コントローラ２２１が含まれており、このコントローラは、外部バス２０７のバスマスタであり、内部電子コンポーネントと外部装置２２０間の通信をクロッキングしている。外部バス２０７は、外部バス２０７に接続され、且つそのアドレス体系において可視状態にあるレジスタに対するデータの読み取りおよび書き込みを許容する。例えば、外部バス２０７は、Ａ１およびＡ２アドレスとして個々に可視状態にある送信器２０２のＡ１およびＡ２キャッシュレジスタ２１６に接続されている。尚、このキャッシュレジスタ２１６の実装については、 年 月 日付けで出願され、カリフォルニア州パロアルトに所在するアジレントテクノロジー社（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）に譲渡された「光ファイバトランシーバ内のファームウェアコントローラを使用するＥＥＰＲＯＭエミュレーション用のキャッシュ（Ｃａｃｈｅ ｆｏｒ ＥＥＰＲＯＭ Ｅｍｕｌａｔｉｏｎ ｕｓｉｎｇ Ｆｉｒｍｗａｒｅ Ｃｏｎｔｒｏｌｌｅｒ ｉｎ ａ Ｆｉｂｅｒ−Ｏｐｔｉｃ Ｔｒａｎｓｃｅｉｖｅｒ）」という名称の関連する米国特許出願第 号明細書に開示されており、その開示内容は、この引用によって本明細書に包含される。また、バス２０７は、「外部」のものとして説明しているが、バス２０７の一部をモジュール２００の内部に配設可能である。従って、この「外部」という用語は、バス２０７が、１つまたは複数の外部装置２２０と外部バス２０７に接続されたレジスタ（例：Ａ１およびＡ２キャッシュレジスタ２１６）間の直接接続を許容しているという事実を意味するものである。

更に図２を参照すれば、送信器２０２には、隠しアドレス２３０と関連付けられた１組のレジスタも含まれている。この隠しアドレス２３０は、起動パスワードがバス２０７（あるいは、隠しアドレスが接続されているいずれかのバス）に書き込まれる時点まで、バス２０７に接続されたその他のコンポーネントによってこの隠しアドレスにアドレス指定される読み取りまたは書き込み命令に応答しない。即ち、隠しアドレス２３０は、その関連するインターフェース比較装置２３１が、その個々のアドレスを認識した場合にも、正しいパスワードが受信されたことを示すフラグがインターフェース比較装置２３１内に設定される時点までアクノリッジビットを返さないため、応答しないのである。

この図２に示されている実施形態においては、インターフェース比較装置２３１は、外部バス２０７および関連するパスワード比較装置２３２に直接接続されている。その他のインターフェース比較装置と同様に、このインターフェース比較装置２３１も、接続されているバス２０７上のトラフィックを監視している。通常、装置が読み取りまたは書き込み命令をバスに送信する場合には、その命令は、３つの８ビットセグメント内に配列される。第１セグメントは、８ビットのアドレスであり、その命令が読み取りまたは書き込みのいずれであるのかを示す指定も含まれている。第２セグメントは、この８ビットアドレスに関連する特定のレジスタを指定する関連オフセットであり、第３セグメント（および後続のセグメント）は、通常、データである。

外部バス２０７に書き込まれたそれぞれの８ビットアドレスごとに、インターフェース比較装置２３１は、その８ビットアドレスが隠しアドレス２３０と一致しているかどうかを判定する。そして、８ビットアドレスが隠しアドレス２３０と一致しない場合には、インターフェース比較装置２３１は、なにも実行せず、外部バス２０７上のデータトラフィックの監視を継続する。一方、８ビットアドレスが隠しアドレス２３０と一致した場合には、バス２０７に書き込まれている後続の８ビットセグメント（または、そのセグメントの一部）が所定のパスワードと一致するかどうかをパスワード比較装置２３２が判定する。そして、後続のセグメントがパスワードと一致しない場合には、パスワード比較装置２３２は、なにも実行せず、インターフェース比較装置２３１は、外部バス２０７上のトラフィックの監視を継続する。一方、後続のセグメントが所定のパスワードと一致した場合には、パスワード比較装置２３２は、隠しアドレス２３０（現在、可視状態）に書き込みまたは読み取りを行う際にインターフェース比較装置がアクノリッジビットを返すことを許容するフラグをインターフェース比較装置２３１内に設定する。

代替実施形態においては、可視状態にある予約（reserved）アドレス（図示されてはいない）を使用し、隠しアドレス２３０のインターフェース比較装置２３１内にアクノリッジリターンフラグを設定することができる。前述と同様に、この可視状態にある予約アドレスに関連するパスワード比較装置（図示されてはいない）は、（可視状態にある予約アドレスに対してアドレス指定された一連のセグメントにおける）後続のセグメントが所定のパスワードと一致しているかどうかを判定する。そして、一致した場合には、隠しアドレス２３０のインターフェース比較装置２３１のアクノリッジリターンフラグが設定され、隠しアドレス２３０が可視状態となる。

更に別の実施形態においては、隠しアドレス２３０のインターフェース比較装置２３１は、外部バス２０７に接続されているが、前述のように、所定のパスワードがパスワード比較装置２３２によって検出された場合に、インターフェース比較装置２３１は、内部バス２０５上のデータトラフィックの監視を開始し、この内部バス２０５上における隠しアドレス２３０に対するデータの読み取りまたは書き込みに応答してアクノリッジビットを送信する。この結果、コントローラ２０３から隠しアドレス２３０にアクセス可能となる。尚、この実施形態の場合には、隠しアドレス２３０を内部バス２０５に接続することも必要となる（この接続は図示されてはいない）。

しかしながら、通信モジュールによっては、この新規に可視状態となる隠しアドレス２３０により、通常利用可能なアドレスの制限数を超過する場合がある。このため、Ａ２アドレス２１６などの通常状態で可視状態にあるアドレスとの関連で隠しアドレス２３０を実装することも可能である。このような構成においては、隠しアドレス２３０に関連するレジスタの実際のアドレスと、Ａ２アドレス２１６に関連するレジスタの実際のアドレスが同一のものになるが、所与の時点においては、いずれか一方のみが可視状態となる。即ち、隠しアドレス２３０のパスワード比較装置２３２が正しいパスワードを検出すると、アクノリッジリターンフラグが設定され、この結果、隠しアドレス２３０に対するアクノリッジビットを返すことが許容される。そして、これと同時に、Ａ２アドレス２１６に関連付けられているインターフェース比較装置のアクノリッジリターンフラグがクリアされ、この結果、Ａ２アドレス２１６に対するアクノリッジビットを返すことが禁止されるのである。尚、本発明の一実施形態においては、隠しアドレス２３０／Ａ２アドレス２１６をタンデム接続で実装するべく、デュアルポートメモリ機能を有するスタティックＲＡＭチップが含まれている。この結果、隠しアドレス２３０が可視状態になると、通常状態で可視状態にあるＡ２アドレス２１６が同時に非可視状態となる。この手順を反復し、再度Ａ２アドレスを可視状態にすると共に隠しアドレスを非可視状態にすることができる。この方法によれば、通信モジュール内のアドレス数を一定に維持することができる。

本発明の別の実施形態には、通信モジュール２００全体の動作パラメータを変更するべく、隠しアドレス２３０に関連するレジスタ内に保存されているデータを使用する機能が含まれている。前述したものと同様に、外部装置２２０は、外部バス２０７に所定のパスワードを書き込み、隠しアドレス２３０は、インターフェース比較装置２３１およびパスワード比較装置２３２と関連して、バス２０７上に出力されたそのアドレスとパスワードを認識する。そして、「起動」に伴い、隠しアドレス２３０に関連するレジスタ内に保存されているデータによって、いくつかの異なる動作を実装することができる。このレジスタ内のデータには、通信モジュール２００の現在のオペレーティングプログラムを保存しているコンポーネント（通常は、コントローラ２０３）に異なるオペレーティングプログラムをダウンロードするブートローダプログラムを含むことができる。別の実施形態においては、パスワードを認識した後に、このデータにより、１つまたは複数のポートをオンにすることができる。更に別の実施形態においては、隠しアドレス２３０を使用し、診断スイッチを起動することができる。尚、診断スイッチを含むモジュールについては、２００３年１月１５日付けで出願され、カリフォルニア州パロアルトに所在するアジレントテクノロジー社（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）に譲渡された「１つのバスを別のバスに接続するためのスイッチ（Ｓｗｉｔｃｈ Ｆｏｒ Ｃｏｕｐｌｉｎｇ Ｏｎｅ Ｂｕｓ Ｔｏ Ａｎｏｔｈｅｒ Ｂｕｓ）」という名称の関連する米国特許出願第 号明細書に開示されており、この開示内容は、この引用によって本明細書に包含される。

図３は、本発明の別の実施形態による通信モジュール３００のブロック図である。この実施形態においては、ハードウェア実装によるパスワードを使用し、隠しアドレス２３０を起動する。パスワードは、所定の電圧レベルであってもよい。説明の利便のために、図２の通信モジュール２００の要素に類似した通信モジュール３００の要素には、同様の参照符号が付加されている。

図２に関して前述したものと同様に、通信モジュール３００の送信器２０２には、関連するインターフェース比較装置２３１およびパスワード比較装置２３２を有する隠しアドレス２３０が含まれている。この隠しアドレス２３０は、いずれのアドレス体系（内部バス２０５または外部バス２０７）においても非可視状態にある。インターフェース比較装置２３１は、外部バス２０７に接続されており、パスワード比較装置２３２は、スイッチ３４０に接続されている。パスワード比較装置２３２は、スイッチ３４０を監視しており、スイッチ３４０が起動すると、隠しアドレス２３０に対する読み取りまたは書き込みに応答してアクノリッジビットを個々のバス上に返すことを許容するフラグをインターフェース比較装置２３１内に設定する。このスイッチ３４０は、外部手動スイッチ、プリント回路基板上のジャンパースイッチ、ハードウェアスイッチ、またはソフトウェア駆動スイッチとして実装可能である。

別の実施形態においては、スイッチ３４０の起動により、インターフェース比較装置２３１が個々のバス上のトラフィックの監視を開始する。この結果、インターフェース比較装置２３１は、図２の通信モジュール２００に関して前述したように、監視対象のバスに書き込まれるすべてのアドレスを比較する。一方、スイッチ３４０をオフにすると、隠しアドレス２３０は、個々のアドレス体系から除去される（即ち、アクノリッジビットを返すことができなくなる）。

以上、図２および図３を参照し、隠しアドレス２３０、インターフェース比較装置２３１、パスワード比較装置２３２について、光ファイバ通信モジュール２００および３００との関連で説明したが、これらの、あるいは類似の隠しアドレスのコンポーネントは、様々なタイプの回路モジュールに同様に組み込み可能であり、モジュール２００への組み込みについてのみ詳細に説明したのは、理解を容易にするためである。

図４は、本発明の実施形態による図２または図３の通信モジュール２００または３００を１つまたは複数内蔵するデジタル通信システム４００のブロック図である。このシステム４００には、デジタル的に相互通信するべく動作可能な複数の装置が含まれている。これらの装置には、大容量データベースコンピュータ４０５、サーバコンピュータ４０７、およびネットワーク装置４０９（ハブ、ルータ、スイッチ）が含まれる。これらの装置は、複数の通信モジュール２００を収容するべく動作可能な通信ハブ４０１に従来のＴＸ／ＲＸリンク４０３によって接続されている。

一実施形態において、それぞれのモジュール２００は、光ファイバネットワークを介してデータを送受信するための１つまたは複数のチャネルを有している。一実施形態において、それぞれの通信モジュール２００には、装置間におけるデジタル通信用の１チャネル当たり１〜３．２Ｇｂ／ｓで動作する８つの独立型データチャネル（４送信チャネルと４受信チャネル）が内蔵されている。尚、このような通信モジュール２００については、２００２年１２月２０日付けで出願され、カリフォルニア州パロアルトに所在するアジレントテクノロジー社（Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ）に譲渡された「内蔵型マルチチャネルレーザドライバおよび光検出器レシーバ（Ｉｎｔｅｇｒａｔｅｄ Ｍｕｌｔｉｃｈａｎｎｅｌ Ｌａｓｅｒ Ｄｒｉｖｅｒ ａｎｄ Ｐｈｏｔｏｄｅｔｅｃｔｏｒ Ｒｅｃｅｉｖｅｒ）」という名称の関連する米国特許出願第 号明細書に開示されており、この開示内容は、この引用によって本明細書に包含される。この結果、通信モジュール２００は、光ファイバ通信リンク４０２を介してその他のモジュールと通信することができる。従って、大容量データベースコンピュータ４０５、サーバコンピュータ４０７、およびネットワーク装置４０９（ハブ、ルータ、スイッチなど）などの装置は、この通信モジュール２００のマルチチャネル能力を使用し、効率的且つ効果的に通信可能である。

従来の通信モジュールのブロック図である。 本発明の実施形態による通信モジュールのブロック図である。 本発明の別の実施形態による通信モジュールのブロック図である。 本発明の実施形態による図２または図３の通信モジュールを１つまたは複数内蔵するデジタル通信システムのブロック図である。

符号の説明

２００：通信モジュール
２０１：受信器
２０２：送信器
２０３、２２１：コントローラ
２０５：内部バス
２０７：外部バス
２１０、２１１：レジスタ
２１６：キャッシュレジスタ
２２０：外部装置
２３０：隠しアドレス
２３１：インターフェース比較装置
２３２：パスワード比較装置

Claims (10)

1. バスと、
   メモリアドレスを有し、前記バスに接続されたメモリと、
   前記バス上のデータトラフィックを監視し、所定のパスワードを受信するよう動作可能なインターフェース比較回路と、
   前記インターフェース比較装置に接続され、前記インターフェース比較回路が前記所定のパスワードを受信したことに応答して、前記メモリへのアクセスを許容するよう動作可能なパスワード比較回路と、
   を備えているモジュール。
2. 前記バス上における前記メモリアドレスの受信に応答して、前記インターフェース比較回路がアクノリッジビットを前記バスに返すことを許容するよう、前記パスワード比較回路が動作可能である、請求項１に記載のモジュール。
3. 前記バス上における前記メモリアドレスの受信に応答して、第２のメモリアドレスに関連する第２のインターフェース比較回路がアクノリッジビットを前記バスに返すことを許容するよう、前記パスワード比較回路が動作可能である、請求項１に記載のモジュール。
4. 前記バスに接続されたコントローラにオペレーティングプログラムをダウンロードするよう、前記パスワード比較回路が動作可能である、請求項１に記載のモジュール。
5. 第２のバスをさらに有し、
   前記バス上における前記メモリアドレスの受信に応答して、第２のメモリアドレスに関連する第２のインターフェース比較回路がアクノリッジビットを前記バスに返すことを許容するよう、前記パスワード比較回路が動作可能である、請求項１に記載のモジュール。
6. 第２のバスをさらに有し、
   前記バス上における前記メモリアドレスの受信に応答して、第２のメモリアドレスに関連する第２のインターフェース比較回路がアクノリッジビットを前記バスに返すことを禁止するよう、前記パスワード比較回路が動作可能である、請求項１に記載のモジュール。
7. バス上で所定のパスワードを検出するステップと、
   前記所定のパスワードの検出に応答して、メモリ位置に対するアクセスを許容するステップと、
   を含む方法。
8. 前記アクセスを許容するステップが、前記メモリ位置に肯定応答するステップを含む、請求項７に記載の方法。
9. 前記検出するステップが、受信した２進コードが所定の２進コードと一致することを判定するステップを含む、請求項７に記載の方法。
10. 前記検出するステップが、検出ノードにおける電圧レベルが所定の電圧レベルと一致することを判定するステップを含む、請求項７に記載の方法。

Images