KR20160124227A - 다수의 혼합된-신호 자원을 관리하는 제어 모듈 - Google Patents

다수의 혼합된-신호 자원을 관리하는 제어 모듈 Download PDF

Info

Publication number
KR20160124227A
KR20160124227A KR1020167027699A KR20167027699A KR20160124227A KR 20160124227 A KR20160124227 A KR 20160124227A KR 1020167027699 A KR1020167027699 A KR 1020167027699A KR 20167027699 A KR20167027699 A KR 20167027699A KR 20160124227 A KR20160124227 A KR 20160124227A
Authority
KR
South Korea
Prior art keywords
register
module
scps
address
command
Prior art date
Application number
KR1020167027699A
Other languages
English (en)
Other versions
KR101842540B1 (ko
Inventor
조세 알베르토 페이소토 마카도 다 실바
미구엘 페르난도 파이바 벨호테 코레이아
안토니오 조세 사라자르 에스코바
Original Assignee
이네스크 테크-인스티투토 드 엔젠하리아 드 시스테마스 이 컴푸타도레스, 테크놀로지아 이 시엔시아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이네스크 테크-인스티투토 드 엔젠하리아 드 시스테마스 이 컴푸타도레스, 테크놀로지아 이 시엔시아 filed Critical 이네스크 테크-인스티투토 드 엔젠하리아 드 시스테마스 이 컴푸타도레스, 테크놀로지아 이 시엔시아
Publication of KR20160124227A publication Critical patent/KR20160124227A/ko
Application granted granted Critical
Publication of KR101842540B1 publication Critical patent/KR101842540B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3005Arrangements for executing specific machine instructions to perform operations for flow control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30101Special purpose registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409Online test

Abstract

본 발명은, 다중-센서와 같은 독립적인 또는 상호 종속적인 자원 관리 시나리오, 및 모니터링, 자가-교정, 빌트인 자가-테스트, 측정 및/또는 그룹 동기화에 종속적인 전략을 위해 유연성 있는 장기간 해법의 일부로서 개별적으로 또는 그룹으로 동기화된 코어 태스크 관리를 위해 의도된 가능한 처리/부품을 공유하는 다른 시나리오를 타깃으로 한다. I2C 호환 기기로의 확장이 설명된다. I2C 시퀀스를 수신하고 이에 응답하는 인터프리터 서브-모듈과, 값을 저장하는 복수의 레지스터를 포함하는 레지스터 뱅크 모듈을 포함하는 모듈이 개시된다. 개시된 모듈 및 동작 방법이 예를 들어 빌트인 교정 전략을 위해 혼합된-신호 아날로그 버스 스케줄링, 동기화 및 그룹 어드레스지정을 통해 초기화, 측정, 및 자원 관리를 위해 사용된다.

Description

다수의 혼합된-신호 자원을 관리하는 제어 모듈{CONTROL MODULE FOR MULTIPLE MIXED-SIGNAL RESOURCES MANAGEMENT}
본 발명은 PLD(programmable logic device), FPGA(field-programmable gate array), 집적 회로, 또는 유사한 기판으로 구현될 수 있는 모듈 및 그 동작 방법에 관한 것이다.
회로의 부품과 센서는, 실험실 제어 설비에서 또는 실제 응용 시나리오에서, 노화, 사용, 환경적 및 물리적 문제, 여러 예상치 못한 팩터에 취약하여, 데이터 신뢰성에 증가하는 문제를 나타낸다. 이것은 안전이 중요한 응용에서, 즉, 의료 및 차량 전자 시스템에서 특히 문제시된다.
이러한 데이터 신뢰성의 문제는 다수의 애드혹(ad hoc) 전략 또는 주로 디지털 시나리오와 관련된 표준의 혼합을 통해 해결되었으나; 다중-센서 시나리오는 이러한 접근법으로부터 거의 잇점이 없다.
CN102866967은 I2C(inter-integrated circuit) 장비 관리 방법을 개시한다. 상기 출원에서는, 하나의 호스트 기계 장비로 다수의 I2C 장비가 효과적으로 관리될 수 있다. 그러나, 이 해법은, 특히 동일한 유형의 다수의 디바이스가 동일한 I2C 어드레스(또는 제한된 서브셋)를 공유하면서 개별적으로 액세스될 필요가 있는 시나리오에서, I2C 버스 어드레스가 제한된다는 문제를 타깃으로 한다. 따라서, 전술된 해법은 액세스가능성의 관리 문제로 제한되고, 모듈내 및 모듈간 동기화를 허용하지 않고, 및/또는 연관된 확장 I2C 명령 세트를 구비하지 않는다.
US 2012/066423 A1은 단일 I2C 버스를 다수의 디바이스로 확장하는 해법을 개시한다. 이 해법은 공통 확장기(expander) 모듈을 통해 디바이스 액세스가 중앙 집중화되는 것과 같은 여러 문제를 나타낸다. 이러한 접근법은 공통 어드레스로 디바이스에 멀티캐스트 및 브로드캐스트하는 능력을 허용하지만, 이런 방법적 접근은 전술된 확장기 모듈을 통해 병목 현상을 야기한다. 이러한 제한은 분산 확장성을 허용하지 않고, 디바이스들을 특정 확장기 모듈로 물리적으로 그룹화하는 것을 허용하지 않는다. 나아가, 제시된 해법은, 통신 액세스가능성의 유연성(flexibility)만을 타깃으로 하기 때문에 모듈내 및 모듈간 동기화를 허용하지 않는다.
일반적으로, 종래 기술의 해법은 분산 접근법을 통해 유연성 있는, 구성가능한, 및 확장가능한 단위 어드레스지정(granular addressability)을 허용하지 않는다. 나아가, 본 명세서에서 설명된 메커니즘 및 명령의 연관된 세트는, 모듈내 및 모듈간 동기화 및/또는 관리, 혼합된-신호 회로, 센서, 및 모든 디바이스 유형으로의 확장가능성, 및 I2C 호환성과 함께 확장성을 도입한다.
본 발명은, 데이터 분석을 위해 교정, 테스트, 측정 및/또는 그룹 동기화 전략을 장기간 모니터링하는 예를 들어 센서/부품을 포함하는 다수의 시스템 시나리오에 적용가능한 방법의 일부로서 자원 관리를 위해 의도된, 모듈내 및 모듈간 시나리오 및 다른 독립적인 또는 상호 종속적인 자원 시나리오를 타깃으로 한다.
I2C 호환가능한 기기(compatible instrument)로 확장이 설명된다. 이제부터 셋업, 캡처, 처리 및 스캔(Setup, Capture, Process and Scan: SCPS) 모듈이라고 언급되는 통합된 모듈이 설명된다. SCPS 모듈 그 자체는 4개의 구획으로 서브분할된다:
- I2C 인터프리터(interpreter), 이는 10-비트 슬레이브 어드레스 능력을 갖는 표준 모드인 "I2C-버스 사양 및 유저 매뉴얼" UM10204에 따른다;
- SCPS 인터프리터, 이는 그룹 어드레스지정 능력 및 임베디드 명령을 타깃 모듈 그룹 참조 내에 도입하는, I2C 기능을 확장하는 명령의 수퍼세트이다;
- 스위칭/제어 구획, 이는 아날로그 버스와 같은 선택적인 연관된 제어 측면의 라우팅 관리를 위해 의도된다; 및
- 레지스터 뱅크, 이는 응답 시퀀스, 플래그 선언(declaration) 및 다른 관찰가능성 및 제어가능성 측면을 제어한다.
제안된 메커니즘은 4개의 동작 유형으로 구조화된다. 이러한 동작은 I2C 버스를 통해 액세스되는 레지스터 및 명령의 세트를 통해 관리된다.
전술된 동작의 개요는 다음과 같다:
- 셋업: 이는 타깃 디바이스의 설정/레지스터의 모듈내 이벤트에 독립적인 셋업을 위해 의도되고; 디바이스 구성을 위해 고려된다. 예시적인 액션은 신호/패턴 프리로딩(preloading), 샘플링 설정, 부품의 그룹화, BIST 핸들링 절차, 및 유저 한정된 파라미터 입력을 포함한다.
- 캡처: 이는 신호/패턴의 로딩/생성, 데이터 수집, 및 BIST 활성화와 같은 모듈간 이벤트에 종속적인 시나리오를 관리하도록 의도된다.
- 처리: 이는 데이터 처리 및 알고리즘 활성화 결정과 같은 모듈내 이벤트에 종속적인 시나리오를 위해 의도된다. 이러한 동작의 예는 센서 이력, 글로벌 참조 업키프(global reference upkeep) 또는 특정 참조 비교를 따르는데 사용될 수 있는 타깃 레지스터의 업데이트를 통해 반영된 수집된 데이터를 비교하는 것이다. 일반적인 신호 처리 루틴, 최소 제곱 평균(least mean square: LMS) 전략, 칼만 필터(Kalman filter), 마르코브의 체인(Markov's chain), 등과 같은 국부적인(Localized) 알고리즘/학습(heuristic)이 이들 동작을 통해 활성화될 수 있다.
- 스캔: 이는 모듈간 이벤트에 독립적인 태스크를 커버하기 위하여 데이터 및 명령 분배를 위해 의도된다. 셋업 및 데이터 수집 모드를 위해 외부 요소와 인터페이싱하는 가능성이 이 스테이지에서 고려된다.
본 발명은 완전한 역방향 호환성을 유지하는 확장된 특징을 갖는, I2C 버스 인터프리터에 대한 증강(augmentation)을 나타낸다. 본 해법은 또한 전자부품의 설계자를 위하여 적응될 유연성을 갖는 프레임워크를 구성한다.
본 발명은, 공통 I2C 버스 내 마스터가, I2C 버스에 연결된 모든 슬레이브 모듈, 슬레이브 모듈의 그룹 또는 임의의 슬레이브 모듈을 주어진 명령 세트를 통해 개별적으로 판독하거나 또는 기록할 뿐만 아니라 제어할 수 있게 한다: 본 해법은 이에 따라 I2C에 단위 액세스가능성을 추가한다.
본 발명은 또한 공통 I2C 버스 내 마스터가 I2C 버스에 연결된 다수의 슬레이브 모듈에 동기화 액세스를 할 수 있게 한다.
나아가, SCPS 핸들러 애드온(handler add-on)을 통해, 본 발명은 또한, SCPS 모듈을 통해 핸들링되는 제어가능성 및 관찰가능성 관리 소스를 추가하는 것에 의해, 효과 1 및 효과 2와 동일한 효과가 시스템의 아날로그 요소 및/또는 디지털 요소로 확장될 수 있게 한다.
본 발명은, 특정 시나리오에서, 수반된 시퀀스의 길이를 감소시키는 것에 의해 마스터와 여러 슬레이브 사이의 통신을 가속시킨다. 특히 타깃 판독/기록(READ/WRITE) 레지스터가 수반된 모듈들에서 동일한 어드레스를 구비하는 경우에, 동작을, 다수의 디바이스 특정 시퀀스가 아니라 하나의 그룹 시퀀스(경우에 따라 SWA 또는 SRA)로 감소시킨다.
본 발명은 또한, (레지스터를 제공하는) 하나의 슬레이브를 (레지스터를 수신하는) 다른 슬레이브로 단일 동작에서 레지스터의 마스터 제어된 전송 능력을 추가하는 것에 의해 데이터의 슬레이브간 전송을 가속시키고 간략화한다.
나아가 본 발명은 공통 명령 세트 포맷 및 자원을 통해 모듈간 액션을 조정하는, 플래그, 레지스터 및 선택적인 제어 요소를 제공하는 것에 의해 글로벌 및 그룹 특정 관점으로부터 모듈간 액션의 동기화를 제공한다.
본 발명은 자원의 이용가능성을 검증하는 메커니즘을 인스턴스화(instantiate)하는, 자원 요청을 위한 글로벌 명령 세트를 사용하는 것을 통해 토큰 전략을 구현한다.
본 해법은 또한 동작 로크 메커니즘(operation locking mechanism)을 제공하는데, 즉, 명령의 서브-세트는 SCPS 모듈의 기능을 감소시켜 모듈의 응답을 제한할 수 있다. 이것은 오기능 또는 결함이 검출되는 경우에 그룹의 멤버를 고립(isolating)시키는 메커니즘으로 기능하도록 의도된다.
나아가, 본 해법은 리셋(RESET) 또는 글로벌적으로 영향을 미치는 액션(초기화 또는 재-교정 이벤트 동안 요구되는 모듈 고립, 바이패스(bypass), 등과 같은 것)을 허용하도록 I2C에 수립된 전체 호출(GENERAL CALL) 명령 세트를 확장한다.
본 발명은, 유저 한정된 파라미터 및 특정 명령 흐름을 통해 순차적으로 업데이트될 수 있고, 적절히 사용될 때, 그룹 동작을 허용하도록 개별적인 모듈 액션을 동기화할 수 있는 명령 서브-세트(즉, 캡처(CAPTURE) 명령)를 통해 모듈간 순차 동작 및 순간 동작을 제공하여서, 이에 의해 통신 시퀀스를 감소시키고 가능하게는 동기화된 재-사용을 허용하는 것에 의해 자원을 감소시킬 수 있다.
본 발명은 또한, 특정 시나리오에서, 모듈간 액션 동기화 및 관리를 통해 자원의 재-사용을 허용하는 것에 의해 다수의 모듈에서 동일한 동작을 수행하도록 요구될 수 있는 자원을 감소시킨다.
나아가, 본 발명은 공유된 그룹 어드레스, 10-비트 또는 8-비트 및 멤버 어드레스를 사용하는 것을 통해 개별적인 7-비트 I2C 어드레스의 요구를 감소시켜서, 이에 의해 개별적인 어드레스지정 구조(scheme)에 유연성을 제공하고, 이용가능한 7-비트 어드레스 도메인에 대한 의존성을 감소시킨다.
본 해법은 통신 버스로 I2C를 사용하는 것을 통해 다수의 상업적 센서와 호환성을 허용하면서 구현의 유연성을 제공한다. 이러한 접근법은 또한 그 기능을 확장하는 것에 의해 테스트/교정 전략에 상업적으로 이용가능한 센서(I2C 호환가능한 것)를 포함할 수 있게 하여; 혼합된-신호 테스트 및 측정 인프라구조를 제공할 수 있다. 나아가, 본 해법은 연속적인 장기간 센서 기반 모니터링 해법의 특이성 (specificity)을 해결한다.
다음 도면은 본 상세한 설명을 예시하는 바람직한 실시예를 제공하는 것일 뿐, 본 발명의 범위를 제한하는 것으로 해석되어서는 안된다.
도 1은 자원 관리 구조의 일부로서 SCPS 모듈의 예시적인 실시예의 개략도.
도 2는 SCPS 호환가능한 기기들 중에서 그룹 방식으로 기록과 판독을 허용할 뿐만 아니라 동기화된 상호 종속적인 액션과 독립적인 액션을 허용하는, SCPS 기록 액션(SCPS Write Action: SWA)과 SCPS 판독 액션(SCPS Read Action: SRA) 유형의 시퀀스의 개략도.
도 3은 일반적인 SCPS 모듈 구현의 모듈식 표현의 개략도.
도 4는 다수의 디바이스 판독을 위한 일반 데이터 및 동작 흐름을 도시하는 도면.
도 5는 다수의 디바이스 기록을 위한 일반 데이터 및 동작 흐름을 도시하는 도면.
도 6은 다수의 디바이스 전송을 위한 일반 데이터 및 동작 흐름을 도시하는 도면.
이제 선택적인 실시예가 보다 상세히 설명되지만, 이 실시예는 본 발명의 범위를 제한하는 것으로 의도된 것이 아니다.
SCPS 모듈
일 실시예에서, SCPS 모듈은 현재 I2C 호환가능한 설계에 대해 2개의 애드온 구획, 즉: I2C 인터프리터 애드온(SCPS 인터프리터), 및 레지스터 뱅크 애드온(SCPS 레지스터)으로 구성된다. 선택적으로, 제3 구획은 또한 SCPS 모듈, 즉: 요소 뱅크 애드온(SCPS 핸들러)으로 구성된다.
I2C 인터프리터 애드온(SCPS 인터프리터)은, SCPS 연관된 커맨드 시퀀스 인식을 위한 시퀀스 식별자를 위한 메커니즘뿐만 아니라, SCPS 모듈의 플래그, 레지스터 및 요소, 및 SCPS 연관된 (예를 들어 SCPS 명령에 적절히 수신확인하는) I2C 신호 응답을 업데이트하는 대응하는 응답 메커니즘으로 카운트되고; 이들 메커니즘은, 이제부터, 이러한 I2C 시퀀스가 SCPS 시퀀스와 연관될 때 SCPS 기록 액션(SWA)과 SCPS 판독 액션(SRA)이라고 각각 언급될 수 있는 기록 및 판독 I2C 시퀀스를 위한 것이다.
인터프리터는 3개의 유형의 어드레스지정 포맷, 즉: (I2C 사양 UM10204에서 전체 호출이라고 언급되는) 글로벌 어드레스지정 포맷, (2개의 유형의 선택가능한 대안을 통해 도달가능한) 그룹 어드레스지정 포맷, 및 (I2C 7-비트 어드레스 포맷과 연관되거나 또는 SCPS 명령을 통해 그룹 멤버 식별자를 사용하는 것을 통한) 특정 어드레스지정 포맷을 식별한다. 전통적인 I2C 7-비트 어드레스는, 연관된 7-비트 어드레스를 구비하는 기기에 완전히 호환가능하게 남아 있어서, 이에 의해 SCPS 인터프리터가 이것을 동반하는 임의의 시퀀스를 무시하게 하여, 기기가 직접 I2C 수단을 통해 액세스가능하게 한다(따라서 본 명세서에서 이러한 유형의 어드레스지정에 관한 추가적인 언급은 포함되지 않는다).
글로벌 어드레스지정을 위해, SCPS 인터프리터는 전체 호출(I2C 사양에 의해 한정된 모두 0, 즉, 8h00) 후에 포맷된 SCPS 글로벌 명령(SGI)을 예상하고 이에 적절히 수신확인한다. 대응하는 SGI 및 그 액션의 개요는 아래 명령 세트 란에서 찾아볼 수 있고, 시퀀스 흐름의 설명은 작업흐름 란에서 찾아볼 수 있다.
그룹 어드레스지정에 대해, 유연성을 위해 2개의 그룹 어드레스지정 포맷, 즉: 10-비트 어드레스지정 포맷 또는 대안적인 프로토콜 포맷이 허용된다. 10-비트 어드레스지정 포맷은 그룹에 순응하는 SCPS 호환 모듈이 10-비트 그룹 어드레스(10GA)라고 언급되는 공유된 10-비트 I2C 어드레스를 구비하는 것을 고려한다.
대안적인 프로토콜 포맷의 경우에, 예비된 7-비트 I2C 어드레스(7b0000010)(상이한 프로토콜 및 포맷을 사용하기 위해 예비된)는 SCPS 프로토콜이 사용되는 시퀀스 시작자(sequence starter)로 사용되고, 8-비트 그룹 어드레스(8GA)는 기록 시퀀스의 경우에 제2 바이트(second byte)로 예상된다. 판독 시퀀스에 대해서는 특정 8GA에 대한 이전의 기록 액세스가 10-비트 I2C 판독과 동일한 흐름을 따르는 것으로 예상된다. 두 그룹 어드레스지정 포맷은 동일한 SWA 및 SRA 유형의 시퀀스에 액세스한다. SCPS 시퀀스는 I2C 호환 기록/판독 시퀀스 포맷을 따르고, 이에 따라 I2C 호환 디바이스와 완전히 호환가능하게 남아 있고, 예상된 포맷에 대한 변동은 I2C 호환 디바이스에 영향을 미치지 않아야 하는 (I2C UM10204와 호환성이 보장되는) 것이 주목된다. 참조된 시퀀스는 일반적으로 도 2에서와 같이 설명될 수 있다.
레지스터 뱅크 애드온(SCPS 레지스터)은 현재 I2C 호환가능한 설계에 대해 제2 애드온 구획이다. SWA/SRA 시퀀스는, 그 대응하는 검색 및 업데이트를 위해, 본 명세서에서 SCSP 레지스터라고 언급되는, 연관된 레지스터에 액세스하고, 그 일부는 순차적인 방식으로 업데이트되고, 포인터라고 언급될 수 있다. 포인터는 예비된 숫자 00h를 구비한다. SCPS 레지스터의 디폴트 사이즈는 8 비트이다(바이트의 배수의 선택적인 사이즈가 미래의 호환성을 위해 예상된다). 그러나, 레지스터 그 자체가 아니라, 유저 한정된 파라미터(USER DEFINED PARAMETER) 또는 UDP의 세트가 SCPS 레지스터와 연관된다. UDP는 디폴트 시작 포인터 위치 및 레지스터 값(예를 들어, 리셋(RESET) 후 레지스터의 디폴트 폴백(fall back) 값 또는 특정 명령을 위해 미리-수립된 시작 포인터 어드레스)과 같은 기기에 특정된 모든 파라미터를 말한다.
필수 레지스터(mandatory register)는 다음과 같다, 즉:
- 명령 레지스터(INSTRUCTION REGISTER) 또는 INSTR, 이는 마지막 유효 SWA 입력된 명령을 저장하기 위해, SWA 시퀀스를 통해 업데이트되고, 유효 SCPS 명령이 수신되지 않았거나 또는 리셋 액션이 요청되었다는 것을 나타내는 지시자로서 디폴트로 8h00 값으로 리셋하도록 구성된다;
- 상태 레지스터(STATE REGISTER) 또는 상태, 이는 일반적인 목적으로 기기의 내부 설정을 구성할 수 있게 하고, 특정 명령에 의해 사용되어 특정 액션을 위해 선택된 기기의 "상태"를 한정할 수 있는 기기 제어 레지스터로 기능하고, 상기 상태 레지스터는 명령의 현재 액션 상태를 저장하도록 구성되고, 상기 상태는 (UDP를 포함하는) 선택적인 유저-한정된 상태 라이브러리로부터 또는 특정 명령의 데이터 바이트를 통해 검색된다;
- 스테이터스 레지스터(STATUS REGISTER) 또는 STATU, 이는 디폴트 판독 출력 레지스터인데, 즉, SRA 시퀀스가 (특정 명령을 위해 허용되거나 또는 단 2-바이트 SWA 시퀀스만이 송신된 경우) 타깃 레지스터의 사양을 갖지 않는 그룹에 의해 수신될 때, 상기 스테이터스 레지스터는 디폴트에 의해 SCPS 모듈의 내부 스테이터스를 반영하는 한정된 내부 플래그의 그룹으로 구성된다;
- 그룹 어드레스(GROUP ADDRESS) 또는 GADDR, 이는 전술된 10GA 또는 8GA 포맷일 수 있고, 이러한 레지스터는 모듈의 그룹 어드레스 정보를 포함하고, 동적일 (즉, 프로그래밍가능할) 수 있고, 여기서 어드레스 8h00은 NULL 어드레스로 예비되고, 임의의 그룹에 할당될 수 없다;
- 멤버 어드레스(MEMBER ADRRESS) 또는 MADDR 레지스터, 이는 모듈의 멤버 어드레스 정보, 즉 그룹 내 모듈의 상대적인 위치를 포함한다. 이 레지스터는 동적일 수 있고, 여기서 어드레스 8h00은 NULL 어드레스로 예비되고, 임의의 모듈에 할당될 수 없다;
- 기록 레지스터 포인터(WRITE REGISTER POINTER) 또는 WRP 레지스터, 이는 기록될 타깃 레지스터 어드레스를 저장하도록 구성되고, 상기 레지스터는 가능하게는 특정 명령 및 명령의 지정자(specifier)를 통해 업데이트되고, 또는 특정 명령을 위한 (즉, I2C 기록 시퀀스의 제1 데이터 기록 바이트 후 ACK 및 추가적인 SCK 펄스가 송신될 때) 기록 시퀀스를 확장한다,
여기서 값 8h00은 NULL 어드레스로서 예비되고, 이 명령 시퀀스 동안 포인터에 일어나는 액션이 없다는 것을 나타낸다,
여기서 특정 명령 동안 포인터의 초기 값은 UDP에 의해 설정되고, 만약 없는 경우, 이 초기 값은 00h로 디폴트되어야 한다, 그리고
여기서 포인터의 증분 및 감분에 관한 모든 문제는 SCPS 레지스터 구획과 상호 작용을 통해 유저에 의해 어드레스지정된다;
- 판독 레지스터 포인터(READ REGISTER POINTER) 또는 RRP, 이는 판독될 타깃 레지스터 어드레스를 저장하고, 상기 레지스터는 가능하게는 특정 커맨드를 사용하여 업데이트되고, 또는 (즉, I2C 판독 시퀀스의 제1 판독 바이트 후 ACK 및 추가적인 SCK 펄스가 송신될 때) 판독 시퀀스를 확장한다,
여기서 값 8h00은 NULL 어드레스로 예비되고, 이 명령 시퀀스 동안 포인터에 일어나는 액션이 없다는 것을 나타낸다,
여기서 특정 명령 동안 포인터의 초기 값은 UDP에 의해 설정되고, 만약 없는 경우, 이 초기 값은 00h로 디폴트되어야 한다, 그리고
여기서 포인터의 증분과 감분에 관한 모든 문제는 SCPS 레지스터 구획과 상호 작용을 통해 유저에 의해 어드레스지정된다;
- 그룹 기록 포인터(GROUP WRITE POINTER) 또는 GWP, 이는 기록될 멤버 어드레스를 저장한다,
여기서 GWP가 MADDR와 일치하는 것은 데이터 바이트가 WRP 어드레스에 저장되어야 하는 것을 모듈에 나타낸다,
여기서 GWP의 업데이트는 명령에 특정된 것이고, 그 초기 값은 명령 및 UDP에 종속된다,
여기서 특정 명령은, 대부분의 I2C 호환 메커니즘에 의해 사용되어 다수의 판독 및 기록 동작을 간략화하는, I2C 레지스터 포인터 자동 증분(I2C 표준 내에서 유저에 달려 있다)을 반영하는 스타일로 포인터를 자동 증분시킬 수 있고,
여기서 값 8h00은 NULL 어드레스로 예비되고, 이 명령 시퀀스 동안 포인터에 일어나는 액션이 없다는 것을 나타낸다. 8h00 GWP에 대한 모듈의 응답은 일치 없는 시나리오(No match scenario)와 동등하다.
여기서 특정 명령 동안 포인터의 초기 값은 UDP에 의해 설정되고, 만약 없는 경우, 이 초기 값은 00h로 디폴트되어야 한다, 그리고
여기서 포인터의 증분과 감분에 관한 모든 문제는 SCPS 레지스터 구획과 상호 작용을 통해 유저에 의해 어드레스지정된다; 및
- 그룹 판독 포인터(GROUP READ POINTER) 또는 GRP, 이는 판독될 멤버 어드레스를 저장한다,
여기서 GRP가 MADDR과 일치하는 것은 데이터 바이트(DATA BYTE)가 들어오는 I2C 판독 시퀀스에서 출력(OUTPUT)으로 기능한다는 것을 모듈의 RRP 레지스터에 나타낸다,
여기서 특정 명령은, 대부분의 I2C 호환 메커니즘에 의해 사용되어 다수의 판독 및 기록 동작을 간략화하는, I2C 레지스터 포인터 자동 증분(I2C 표준 내에서 유저에 달려 있다)을 반영하는 스타일로 포인터를 자동 증분시킬 수 있다,
여기서 값 8h00은 NULL 어드레스로 예비되고, 이 명령 시퀀스 동안 포인터에 일어나는 액션이 없다는 것을 나타낸다,
여기서 8h00 GRP에 대한 모듈의 거동은 일치 없는 시나리오와 동등하다, 그리고
여기서 이러한 레지스터는 또한 (즉, I2C 판독 시퀀스의 제1 판독 바이트 후 ACK 및 추가적인 SCK 펄스가 송신될 때) 판독 시퀀스를 확장하는 것에 의해 증분될 수 있으나; I2C 내와 같이 증분 또는 감분은 유저에 달려 있다.
선택적인 레지스터는 다음과 같다, 즉:
- 토큰 레지스터(TOKEN REGISTER)(들) 또는 TKR, 이는 특정 모듈에 할당된 연관된 자원 정보를 저장하는 토큰 공간(여기서 각 비트 또는 비트 세트는 특정 토큰을 나타낸다)으로 기능한다,
여기서 (아날로그 버스와 같은) 단 하나의 자원만이 공유된 경우 RQST 플래그를 사용하는 것에 의해 간략화될 수 있다; 및
- 유저 한정된 레지스터(USER DEFINED REGISTER) 또는 UDR, 이는 기기/디바이스 그 자체와 연관되고 설계자에 의해 한정된 모든 레지스터를 말한다,
여기서 이러한 레지스터는 유저에 의해 한정된 모든 기기 I2C 액세스가능한 레지스터를 포함한다,
여기서 SCPS 모듈을 통한 액세스가 유저에 의해 의도된 경우, 어드레스지정가능한 검색 및 업데이트를 유저 한정된 위치에 제공하는 것에 의해 SCPS 레지스터 내에 할당하는 것이 예상된다, 그리고
여기서 이러한 UDR은 정의상 표준이 아니어서, 필요한 요소를 수립하고, 의도된 경우 만약 모듈-교차 액션을 위해 흐르는 것은 설계자의 책임으로 남아 있다.
요소 뱅크 애드온(SCPS 핸들러)은, SCPS 모듈에 통합되어 스위칭/요소 라이브러리(element library)로 기능하여 스위치를 통한 제어가능성 및 관찰가능성 및 다른 요소의 기능을 관리할 수 있는 선택적인 애드온이다. 이러한 요소는 디지털 또는 아날로그일 수 있고, 그 구성은 설계자의 책임이다. SCPS 핸들러는 주로 상태를 통해 제어되고, 이에 의해 구성을 미리-수립하여 기기의 라우팅가능성 및 기능을 관리할 수 있게 한다. 이러한 애드온의 일례는, 아날로그 스위치의 인에이블 핀에 연결되어 아날로그 버스에 액세스를 허용하는 라우팅 사전(routing dictionary)일 수 있다. 이 라우팅 사전은 상태를 타깃 연결 구조로 변환할 수 있다; 추가적으로, 이러한 라이브러리는 또한 기기의 빌트인 자가-테스트(BIST) 메커니즘 또는 다른 기능적 측면을 활성화할 수도 있다. 이러한 애드온은, (기기에 의해 내부적으로 액세스가능한) SCPS 모듈의 플래그 및 레지스터를 직접 사용하는 것이 간단한 시나리오를 위해 동일한 목적으로 직접 사용될 수 있으므로, 선택적인 것이다.
전술된 애드온은 도 3에 도시되고 하이라이트되어 있다.
작업흐름의 설명
전술된 구현의 연관된 작업흐름에 유연성이 존재하지만, 본 발명은 모듈간 액션 및 이벤트 관리를 간략화한다. (전체 호출, 시작 바이트(START BYTE), 등과 같은 선택적인 특수 동작을 무시하고, 기록 및 판독 동작을 사용하여) I2C UM10204에 의해 제시된 전략과 같은 2개의 동작 전략을 간략화한 것에 비해 분명히 복잡하지만, SCPS 명령 세트는 SWA 및 SRA와 유사한 접근법을 따르고, 이에 따라 종래의 I2C 기록 및 판독 동작의 기능적 능력을 확장한다.
기기들 중에 공통 인터페이스 구조를 사용하면, 연관된 플래그, 레지스터, 포인터 및 기능적 응답은, 다수의 모듈에 의해 사용되도록 의도된 기기와 인터페이싱하는데 요구되는 내부 메커니즘 지식을 최소화하여, (기기 재사용을 통해) 자원 및 (통신 구조를 간략화하는 것에 의해) 통신 오버헤드에 대한 전체적인 요구를 감소시키는 표준화 역할을 수행한다. 도 4 내지 도 6에서, 통신 레벨에서 SCPS 호환의 잇점을 더 잘 이해하기 위하여, I2C에 비해, 데이터 및 동작 흐름의 일부 예가 제시된다.
제시된 어드레스지정된 단위 어드레스 전략은 다중-슬레이브가 도 4에 제시된 압축된 시퀀스에서 판독할 수 있게 하여, 종래의 I2C 시퀀스에 비해 통신 오버헤드를 상당히 감소시킨다.
도 5는 종래의 I2C 기록 시퀀스에 비해 SCPS 명령 시퀀스의 일반 표현을 도시한다. 여기서, 다른 해법에 의해 제시된 브로드캐스트 전략은 블록 시퀀스가 달성될 수 있는 경우에만 액세스가능성을 허용한다는 것이 주목되는데; 이는 조정된 시퀀스와 다중-슬레이브 조정된 판독을 허용하는 제시된 접근법과는 상이한 것이다.
마지막으로, 도 6은, 슬레이브 멤버들 사이에 판독/기록 동작이 순차적인 데이터 판독 및 기록에 대한 요구 없이 조정될 수 있기 때문에, 제시된 접근법의 잇점을 분명히 제공하는 전송 시퀀스의 일반 표현을 도시한다.
보다 실제적인 관점에서, SCPS 모듈은 그 명령 세트를 통해, 종래의 I2C 동작의 기능적 확장을 허용할 뿐만 아니라, SCPS 핸들러와 연관될 때, 그룹 액션의 개념을 도입하는 것에 의해, 기기의 기능적 및 라우팅 측면을 동기화하고 관리하는 기능도 수행한다.
명령 세트
연관된 명령은 SWA를 통해 도입되고, 4개의 카테고리, 즉: 셋업, 캡처, 처리, 및 스캔으로 분할된다(이들 카테고리는 SCPS 프레임워크 방법이기 때문에 그렇게 언급되지만, 이들 카테고리는 사용된 구조와는 독립적으로 4개의 상이한 명령 유형을 나타낸다). 각 명령은, 이 명령 란에 설명된, 연관된 플래그, 레지스터 및 포인터의 특정 업데이트를 따른다. SRA는 데이터의 전송을 간략화하기 위하여 현재 유효한 명령(도입된 SWA)에 따라 특정 응답을 구비하고, 이 명령 및 데이터 흐름의 일반적인 설명은 작업흐름 란에 설명된다.
미래의 명령은 필수 명령을 위해 예비되지 않은 SCPS 명령 포맷을 사용하는 것을 통해 도입될 수 있다. 선택적인 명령은 또한 명령 도메인에서 비어 있는 옵션을 이용할 수도 있으나, 여기서 SCPS 레지스터, 플래그 및 다른 요소에 의해 응답이 예상되지는 않는다. 이것은, 명령이 레지스터에서 I2C 데이터를 조사할 때 기기에 의해 직접 해석될 수 있다고 말할 수 있다. 그리하여 맞춤(custom) 명령 세트는 SCPS 레지스터, 플래그 및 요소에 대한 특정 업데이트를 갖는, 비어 있는 명령 도메인 공간을 사용하는 것을 형성될 수 있고; 특성상 맞춤형인 이러한 명령 세트는 모듈간 액션을 조정할 때 그 특이성(particularity)을 고려하여야 할 수 있다. 모든 경우에, 특정 기기 응답은 임의의 SGI, SWA 또는 SRA에 대해 한정되지 않고, 이것은, SCPS 호환가능한 기기에 걸쳐 표준화된 거동이 모듈간 조정을 통해서만 동기화될 수 있다는 것을 포함하여, 필수적인 및 선택적인 플래그, 레지스터 및 포인터에 기초하여 기기 설계자에 의해 지정된다.
명령은, (전체 호출로부터) 글로벌 어드레스지정 유형이든, 그룹 어드레스지정 유형이든 또는 특정 어드레스지정 유형이든 상관없이, 어드레스 유형에 기초하여 설명될 수 있다. 특정 어드레스지정이 이 시나리오에서 I2C 7-비트 어드레스를 사용하는 것을 통해 기기에 액세스하는 것이라고 언급되었으나, 또한 그룹 멤버들이 이들 멤버와 연관된 I2C 7-비트 어드레스를 가지지 않을 때 사용가능한 고립된 액션을 위한 그룹의 특정 멤버를 선택하는 것이 가능하다. 이런 점으로부터, 이러한 어드레스지정 스타일은 허용가능한 명령의 서브구획을 수반하는 멤버-특정 어드레스지정 또는 MSAddr이라고 언급될 수 있다.
글로벌 명령 세트는 모든 SCPS 수신자 모듈들에 동시에 영향을 미치는 액션(예를 들어, 리셋 또는 초기화 요청)을 의미하지만, 특정 기기 응답은 설계의 특이성에 종속하고, 예를 들어, 리셋 명령의 경우에, 모든 기기가 동일한 방식으로 레지스터 및 내부 요소를 리셋하는 것으로 예상되는 것은 아니다(예를 들어, SCPS 레지스터는 특정 UDP에 기초하여 리셋된다). SCPS 핸들러가 존재하고 아날로그 스위치가 신호 라우팅 구성을 위해 사용될 때, 일부 가능한 글로벌 요청은 각각 아날로그 버스로부터 동작 시간의 투명성 및 모듈의 고립이라고 언급되는 바이패스(BYPASS) 및 고립(ISOLATE)일 수 있다. 글로벌 명령은 전체 호출(제1 바이트(first byte)에서 모두 0, 즉, 8h00이다) 후에 도입되고, 최하위 비트 세트를 '0'으로 설정하는 것에 의해 소프트웨어 전체 호출 공간을 사용한다. I2C UM10204 수립된 명령과 충돌하는 것을 피하기 위해, 최상위 비트는 '1'로 설정된다.
글로벌 명령 세트는 다음 명령을 포함한다, 즉:
- 상태 명령은 리셋, 고립 또는 바이패스 셋업과 같은 일반적인 액션이 일어날 수 있게 하기 위해 상태 레지스터를 변경한다. 이 명령은 포인터 및 INSTR을 8h00으로 소거(clear)하고, 상태는 8h00의 디폴트를 가지는 대응하는 명령 연관된 UDP로 업데이트된다. 설정된 글로벌 플래그를 제외하고, 내부 플래그는 소거되고 모든 토큰 플래그는 해제(released)된다. 모든 수신자 SCPS 모듈은 이러한 명령을 수신확인(ACK)한다. 추가적인 바이트가 따를 수 있으나; SCPS 모듈에 의해 무시될 수 있다.
- 로크(LOCK) 명령은 SCPS 모듈을 대응하는 로크 레벨로 설정한다. 로크란 (오기능 또는 결함이 검출된 경우와 같이) 그룹 멤버 또는 멤버들의 액션을 제한하는 메커니즘을 제공하기 위하여 SCPS 모듈의 상이한 기능적 제한 레벨을 의미하고, 여기서 로크 레벨 0은 로크 없음을 의미하고, 모든 명령 및 동작이 허용된다.
로크 명령이 로크 명령에 특정된 것을 제외하고는 레지스터 또는 플래그에 영향을 미치지 않는 것임을 상기하고, 이를 주의해야 한다. 명령 도메인에서 남아 있는 공간을 사용하여 추가적인 레벨이 도입될 수 있다.
모든 수신자 SCPS 모듈은 이러한 명령을 수신확인(ACK)한다. 추가적인 바이트가 따를 수 있으나, SCPS 모듈에 의해 무시될 수 있다.
- 요청(REQUEST) 명령은 다수의 마스터가 이용가능성을 검증하는 것을 통해 공유된 자원의 사용을 조정할 수 있는 목적을 구비한다. 요청 명령 시퀀스는, 멤버에 할당된 연관된 토큰을 구비하는 멤버들만이 (이전의 요청으로부터 멤버들에 할당된) 수신확인(ACK)을 생성하기 때문에 이전의 2개의 명령 유형과는 상이하고, 만약 수신되는 ACK가 없으면, 마스터는 (처음 2개의 MSB에 대해 YY를 사용한 10GA의 경우) 10-비트 그룹 어드레스 또는 8GA(이 경우에 YY는 상관없다)의 나머지를 갖는 제2 바이트로 계속된다. 이후 지정된 그룹은 RQST 플래그 및 대응하는 TKR을 설정한다.
그룹 명령 세트는 모듈간 액션 및 또한 멤버 특정 액션(이전에 언급된 MSAddr)을 의미한다. 이 명령은 SWA의 제3 바이트(third byte)에 도입된다.
명령 바이트는 SCPS 모듈에 의해 무시되어야 하는 오-형태(mal-form) 명령의 경우에 명령의 유형을 나타낸다. 이러한 경우에 그룹 플래그는 일반적으로 SRA에 선행하는데 사용되는 2 바이트 SWA의 경우와 같이 설정이 유지될 수 있다. 이 명령이 멤버 특정 명령에 대응하는 경우, 제4 바이트(fourth byte)는 멤버 어드레스인 것으로 가정될 수 있고, 이후 임의의 데이터 바이트는 명령 지정자와 연관될 수 있다. 비-지정자 기반 명령은 UDP에 기초하여 미리-수립된 전략과 관련되고, 반복적인 액션을 간결하게 하고, 길고 복잡한 명령 및 반복을 회피하는데 사용된다. 비-지정자 명령을 위한 명령 바이트 후 임의의 추가적인 데이터 바이트는 SCPS 모듈에 의해 무시될 수 있다. 추가적인 명령 바이트는 커맨드 도메인을 상당히 확장시키기 위해 고려될 수 있다. 그룹 명령 세트의 설명은 유형별로 따른다.
셋업 명령 세트 또는 SIS는 수반된 모듈의 레지스터를 기록하거나 업데이트하도록 의도된 동작을 반영한다. 이것은 미리-수립된 UDP에 종속적인 상태를 사용하거나 또는 레지스터 또는 레지스터들을 직접 기록하는 것을 통해 수행될 수 있다. 추가적으로, 이것은 (토큰 레지스터 특정 비트를 소거하는 것에 의해) 로크 상태 또는 공유된 자원을 해제한다. 수반된 모듈은 령 바이트를 수신확인(ACK)하지만; 멤버-특정 명령의 경우, 타깃 멤버만이 MADDR 및 지정자를 수신확인(ACK)할 수 있다.
셋업 명령 세트는 다음 명령을 포함한다, 즉:
- 리셋 명령은 포인터, 플래그를 소거하고, 레지스터를 그 디폴트 값(UDP가 없다면 디폴트로 8h00)으로 재저장한다. GRP 플래그만이 후속 SRA을 허용하도록 설정이 유지된다.
- 상태 명령은 상태 레지스터 및 INSTR 레지스터를 업데이트하고, 업데이트된 플래그만이 이 명령이 그룹 특정 타깃 명령인지 또는 멤버 특정 타깃 명령인지를 식별하는 룹 플래그이다. 이들 플래그는 UDP를 통해 미리-수립된 셋업 액세스로 기능하도록 의도된다.
- 기록: 이들 명령은, I2C 연관된 레지스터에 기록하는 것과 유사하지만, 다수의 모듈을 동시에 업데이트하면서, 그룹 명령에 대해 다수의 모듈에 기록이 일어난다는 점에서 차이가 있는 방식으로, 지정자로서 레지스터 어드레스를 사용하여 직접 레지스터에 기록하기 위해 사용된다. (대부분의 I2C 호환 디바이스와 일치하는 방식으로) 레지스터 어드레스를 자동 증분하거나 감분하는 전략은 전술된 바와 같이 설계자에 달려 있다(I2C UM10204에 따라 유지된다).
- 로크: 이는 모듈의 로크 레벨(로크 플래그에 저장된 정보)의 변화를 허용한다. 로크 레벨은 글로벌 로크 명령과 동일한 거동을 따른다.
- RQST 해제: 이는 글로벌 리셋 또는 상태를 사용하여서도 달성가능한 그룹 홀더(holder) 토큰 비트 및 RQST 플래그를 소거하여 특정 공유된 자원을 해제할 수 있다.
캡처 명령 세트 또는 CIS는 모듈 간에 종속성을 가지는 모듈간 액션을 동기화하도록 의도된 동작, 예를 들어, 다수의 모듈로부터 동기화된 측정, 또는 다수의 모듈이 참가할 것을 요구하는 측정을 반영한다. 이것은 미리-수립된 UDP에 종속적인 상태를 사용하여 또는 지정자를 사용하여 "진행 중인" 셋업을 통해 수행될 수 있다.
이 명령은 2개의 유형, 즉: 대기(STBY) 명령과 캡처(CAPT) 명령으로 서브-분할된다. 모듈과 기기의 응답에 따라 2개의 명령은 동일한 기능을 수행할 수 있고, 이들 명령은 주로 플래그 설정과 그 개념적인 목적이 상이하다. STBY 명령은 대기 기간, 예를 들어, 적절한 측정을 허용하기 위하여 자극 안정 기간을 요구하는 액션을 의미한다. CAPT 명령은 (STBY를 따를 수 있는) 측정 또는 테스트의 시작을 나타내는 것을 의미한다. 추가적으로, END-CAPT 명령은, 캡처 이벤트의 종료를 나타내도록 포함되었고, 이는 캡처 이벤트가 순간적이 아니고 처리의 의도적인 인터럽트를 요구하는 경우에 유용하다. 수반된 모듈은 명령 바이트를 수신확인(ACK)하지만; 멤버-특정 명령의 경우에, 타깃 멤버만이 그 MADDR 및 지정자를 수신확인(ACK)할 수 있다. STBY 및 CAPT 관련된 플래그를 소거하는 것은 END-CAPT 또는 리셋 스타일 명령 후에만 일어난다(셋업, 처리 및 스캔 액션을 병렬로 허용한다).
캡처 명령 세트는 다음 명령을 포함한다, 즉:
- STBY: 이 명령은 지정자를 포함하거나 포함하지 않을 수 있고, 이에 따라 지정자를 포함하지 않는 경우 디폴트 UDP를 사용할 수 있다. Nxt-STBY 명령은 (예를 들어, 그 요소들을 순차적으로 측정하기 위하여 센서 어레이의 라우팅을 변경하거나 또는 주파수 스위프의 경우에 다수의 단계로 측정을 수행하기 위해) 순차적인 STBY 셋업에 액세스를 허용하도록 상태 레지스터를 업데이트한다. 지정자를 갖는 STBY 명령은 미리-수립된 길이를 갖지 않는 것에 의해 정규 명령 포맷과는 상이할 수 있고, 적절한 멤버만이 MADDR 및 그 다음 데이터 바이트 후에 수신확인(ACK)한다. 다시 말해, 모든 멤버는 2 바이트의 그룹으로 들어오는 데이터 바이트를 판독하는데, 여기서 제1 바이트는 MADDR을 나타내고, 제2 바이트는 지정자를 나타낸다.
- CAPT: 이 명령은 지정자를 포함하거나 포함하지 않을 수 있다. 지정자가 따르지 않는다면 셋업은 STBY 명령을 통해 이전에 수립되었다. 또한 셋업이 요구되지 않는 경우 이전의 STBY 없이 CAPT 명령을 사용할 수 있다. 이전에 설명된 바와 같이, END-CAPT은 캡처 액션을 종료할 수 있다. STBY와 유사하게 CAPT 명령은 "진행 중인" 셋업 및 캡처를 허용할 수 있고, 상이한 것은 CAPT 플래그는 STBY 플래그 대신에 캡처 액션의 시작을 나타내기 위해 설정된다는 것이다.
처리 명령 세트 또는 PrIS는 직접적인 모듈간 종속성을 갖지 않는 모듈간 액션을 동기화하도록 의도된 동작, 예를 들어, 다수의 모듈을 위해 동기화된 내부 모듈 동작 또는 (그룹의 전반적인 결함(FAULT) 스테이터스를 허용하기 위해) 수반된 모듈에 의해 결함 스테이터스를 처리하는 동작을 반영한다. 이것은 미리-수립된 UDP에 종속적인 태를 사용하여 또는 그룹 레벨 또는 멤버-특정 레벨에서 지정자를 사용하여 수행될 수 있고; 예를 들어, 처리 명령은 결함 플래그를 적절히 업데이트하기 위해 연속적인 캡처를 따를 수 있으나; 명령 시퀀스 사용에 제한은 없다.
처리 명령 세트는 다음 명령을 포함한다, 즉:
- PSET: 이 명령은 그룹 레벨 및 멤버 특정한 레벨에서 그리고 지정자를 갖거나 지정자를 갖지 않는 여러 버전을 구비한다. 이 명령은 거동이 CAPT와 유사하지만, CAPT 플래그 대신에 결함 및 PROC 플래그를 업데이트한다. 결함 플래그는 기기에 의해 직접 업데이트되고, 결함 스테이터스 지시자로 기능하도록 의도되지만, 그 상세 및 사용은 기기 설계자에 달려 있다. 추가적으로, PrIS는 상태 레지스터를 업데이트하지 않고, 이에 따라 캡처 및 처리 동작은 병렬로 일어날 수 있다. 기기의 결함 플래그 또는 내부 결함 상태 결정이 모듈의 "상태"에 영향을 미치는 액션을 요구하는 경우에, 상태 레지스터는 (기기 그 자체 내에서 또는 SCPS 인터프리터를 SCPS 핸들러 경로로 인터셉트하는 것에 의해) SCPS 인터프리터의 외부에서 응답 특정 UDP로 바이패스된다. 만약 요구되는 경우, 외부 로크 핀은 선택적으로 외부 하드웨어를 통해 로크 상태를 강제하는데 이용가능할 수 있다. 처리 액션은 상태를 알 수 있게 만들어질 수 있을 뿐만 아니라, 관련 모듈에만 처리 액션을 개시하기 위해, 예를 들어, STBY 처리에 있는 동안 테스트 타깃인 모듈의 결함 스테이터스를 업데이트하기 위해 SCPS 플래그를 사용할 수 있는 것으로 언급될 수 있다.
스캔 명령 세트 또는 ScIS는 수반된 모듈의 레지스터를 판독하거나 전송하도록 (레지스터로부터 판독하고 레지스터에 기록하도록) 의도된 동작을 반영한다. 이것은 미리-수립된 UDP를 사용하여 또는 지정자를 사용하여 수행될 수 있다. 수반된 모듈은 명령 바이트를 수신확인(ACK)하지만; 멤버-특정 명령의 경우에, 타깃 멤버만이 그 MADDR 및 지정자를 수신확인(ACK)할 수 있다.
스캔 명령 세트는 다음 명령을 포함한다, 즉:
- 판독: 이 판독 명령은 I2C 버스를 통해 다수의 모듈 또는 멤버-특정 모듈로부터 레지스터를 판독할 수 있게 한다. 이 명령은 트랜잭션의 제1 바이트 내 R/W 비트를 통해 판독 동작을 간략화하는 종래의 I2C 전략과 상이하며, 마지막 기록 동작을 통해 레지스터를 선택할 수 있게 한다. 이 경우에, 변동은 다수의 모듈로부터 체인(chain)을 판독할 수 있게 하여, 앞뒤 판독 및 기록 명령이 수행될 필요가 없기 때문에 트랜잭션 바이트를 상당히 감소시킨다. 이것은 포인터를 사용하여 타깃 모듈을 결정하고 판독될 타깃 레지스터를 사용하는 것에 의해 달성되지만; 증분 또는 감분이 종래의 I2C 전략에서와 같이 타깃 레지스터를 변경하는 대신에, 여기서 타깃 모듈은 업데이트되어 판독 명령이 다수의 모듈로부터 체인 정보를 포함하게 할 수 있다. 대안적으로 판독 명령은, 모듈의 증분 또는 감분이 설계자에 달려 있으므로, 미리-수립된 레지스터를 판독하고, 심지어 판독되는 모듈을 변화시키는데 UDP를 사용할 수 있다. 지정자를 갖는 판독 명령은 판독될 타깃 레지스터를 선택할 수 있는 반면, 추가적인 개수의 REG는 판독될 모듈마다 증분의 개수를 제어할 수 있다.
- TRNF: 전송 명령은 레지스터가 모듈로부터 판독되고 (UDP에 따라) 상이한 위치 또는 모듈에 기록되게 할 수 있다. 이 전송 명령은 마스터-슬레이브 동작만을 고려하고 슬레이브-간 데이터 전송을 고려하지 않는 종래의 I2C 전략과는 상이하다. 판독 명령과 같이, TRNF는 미리-수립된 전송을 허용한다. 지정자 변동은 소스 및 목적지 모듈을 선택할 수 있게 한다. 전송 동안 9-비트 ACK은 제3자의 마스터에 의해 제어되어 RX 및 TX 모듈이 자기 자신을 수신확인(ACK)하는 것을 회피하여, 이에 따라 정지 이벤트(Stop event)를 재-시작(Re-Start)하는 것을 방지하고 I2C 버스를 로크한다. 수반된 모듈들 중 하나의 모듈이 마스터로 기능하는 경우, 적절한 ACK 거동이 무한 사이클을 회피하기 위해 따라와야 한다.
디폴트에 의한 SRA 동작은 UDP에 의해 결정된 순서로 그룹 내 모듈들로부터 스테이터스 레지스터를 판독하지만; 포인터의 업데이트는 (이전에 언급된 바와 같이) 설계자에 달려 있어서, SCPS 플래그 및 상태 레지스터로부터 오는 정보는 고속-판독이라고 언급되는 유저-한정된 판독을 허용하는데 사용될 수 있다. 이것은 신중하게 허용되고, 또한 고속-전송이라고 언급되는 전송 동작을 허용하도록 확장될 수 있다(기록 포인터는 SRA의 시작시 8h00으로 설정될 필요가 없으나, 이는 디폴트 값이다). 유용한 고속-전송의 일 예는 모듈이 (예를 들어 ADC를 포함하는) 측정의 디지털화를 담당할 때이지만, 데이터는 상이한 모듈(예를 들어 측정의 타깃)에 할당될 필요가 있고, 이런 방식으로 고속-전송은, STBY에서 요소들을 유지하고, 데이터를 전송하고, (STBY-NEXT 또는 CAPT 명령을 통해) 상이한 측정을 계속하는 것이 허용된다.
다른 실시예
일부 실시예에서, SCPS 모듈은 공유된 I2C 버스에 연결된 비-SCPS 호환 디바이스가 UM10204 I2C 표준과 호환가능한 것으로 가정한다.
일부 실시예에서, 모든 전기적 및 타이밍 고려사항은 IC 설계자의 책임이고 UM10204 I2C 표준에 따라야 하고, 임의의 추가적인 표준이 적용된다.
일부 실시예에서, 시스템 그룹을 식별하기 위해 10-비트 I2C 어드레스 포맷을 사용하는 경우에, 이 어드레스는 시스템에서 고유하고, 공유된 I2C 버스에 연결된 비-SCPS 호환 디바이스와 일치하지 않는 것으로 가정된다.
일부 실시예에서, 시스템 그룹을 식별하기 위해 8-비트 I2C 어드레스 포맷을 사용하는 경우에, 대안적인 프로토콜 예비된 7-비트 어드레스를 사용하는 것이 공유된 I2C 버스에 연결된 추가적인 대안적인 프로토콜과 충돌하지 않고, 즉 대안적인 프로토콜 어드레스에 응답하는 디바이스만이 SCPS 호환인 것으로 가정된다.
일부 실시예에서, 중재(arbitration), 클록 스트레칭(clock stretching), 등과 같은 선택적인 I2C 특징은 IC 설계자의 책임이고, SCPS 동작과 충돌하지 않는 방식으로 구현되어야 한다.
일부 실시예에서, I2C 인터프리터는 SDA 라인과 SCK 라인의 충분한 제어가능성과 관찰가능성을 SCPS 모듈에 제공하는 방식으로 구현된다.
일부 실시예에서, I2C 인터프리터와 연관된 레지스터(I2C 시퀀스를 통해 액세스가능한 레지스터)는, SCPS 레지스터 내에서 고려될 때, SCPS 모듈에 직접 액세스가능하여야 한다.
일부 실시예에서, 유저 한정된 레지스터와 파라미터는 적절히 포맷된다.
일부 실시예에서, SCPS 동작에 IC 응답은 설계자의 단독 책임이다.
일부 실시예에서, SCPS 모듈을 통해 적용되는 예상치 못한 구성으로 인해 일어날 수 있는 임의의 라우팅 충돌은 시스템 설계자의 단독 책임이다.
일부 실시예에서, 토큰 전략을 위해 SCPS 모듈을 사용할 때, 수반된 모듈은 사용 전에 자원의 이용가능성을 검증하고, 임의의 관련된 세이프가드를 구현하는 것은 설계자의 책임인 것으로 가정된다.
일부 실시예에서, 시스템 및/또는 유저 안전과 관련된 세이프가드는 시스템 설계자의 책임이다.
일부 실시예에서, 모듈간 액션 조정은 수반된 기기의 설계자들 간에 응답의 동작 시간 정의를 이해하거나 또는 미리-수립하는 것으로 가정한다.
일부 실시예에서, 모듈간 동작 동안 고려될 필요가 있을 수 있는 전기적 및 타이밍 고려사항은 시스템 설계자의 책임이다.
일부 실시예에서, SCPS 모듈, 동작 및 프레임워크는 모듈간 및 모듈내 데이터 동작, 측정 및 테스트를 제공하도록 의도되지만; 수반된 기기의 특정 액션은 전기적 및 타이밍 고려사항을 포함하여 설계자의 책임이다. 그리하여 SCPS 모듈을 구비하는 동안 일어날 수 있는 임의의 손상 또는 부상은 설계자의 책임이다.

Claims (14)

  1. 셋업, 캡처, 처리 및 스캔(Setup, Capture, Process and Scan: SCPS) 모듈로 지정된 모듈은,
    - 인터프리터 서브-모듈; 및
    - 레지스터 뱅크 모듈을 포함하고, 상기 레지스터 뱅크 모듈은,
    - 명령 레지스터;
    - 상태 레지스터;
    - 스테이터스 레지스터;
    - 그룹 어드레스 레지스터;
    - 멤버 어드레스 레지스터;
    - 기록 레지스터 포인터 레지스터;
    - 판독 레지스터 포인터 레지스터;
    - 그룹 기록 포인터 레지스터; 및
    - 그룹 판독 포인터 레지스터를 포함하고;
    상기 인터프리터 서브-모듈은,
    - I2C 어드레스;
    - SCPS 글로벌 명령(global instruction)(SGI)이 후속하는 I2C 글로벌 어드레스 호출(call)을 포함하는 글로벌 SCPS 어드레스;
    - 8-비트 그룹 SCPS 어드레스와 그룹 명령이 후속하는 10-비트 I2C 어드레스를 포함하는 그룹 SCPS 어드레스; 또는
    - 멤버 어드레스 및 멤버-특정 명령이 후속하는 그룹 SCPS 어드레스를 포함하는 멤버-특정 SCPS 어드레스
    중 어느 것이 선행하는 명령을 수신할 때,
    SCPS 시퀀스로 보충된 I2C 시퀀스를 수신하고 이에 응답하도록 구성된 것을 특징으로 하는 모듈.
  2. 제1항에 있어서, 상기 레지스터 뱅크 모듈은 토큰 레지스터(들)를 포함하는 것을 특징으로 하는 모듈.
  3. 제1항 또는 제2항에 있어서, 상기 레지스터 뱅크 모듈은 적어도 하나의 유저 한정된 레지스터를 포함하는 것을 특징으로 하는 모듈.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 요소 뱅크 애드온(element bank add-on) SCPS 핸들러(handler) 서브-모듈을 포함하는 것을 특징으로 하는 모듈.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 SCPS 글로벌 명령(SGI)은,
    - 상태 명령;
    - 로크 명령; 또는
    - 요청 명령을 포함하는 것을 특징으로 하는 모듈.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 그룹 명령 또는 멤버-특정 명령은,
    - 셋업 명령 세트;
    - 캡처 명령 세트;
    - 처리 명령 세트; 및
    - 스캔 명령 세트를 포함하는 것을 특징으로 하는 모듈.
  7. SPCS 모듈을 동작시키는 방법으로서,
    - 마지막으로 유효하게 입력된 명령을 명령 레지스터에 저장하는 단계;
    - 상기 명령의 현재 액션 상태를 상태 레지스터에 저장하는 단계;
    - 상기 SCPS 모듈의 내부 스테이터스를 스테이터스 레지스터에 저장하는 단계;
    - 현재 모듈의 그룹 어드레스를 그룹 어드레스 레지스터에 저장하는 단계;
    - 상기 현재 모듈의 그룹 내 모듈의 특정 어드레스를 멤버 어드레스 레지스터에 저장하는 단계;
    - 기록될 타깃 레지스터 어드레스를 기록 레지스터 포인터 레지스터에 저장하는 단계;
    - 판독될 타깃 레지스터 어드레스를 판독 레지스터 포인터 레지스터에 저장하는 단계;
    - 기록될 멤버 어드레스를 그룹 기록 포인터 레지스터에 저장하는 단계; 및
    - 판독될 멤버 어드레스를 그룹 판독 포인터 레지스터에 저장하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    - 특정 모듈에 할당된 연관된 자원의 토큰 공간을 토큰 레지스터(들)에 저장하는 단계를 포함하고,
    상기 토큰 레지스터의 각 비트(들)는 특정 공유된 자원에 대한 특정 토큰을 나타내는 것을 특징으로 하는 방법.
  9. 제7항 또는 제8항에 있어서,
    - 요소 뱅크 애드온 SCPS 핸들러 서브-모듈이 어드레스지정된 디바이스의 라우팅가능성과 기능을 스위칭하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    - 상기 상태 레지스터를 변경하고, 만약 존재한다면 글로벌 플래그를 제외하고, 만약 존재한다면, 상기 포인터 레지스터, 내부 플래그, 및 토큰 레지스터를 소거하는 것에 의해, 상태 명령을 실행하는 단계;
    - 상기 SCPS 모듈에 대한 로크 레벨을 설정하는 것에 의해 로크 명령을 실행하는 단계; 및
    - 이용가능성을 검증하는 것을 통해 공유된 자원의 사용을 조정하는 것에 의해 요청 명령을 실행하는 단계를 포함하는 것을 특징으로 하는 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    - 포인터, 플래그, 또는 레지스터를 소거하고, 레지스터를 기록하거나 또는 업데이트하고, 토큰 레지스터 자원을 로크하거나 해제하는 것에 의해 셋업 명령을 실행하는 단계;
    - 다수의 단계로 순차적인 셋업을 개시하고, 특정 미리-배열된 셋업에 직접 액세스하고, 셋업 파라미터를 송신하고, 캡처를 시작하거나 또는 캡처를 종료하는 것에 의해 캡처 명령을 실행하는 단계;
    - 그룹 레벨 또는 멤버-특정 레벨에서, 미리-수립된 종속적인 상태의 사용을 통해 또는 지정자의 사용을 통해, 직접 모듈간 종속성을 갖지 않는 모듈간 액션을 동기화하는 것에 의해 처리 명령을 실행하는 단계; 및
    - 어드레스지정된 모듈의 레지스터를 판독하거나 상기 레지스터로부터 전송하는 것에 의해 스캔 명령을 실행하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제1항 내지 제6항 중 어느 한 항에 따른 모듈로서, 상기 모듈은 제7항 내지 제11항 중 어느 한 항에 설명된 방법을 구현하도록 구성된 것을 특징으로 하는 모듈.
  13. 제1항 내지 제6항 중 어느 한 항에 설명된 SCPS 모듈을 포함하는 디바이스.
  14. 제13항에 설명된 디바이스의 적어도 하나에 연결을 포함하는 혼합된-신호 버스로서, 공유된 자원으로서 고려되고, 그리하여 선택적이고, 특정 구현에 종속하는 것을 특징으로 하는 버스.
KR1020167027699A 2014-03-24 2015-03-24 다수의 혼합된-신호 자원을 관리하는 제어 모듈 KR101842540B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PT107537 2014-03-24
PT10753714 2014-03-24
PCT/IB2015/052141 WO2015145347A1 (en) 2014-03-24 2015-03-24 Control module for multiple mixed-signal resources management

Publications (2)

Publication Number Publication Date
KR20160124227A true KR20160124227A (ko) 2016-10-26
KR101842540B1 KR101842540B1 (ko) 2018-03-27

Family

ID=53189853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027699A KR101842540B1 (ko) 2014-03-24 2015-03-24 다수의 혼합된-신호 자원을 관리하는 제어 모듈

Country Status (7)

Country Link
US (1) US9921835B2 (ko)
EP (1) EP3123348B1 (ko)
JP (1) JP6321221B2 (ko)
KR (1) KR101842540B1 (ko)
CN (1) CN106471483B (ko)
ES (1) ES2694168T3 (ko)
WO (1) WO2015145347A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016845A (ko) * 2017-06-08 2020-02-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop
JP6976729B2 (ja) 2017-06-08 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6976728B2 (ja) * 2017-06-08 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US10417161B2 (en) 2018-01-26 2019-09-17 Qualcomm Incorporated Efficient technique for communicating between devices over a multi-drop bus
US11022511B2 (en) 2018-04-18 2021-06-01 Aron Kain Sensor commonality platform using multi-discipline adaptable sensors for customizable applications
CN108776590A (zh) * 2018-05-31 2018-11-09 湖南品腾电子科技有限公司 一种精简烧录方法及装置
JP7284751B2 (ja) * 2018-06-18 2023-05-31 ソニーセミコンダクタソリューションズ株式会社 通信システム、マスタデバイス、スレーブデバイスおよび通信方法
KR101986154B1 (ko) 2018-11-27 2019-06-05 주식회사 팜팜랩스 다수의 모듈을 구비하는 임베디드 시스템 및 모듈 관리 방법
CN111078604B (zh) * 2019-11-15 2022-06-03 苏州浪潮智能科技有限公司 一种i2c总线设备读写的方法及装置
CN113312217A (zh) * 2020-02-26 2021-08-27 瑞昱半导体股份有限公司 内部集成电路总线的从属装置的测试方法
CN111626010B (zh) * 2020-04-24 2022-08-23 广西华南通信股份有限公司 一种硬件兼容通用型i2c控制器ip核设计的方法及装置
CN111610435B (zh) * 2020-05-22 2022-06-10 Oppo广东移动通信有限公司 用于控制时钟门控单元的控制电路、芯片及控制方法
US20220046019A1 (en) * 2020-08-04 2022-02-10 Juniper Networks, Inc. Adding third party hardware to network devices
US20220180009A1 (en) * 2020-12-03 2022-06-09 Huawei Technologies Co., Ltd. Peripheral component interconnect express protection controller

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244781B1 (ko) * 1997-07-10 2000-02-15 윤종용 고장예측과 자기진단 가능한 스카시 디바이스 및 이 디바이스에 의한 고장예측과 자기진단 방법
US6081783A (en) * 1997-11-14 2000-06-27 Cirrus Logic, Inc. Dual processor digital audio decoder with shared memory data transfer and task partitioning for decompressing compressed audio data, and systems and methods using the same
JP3894252B2 (ja) * 1998-05-29 2007-03-14 ソニー株式会社 情報処理システムおよび方法、並びに提供媒体
US20020056063A1 (en) 2000-05-31 2002-05-09 Nerl John A. Power saving feature during memory self-test
CN100353718C (zh) 2003-09-16 2007-12-05 华为技术有限公司 一种扩展i2c总线的系统及方法
CN1292360C (zh) * 2004-01-18 2006-12-27 中兴通讯股份有限公司 一种实现自动读写内部集成电路设备的装置和方法
JP2008009804A (ja) * 2006-06-30 2008-01-17 Sony Corp 情報処理装置および情報処理方法、情報処理システム、プログラム、並びに、記録媒体
CN100568211C (zh) * 2007-09-11 2009-12-09 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
CN101159972B (zh) * 2007-09-12 2011-04-20 华为技术有限公司 业务处理方法和处理系统以及业务控制点
US8093929B2 (en) * 2010-03-02 2012-01-10 Freescale Semiconductor, Inc. Programmable digital clock signal frequency divider module and modular divider circuit
US8319441B2 (en) * 2010-06-17 2012-11-27 Trend Lighting Corp. Road lamp dimming control device
US20120066423A1 (en) 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
US8521942B2 (en) * 2011-03-21 2013-08-27 Microsoft Corporation HID over simple peripheral buses
TWI569205B (zh) * 2012-08-31 2017-02-01 威盛電子股份有限公司 一種微處理器及其操作方法
CN102866967B (zh) 2012-09-03 2015-08-26 杭州华三通信技术有限公司 I2c设备管理方法及复杂可编程逻辑器件cpld
CN103501026A (zh) * 2013-09-17 2014-01-08 武汉大学 一种基于Labview的锂电池管理系统
CN103593316B (zh) * 2013-11-25 2016-04-06 深圳市共进电子股份有限公司 一种减少mcu中断占用i2c总线时间的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200016845A (ko) * 2017-06-08 2020-02-17 소니 세미컨덕터 솔루션즈 가부시키가이샤 통신 장치, 통신 방법, 프로그램, 및, 통신 시스템

Also Published As

Publication number Publication date
US9921835B2 (en) 2018-03-20
ES2694168T3 (es) 2018-12-18
CN106471483B (zh) 2019-12-13
JP2017518585A (ja) 2017-07-06
CN106471483A (zh) 2017-03-01
JP6321221B2 (ja) 2018-05-09
EP3123348A1 (en) 2017-02-01
WO2015145347A1 (en) 2015-10-01
KR101842540B1 (ko) 2018-03-27
EP3123348B1 (en) 2018-08-22
US20170115987A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
KR101842540B1 (ko) 다수의 혼합된-신호 자원을 관리하는 제어 모듈
US10185563B2 (en) Control module for multiple mixed-signal resources management
US8938559B2 (en) Isochronous data transfer between memory-mapped domains of a memory-mapped fabric
US8370537B2 (en) Trigger router and test system including the trigger router
US20170300452A1 (en) Integrated data concentrator for multi-sensor mems systems
US7930535B1 (en) Method and apparatus for loading configuration data
US5903912A (en) Microcontroller configured to convey data corresponding to internal memory accesses externally
US8909844B2 (en) Inter-integrated circuit (I2C) multiplexer switching as a function of clock frequency
US11442878B2 (en) Memory sequencer system and a method of memory sequencing using thereof
CN104050111A (zh) 通过具有不同时序要求的相应命令访问不同类型的存储器
EP2787433B1 (en) Executing a boot sequence including movement of data through a buffer memory
US20060095670A1 (en) System, method and storage medium for providing an inter-integrated circuit (I2C) slave with read/write access to random access memory
US5860161A (en) Microcontroller configured to indicate internal memory accesses externally
WO2006067661A2 (en) A testable multiprocessor system and a method for testing a processor system
US20090119420A1 (en) Apparatus and method for scaleable expanders in systems management
US20030237036A1 (en) Semiconductor integrated circuit with built-in self-test function and system including the same
WO2009122700A1 (ja) 試験装置および試験方法
CN109358903A (zh) 数据访问设备和访问错误通知方法
US9442788B2 (en) Bus protocol checker, system on chip including the same, bus protocol checking method
KR100532104B1 (ko) 프로세서에 내장된 메모리를 관리하는 방법 및 장치와 그 장치를 탑재한 시스템 온 칩
JP5811544B2 (ja) 集積装置、情報処理システム、および、処理方法
Cimino Rack-and-stack instruments: often a better choice than VXI or PXI systems
JP2000207380A (ja) マイクロコンピュ―タ
JP2007234046A (ja) 中央演算処理装置のテスト回路装置
JP2009098884A (ja) 半導体モニタ装置、半導体モニタ装置の通信条件設定方法、及びシミュレーションシステム

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
GRNT Written decision to grant