JP6321221B2 - 複数のミックスドシグナルのリソース管理のための制御モジュール - Google Patents

複数のミックスドシグナルのリソース管理のための制御モジュール Download PDF

Info

Publication number
JP6321221B2
JP6321221B2 JP2016572280A JP2016572280A JP6321221B2 JP 6321221 B2 JP6321221 B2 JP 6321221B2 JP 2016572280 A JP2016572280 A JP 2016572280A JP 2016572280 A JP2016572280 A JP 2016572280A JP 6321221 B2 JP6321221 B2 JP 6321221B2
Authority
JP
Japan
Prior art keywords
register
module
scps
instruction
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016572280A
Other languages
English (en)
Other versions
JP2017518585A (ja
Inventor
アルベート ペイショート マシャド ダ シルバ ジョセ
アルベート ペイショート マシャド ダ シルバ ジョセ
フェルナンド パイヴァ ヴェルホテ コレイア ミゲル
フェルナンド パイヴァ ヴェルホテ コレイア ミゲル
ジョセ サラザール エスコバル アントニオ
ジョセ サラザール エスコバル アントニオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inesc Tec Instituto de Engenharia de Sistemas e Computadores Tecnologia e Ciencia
Original Assignee
Inesc Tec Instituto de Engenharia de Sistemas e Computadores Tecnologia e Ciencia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inesc Tec Instituto de Engenharia de Sistemas e Computadores Tecnologia e Ciencia filed Critical Inesc Tec Instituto de Engenharia de Sistemas e Computadores Tecnologia e Ciencia
Publication of JP2017518585A publication Critical patent/JP2017518585A/ja
Application granted granted Critical
Publication of JP6321221B2 publication Critical patent/JP6321221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3005Arrangements for executing specific machine instructions to perform operations for flow control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098Register arrangements
    • G06F9/30101Special purpose registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016Inter-integrated circuit (I2C)
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409Online test

Description

本発明は、PLD(Programmable Logic Device)、FPGA(Field−Programmable Gate Array)、集積回路又は同類の基板として実装することが可能な、モジュール及びその操作方法に関する。
回路部品及びセンサは、研究所の制御される設定又は野外利用のシナリオにおいて、経時変化、使用状況、環境及び物理的な問題、多様な不測の要因に対して弱く、データの信頼性に対する懸念が高められる。これは、特に、安全性が重要視される用途、すなわち、医療及び自動車の電子システムにおいて、問題となる。
このようなデータの信頼性の問題は、数々の特別な計画又は主にデジタルシナリオ向け規格の組み合わせによって、対処されてきた。しかしながら、マルチセンサシナリオは、このようなアプローチからの恩恵をほとんど受けない。
特許文献1は、I2C(Inter−intergrated circuit)機器の管理方法について開示している。この文献によれば、1つのホストマシン機器上の複数のI2C機器が効率的に管理され得る。しかしながら、この解決手段は、I2Cバスのアドレスが限られるという問題を解決することを目的とし、特に、同一のI2Cアドレス(又は限られたサブセット)を共有しているが、多くの同一型のデバイスへの個別のアクセスを必要とするシナリオ内における問題を解決することを目的としている。従って、前述の解決手段は、アクセス性管理の問題に限定され、モジュール内及びモジュール間の同期を取ることができず、及び/又は、関連する拡張I2C命令セットを有する。
特許文献2には、シングルI2Cバスの複数のデバイスへの拡張を容易にする解決手段について記載されている。この解決手段は、共通の拡張モジュールを介してデバイスのアクセス可能性が集中するといった、幾つかの問題を提供する。このようなアプローチは、共通のアドレスを持ったデバイスに、マルチキャスティング機能及びブロードキャスティング機能を可能にするが、この方法論的なアプローチでは、記載の拡張モジュールによって障害(ボトルネック)が生じる。このような制限があると、分散型スケーラビリティ、及び物理的にデバイスを特定の拡張モジュールにグループ化することができない。さらに、提示の解決手段は、柔軟な通信アクセス性のみを目的とし、モジュール内及びモジュール間の同期が考慮されていない。
一般的に、先行技術の解決手法では、非集中化のアプローチを介した、柔軟で設定可能な及び拡張可能な粒度(granularity)のアドレス指定能力を実現できない。さらに、ここに記載されるメカニズム及び命令の関連するセットは、モジュール内及びモジュール間の同期及び/又は管理を、ミックスドシグナル回路と、センサと、デバイスの種類及び拡張との全てに取り入れるが、I2Cが懸念される。
中国特許出願公開第102866967号 米国特許出願公開第2012066423号
本解決手段は、モジュール内及びモジュール間のシナリオ、及び、他の独立又は相互依存リソースのシナリオを対象とし、多くのシステムシナリオに適用可能な方法論の一部としてのリソースを管理するためのものである。システムシナリオは、限定ではないが、キャリブレーションのためのセンサ/部品の長期間モニタリング、テスト、測定及び/又はデータ解析のためのグループを同期化する手順である。
I2C互換性の機器への拡張について説明する。統合モジュール(以後、セットアップ、キャプチャ、プロセス及びスキャン(SCPS)モジュールと称する)について説明する。SCPSモジュール自体は、4つのセクションに再分割される。
・I2Cインタプリタであり、UM10204「I2Cバス仕様及びユーザマニュアル」の10ビットスレーブアドレス機能による標準モードに従う。
・SCPSインタプリタであり、これは、I2C機能性を拡張するための命令の上位セットである。SCPSインタプリタは、グループに、アドレス指定機能、及び、ターゲットモジュールグループの参照範囲内の埋め込み命令を導入する。
・スイッチング/制御セクションであり、これは、アナログバスのような、任意の関連する制御態様のルーティング管理のためのものである。
・レジスタバンクであり、これは、応答シーケンス、フラグ宣言、及び、他の観測態様及び制御態様のためのものである。
提案する機構は、4種類の操作を中心に構成される。この操作は、I2Cバスを介してアクセスされるレジスタ及び命令の組み合わせを通じて、管理される。
上記の操作の概要は、次の通りである。
・セットアップ:ターゲットデバイスのセッティング/レジスタのために、内部モジュラーイベントを独立してセットアップするためのものである。これは、デバイス構成のために考慮される。操作の例として、信号/パターンのプリロード、サンプリングの設定、構成要素のグループ化、BISTの処理手順、及び、ユーザ定義のパラメータ入力が挙げられる。
・キャプチャ:例えば、信号/パターンのローディング/生成、データ収集及びBISTのアクティブ化のような、モジュラー間のイベントに付属するシナリオを管理するためのものである。
・プロセス:データの処理及び意思決定アルゴリズムのアクティブ化といったような、内部モジュラーイベントに付属するシナリオのためのものである。この操作の一例としてターゲットレジスタの更新を通じて示される収集データを比較することが挙げられ、これは、センサ履歴、グローバル基準の維持又は特定の参照比較を追及するために、利用可能である。一般的な信号処理ルーチンのようなローカライズされたアルゴリズム及びヒューリスティック、最小二乗法(LMS:Least Mean square)、カルマン・フィルタ、マルコフ連鎖等を、これらの操作を通じて、作動させることができる。
・スキャン:モジュラー間のイベントの独立したタスクを扱うために、データ及び命令を配信するためのものである。セットアップ及びデータ収集モードのための外部要素とのインターフェースの可能性は、この段階で、考慮される。
本解決手段は、完全な下位互換性を維持しつつ、拡張機能を有するI2Cバスインタラプタへの増強を表す。それは、電気機器設計者の目的に適合可能な柔軟性を有するフレームワークを構成する。
それは、共通のI2Cバス内のマスタが、そのI2Cバスに接続される全てのスレーブモジュール、スレーブモジュールのグループ又は任意の個々のスレーブモジュールを、所定の命令セットによって制御することと同様に、読み出す又は書き込むことを可能にする。従って、それは、I2Cへ粒度のアクセス性を加える。
それは、共通のI2Cバス内のマスタが、I2Cバスに接続された複数のスレーブモジュールに、同時にアクセスすることを可能にする。
さらに、SCPSハンドラアドオンによって、効果1及び効果2と同様の効果を、システムのアナログ及び/又はデジタル要素に拡張することが可能になり、これは、SCPSモジュールを介した管理ソースの処理の制御性及び可用性の追加によっても、同様に可能になる。
それは、関与シーケンスの長さを削減することで、マスタと幾つかのスレーブとの間における、所定のシナリオ内の通信速度を向上させる。特に、ターゲットのリード/ライトレジスタが関与モジュール間で同一アドレスを有する場合、操作を、複数デバイスの特定シーケンスの代わりに、1つのグループシーケンス(場合によってSWA又はSRA)に減らす。
それは、(レジスタを提供する)1つのスレーブから(レジスタを受信する)別のスレーブへ、レジスタを転送する制御機能をマスタに追加することで、スレーブからスレーブへのデータ転送の速度を向上させ、さらに簡易化する。
さらに、それは、グローバル及びグループの特定の観点から、モジュール間の動作の同期化を容易にし、これは、フラグ、レジスタ、及び、共通の命令セットフォーマット及びリソースを通じて、モジュール間の調整を容易にする任意の制御要素を提供することで成される。
それは、リソースリクエストのためのグローバル命令セットの使用によって、トークン方式の実装を容易にし、これにより、リソースの可用性の検証のための機構がインスタンス化される。
それは、ロック機構操作を提供する。つまり、命令サブセットによって、モジュールの応答を制限するように、SCPSモジュールの機能を低減することが可能になる。これは、誤機能又は故障が検出された場合に、グループ内のメンバーを隔離するための機構として役立つ。
さらに、それは、I2C確立のゼネラルコール命令セットを、リセット又はグローバルに影響する動作(例えば、初期化又は再キャリブレーションイベント中に要求される、モジュールの隔離、バイパス等)を可能にするように、拡張する。
それは、命令サブセット(つまり、キャプチャ命令)によって、モジュール間のシーケンシャル操作及び瞬間的な操作を容易にし、これにより、適切に利用すれば、グループ操作を可能にするよう個々のモジュール動作を同期化することができる。さらに、グループ操作により、ユーザ定義のパラメータ及び特定の命令フローを通じた、シーケンシャルな更新が同時に可能になる。従って、通信シーケンスが低減し、同期化の再利用によって、リソースを低減し得る。
それは、所定のシナリオにおいて、モジュール間の動作の同期化及び管理を通じてリソースの再利用を可能にすることで、複数のモジュール内で同一の動作を実行するために要求される、リソースを低減する。
さらに、それは、共有グループアドレス、10ビット又は8ビット、及び、メンバーアドレスの使用によって、個々の7ビットI2Cアドレスの必要性を低減させる。これにより、個々のアドレス指定スキームに柔軟性を提供し、さらに、利用可能な7ビットアドレスドメインへの依存性を減らす。
本解決手段は、通信バスとしてのI2Cの使用によって、多数の商業用センサとの互換性を可能にしつつ、柔軟な実装を提供する。このようなアプローチによって、機能性を拡張することで、テスト/キャリブレーション手順内に、(I2C互換性の)市販のセンサを含むことが可能になる。結果として、ミックストシグナルテスト及び測定の基盤が提供される。さらに、本解決手段は、連続的な長期間のセンサベースのモニタリング手段の特殊性を扱う。
以下の図面は、本開示を説明するための好適な実施形態を提供するものであり、本発明の範囲を限定するものとして理解すべきではない。
リソース管理スキームの一部としてのSCPSモジュールの実施形態の概略図を示す。 SCPS書き込み動作(SWA)及びSCPS読み出し動作(SRA)型のシーケンスの概略図であり、ここでは、SCPS互換性がある機器間において同期化された相互依存動作及び独立動作と同様に、グループ方式で書き込み及び読み出しが可能になる。 一般的なSCPSモジュール実装の概略図を示す。 複数のデバイスの読み出しの際の一般的なデータ及び操作フローを示す。 複数のデバイスの書き込みの際の一般的なデータ及び操作フローを示す。 複数のデバイスの転送の際の一般的なデータ及び操作フローを示す。
ここでは、任意の実施形態をより詳細に説明するが、これにより、本出願の範囲は限定されることはない。
SCPSモジュール
一実施形態におけるSCPSモジュールは、現在のI2C互換性の設計では、2つのアドオンセクションで構成される:I2Cインタプリタアドオン(SCPSインタプリタ)と、レジスタバンクアドオン(SCPSレジスタ)とである。必要に応じて、3つ目のセクションが、SCPCモジュールにさらに備えられる:要素バンクアドオン(SCPSハンドラ)である。
I2Cインタプリタ(SCPSインタプリタ)アドオンは、SCPSモジュールのフラグ、レジスタ及び構成要素の更新に対応する応答機構、及び、SCPSに関連するI2C信号への応答(例えば、SCPS命令への適切なアクノリッジ)と同様に、コマンドシーケンス認識に関連するSCPS用のシーケンス識別子の機構に、重点を置く。以後、I2Cシーケンスの書き込み及び読み出しの両方は、このようなI2CシーケンスがSCPSシーケンスに関連付けられるとき、それぞれ、SCPSライトアクション(SWA)及びSCPSリードアクション(SRA)と称するものとする。
インタプリタは、3種類のアドレス指定フォーマットを認識する:グローバル(I2C仕様書UM10204では、ゼネラルコールと称される)と、グループ(選択可能な2種類を介して到達可能)と、特定メンバー(I2C7ビットアドレスフォーマットに関連する、又は、SCPS命令を介したグループメンバーの識別子の使用による)とである。従来のI2Cでは、7ビットアドレスによって、関連する7ビットアドレスを持つ機器のための互換性を十分に残すようにしているが、これにより、SCPSインタプリタは、このような付随の任意のシーケンスを無視するようになり、従って、直接的なI2C手段によってアクセスされ得る機器を許可するようになる(従って、この文献中で、このようなアドレス指定のタイプをさらに追及することはない。)。
グローバルアドレス指定では、SCPSインタプリタは、ゼネラルコール(I2C仕様書では、全てゼロすなわち8h00と定義される。)及びアクノリッジ後に、それに応じて、フォーマット化されたSCPSグローバル命令(SGI)を待ち受ける。対応するSGI及びそれらの動作の概要は、下記の命令セットのセクション内で説明し、シーケンスフローの説明は、ワークフローのセクションで説明する。
グループアドレス指定に関しては、柔軟性のための2つのグループアドレス指定フォーマットが可能である:10ビットアドレス指定フォーマット又は代替のプロトコルフォーマットである。10ビットアドレス指定フォーマットでは、グループに適合するSCPS準拠モジュールは、10ビットグループアドレス(10GA)と呼ばれる共用10ビットI2Cアドレスを有すると考えられる。
代替のプロトコルフォーマットの場合、予約7ビットI2Cアドレス7b0000010(別のプロコトル及びフォーマットを使用するために予約)が、SCPSプロトコルで利用されるシーケンスのスタータとして使用される。その後、書き込みシーケンスの場合では、8ビットグループアドレス(8GA)が、第2バイトとして要求される。読み出しシーケンスの場合では、前述の書き込みアクセスへの特定の8GAが、10ビットI2Cリードと同様のフローの後に、要求される。グループアドレス指定フォーマットの両方とも、同一のSWA及びSRA型のシーケンスにアクセスする。SCPSシーケンスは、書き込み/読み出しシーケンスフォーマットに互換性があるI2Cに従う。そのため、I2C準拠デバイスとの互換性を十分に残し、予期されるフォーマットに関する顕著な変化が、(I2C UM10204による順守に従って保証される)I2C準拠デバイスに影響を及ぼすことがない。言及されるシーケンスは、一般的に、図2に示すように、説明され得る。
レジスタバンクアドオン(SCPSレジスタ)は、現在のI2C互換性の設計に対して、第2アドオンセクションとなる。SWA/SRAシーケンスは、対応する検索及び更新(一部はシーケンシャルに更新され、「ポインタ」と称される。)のために、関連するレジスタ(以後、「SCPSレジスタ」と称する)にアクセスする。ポインタは、予約番号00hを有する。SCPSレジスタのデフォルトサイズは、8ビットである(将来の互換性では、必要に応じた複数サイズのバイトが予測される。)。ユーザ定義のパラメータセット又はUDPは、それ自身は登録されていないが、SCPSレジスタに関連付けられている。UDPは、デフォルトスターティングポインタ位置及びレジスタ値(例えば、リセット後又は特定の機器のための事前確立スターティングポインタのアドレス後、デフォルトとして戻るレジスタの値)のような、機器固有の全てのパラメータを示す。
必須のレジスタは次の通りである。
・命令レジスタ又はINSTRであり、最後の有効なSWAの入力命令を格納するためにSWAシーケンスによって更新され、有効なSCPS命令を受信していないという指示又はリセットの動作が要求されると、デフォストとして8h00値にリセットされるように構成される。
・ステートレジスタ又はSTATEであり、機器の内部設定を可能にする機器制御レジスタとして機能するという一般的な目的と共に、特定の動作のために選択される機器の「状態」を定義する特定命令によって利用される。このステートレジスタは、命令の現在の動作状態を格納するように構成され、この状態は、任意のユーザ定義のステートライブラリ(UDPを含む)から検索されるか、又は、特定の命令のデータバイトを介して検索される。
・ステータスレジスタ又はSTATUであり、これは、デフォルトリード出力レジスタである。つまり、ターゲットレジスタの指定なくグループによってSRAシーケンスが受信されたとき(特定命令が許可されるか、又は、2バイトSWAシーケンスのみが送信される場合)、このステータスレジスタは、定義された内部フラグの集合体によって構成されるデフォルトによるものとなる。内部フラグは、SCPSモジュールの内部状態を示す。
・グループアドレス又はGADDRであり、モジュールのグループアドレス情報を含むレジスタのような、前述の10GA又は8GAフォーマットにすることができ、動的(すなわち、プログラマブル)であり得る。ここで、アドレス8h00は、ヌル(NULL)アドレスとして予約され、いかなるグループにも割り当てることができない。
・メンバーアドレスレジスタ又はMADDRであり、これは、モジュールのメンバーアドレスの情報すなわちグループ内のモジュールの相対位置の情報を含む。このレジスタは、動的であり得る。ここで、アドレス8h00は、ヌルアドレスとして予約され、いかなるモジュールにも割り当てることができない。
・ライトレジスタポインタ(又はWRP)レジスタであり、これは、書き込みのターゲットレジスタのアドレスを格納するように構成される。このレジスタは、特定命令及び命令指定子、又は、特定命令用に拡張する書き込みシーケンス(つまり、I2C書き込みシーケンスの第1データライトバイトの後に、ACK及び追加のSCKパルスが送信されるようなとき)を通じて、更新される可能性がある。
ここで、値8h00は、ヌルアドレスとして予約され、この命令シーケンス中のポインタに動作を発生させないことを意味する。
ここで、特定命令中のポインタの初期値は、それがデフォルトとはならない場合は、UDPによって設定される。
ここで、ポインタのインクリメント及びディクリメントに関する全ての事項は、SCPSレジスタ部との相互作用を介して、ユーザによって扱われる。
・リードレジスタポインタ(又はRRP)レジスタであり、これは、読み出しのターゲットレジスタのアドレスを格納する。このレジスタは、特定コマンドの使用又は拡張する読み出しシーケンス(つまり、I2C読み出しシーケンスの第1データリードバイトの後に、アクノリッジ及び追加のSCKパルスが送信されるようなとき)を通じて、更新される可能性がある。
ここで、値8h00は、ヌルアドレスとして予約され、この命令シーケンス中のポインタに動作を発生させないことを意味する。
ここで、特定命令中のポインタの初期値は、それがデフォルトとはならない場合は、UDPによって設定される。
ここで、ポインタのインクリメント及びディクリメントに関する全ての事項は、SCPSレジスタ部との相互作用を介して、ユーザによって扱われる。
・グループライトポインタ(又はGWP)であり、これは、書き込まれるメンバーアドレスを格納する。
ここで、GWPとMADDRのマッチは、WRPアドレスにデータバイトが格納されているモジュールを示す。
ここで、GWPの更新は、命令固有であり、その初期値は、命令及びUDPに依存する。
ここで、特定命令は、I2Cレジスタポインタの自動インクリメントを反映するやり方(I2C基準内でユーザに委ねられる)で、ポインタを自動インクリメントすることができる。これは、複数の読み出し及び書き込み操作を簡素化するために、ほとんどのI2C準拠メカニズムで利用される。
ここで、値8h00は、ヌルアドレスとして予約され、この命令シーケンス中のポインタに動作を発生させないことを意味する。8h00GWPにおけるモジュールの応答は、シナリオのノーマッチに相当する。
ここで、特定命令中のポインタの初期値は、それがデフォルトとはならない場合は、UDPによって設定される。
ここで、ポインタのインクリメント及びディクリメントに関する全ての事項は、SCPSレジスタ部との相互作用を介して、ユーザによって扱われる。
・グループリードポインタ(又はGRP)であり、これは、読み出すメンバーアドレスを格納する。
ここで、GRPとMADDRのマッチは、モジュールのRRPレジスタデータバイトが、到来するI2C読み出しシーケンスの出力として機能することを示す。
ここで、特定命令は、I2Cレジスタポインタの自動インクリメントを反映するやり方(I2C基準内でユーザに委ねられる)で、ポインタを自動インクリメントすることができる。これは、複数の読み出し及び書き込み操作を簡素化するために、ほとんどのI2C準拠メカニズムで利用される。
ここで、値8h00は、ヌルアドレスとして予約され、この命令シーケンス中のポインタに動作を発生させないことを意味する。
ここで、8h00GRPにおけるモジュールの挙動は、シナリオのノーマッチに相当する。
ここで、このようなレジスタは、拡張する読み出しシーケンス(つまり、I2C読み出しシーケンスの第1リードバイトの後に、アクノリッジ及び追加のSCKパルスが送信されるようなとき)によって、さらにインクリメントすることができる。しかしながら、I2C内のように、インクリメント又はディクリメントは、ユーザに委ねられる。
任意のレジスタは、次の通りである。
・トークンレジスタ又はTKRであり、これは、トークンスペースとして機能する。
ここで、各ビット又はビットセットは、特定モジュールに割り当てられている関連するリソースの情報を格納する特定のトークンを表す。
ここで、1つのみのリソースが共有されている場合(例えば、アナログバスの場合)、そのときは、RQSTフラグの使用によって簡素化を図ることができる。
・ユーザ定義レジスタ又はUDRであり、これは、機器/デバイス自体に関連するレジスタ及びその設計者によって定義されるレジスタの全てを指す。
ここで、このようなレジスタは、ユーザによって定義されているI2Cアクセス可能なレジスタ機器の全てを含む。
ここで、ユーザによってSCPSモジュールを介したアクセスが図られる場合、ユーザが定義するその位置に、アドレス指定可能な検索及び更新を提供することによって、SCPSレジスタ内における割り当ては、予測される。
ここで、このようなUDRが定義によって基準とはならない場合、設計者には、必要な構成要素及びフローを確立する責任、及び、クロスモジュール動作を目的とする場合に動くようにする責任がある。
要素バンクアドオン(SCPSハンドラ)は、スイッチを介した制御性及び可観測性を管理するために及び他の要素の機能性を管理するために、スイッチング/要素ライブラリとして機能するようSCPSモジュールへ統合することができる任意のアドオンである。このような要素は、デジタル又はアナログの何れかであり得、それらの構造は、設計者に委ねられる。SCPSハンドラは、ステートを介して主に制御されるものであり、機器のルータビリティ(routability)及び機能性を管理するために、構造の事前確立を可能にする。このようなアドオンの一例として、例えば、アナログバスへのアクセスを可能にするアナログスイッチのイネーブルピンに接続されるルーティングディクショナリが挙げられる。ディクショナリは、ステートを、ターゲット接続スキームに変換する。加えて、このようなライブラリは、アクティブビルトインセルフテスト(BIST:built−in self−test)機構を動作させてもよいし、又は、機器の他の機能的態様を動作させてもよい。SCPSモジュールのフラグ及び(機器により内部アクセス可能な)レジスタは、シンプルなシナリオでは同一目的で直接使用され得るため、このようなアドオンは任意である。
上記アドオンを、図3に示し、強調表示する。
ワークフローの説明
前述の実施に関連するワークフローには順応性がある。しかしながら、目的は、モジュール間の動作及びイベント管理の簡略化である。I2C UM10204によって提供されるような2つの操作方法のシンプルさと比較すると明らかに複雑であるが、SCPS命令セットは、SWA及びSRAと同様のアプローチに従い、従来のI2C書き込み及び読み出し操作の機能的能力を拡張する(書き込み及び読み出し操作の使用を通じた、ゼネラルコール、スタートバイト等の任意の特別の操作は無視する)。
機器間に共有インターフェース構造を用いると、関連するフラグ、レジスタ、ポインタ及び機能的な応答が、標準的な役割を果たすことが可能になり、複数のモジュールによって使用されるインターフェース機器が要求する内部機構の情報を最小化することが可能になる。これにより、リソースの全体的な必要性を(機器の再利用を通じて)低減させ、通信オーバーヘッドを(通信方式の簡素化によって)低減させる。図4から図6には、通信レベルでのSCPS準拠の利点をより分かり易くするために、I2Cと比較した、データ及び操作フローの一例が示されている。
提示の対処された粒度の手順は、図4に示されるような圧縮されたシーケンスにおいて、マルチスレーブリードを可能にする。これにより、従来のI2Cシーケンスと比較すると、通信オーバーヘッドが十分に低減される。
図5は、従来のI2Cライトシーケンスと比較した、SCPS命令シーケンスの一般的な表現を示す。注目に値することは、他の手段で提供されるブロードキャスティング方式によって、ブロックシーケンスのみを達成し得るアクセス性が可能になることである。これは、調整シーケンス及びマルチスレーブ調整リードを可能にする提示のアプローチとは異なる。
最後に、図6は、転送シーケンスの一般な表現を示す。シーケンシャルにデータを読み出す及び書き込む必要なく、スレーブメンバ間で読み出し/書き込み操作を調整することができるため、提示のアプローチの利点は明らかである。
より実用的な観点から、SCPSモジュールは、命令セットを介した従来のI2C操作の機能的な拡張を可能にするだけではなく、SCPSハンドラに関連付けられるときに、機器を同期するように、及び、機器の機能及び態様のルーティングを管理するように機能することが可能である。同様に、グループ動作の概念を導入することによる。
命令セット
関連する命令は、SWAによって導入されるものであり、4つのカテゴリに分割される:セットアップ、キャプチャ、プロセス及びスキャンである(このようなカテゴリは、SCPSフレームワーク方法論に起因して命名されるが、それらは、利用される方式において4つの区別される独立した命令の種類を示す。)。各命令は、関連するフラグ、レジスタ及びポインタの特定の更新に従い、この命令セクションにおいて説明される。SRAは、データの転送の簡易化を可能にするために、現在の有効な命令(SWA導入)による特定の応答を有する。命令及びデータフローの概略は、ワークフローセクションで説明する。
将来的な命令は、必須の命令用に予約されないSCPS命令フォーマットの利用を介して、導入することができる。任意の命令は、命令ドメインの空いているオプションを利用することができるが、SCPSレジスタ、フラグ及び他の構成による応答を、期待することはできない。これは、命令が、レジスタ内のI2Cデータを精査する機器によって、直接解釈され得るためである。従って、カスタムの命令セットは、SCPSレジスタ、フラグ及び構成への特定の更新によって、空いている命令ドメインスペースを使用して定式化され得る。このような命令セットは、自然にカスタムされ、モジュール間を調整するときの特殊性を考慮しなければならない。全てのケースにおいて、特定の命令への応答は、SGI、SWA又はSRAの何れかのために定義されることはなく、機器の設計者によって指定される。機器の設計者は、必須及び任意のフラグ、レジスタ及びポインタに基づき、SCPS準拠の機器にわたり標準化される挙動が、モジュール間の調整を通じてのみ同期化されることを理解して指定する。
命令を、(ゼネラルコールから)グローバル、グループ又は固有といった、アドレスの種類に基づき、説明する。I2C 7ビットアドレスの利用を通じた機器のアクセスへのこのシナリオ中で、特定のアドレス指定を言及したが、これは、グループメンバーが、それらに関連付けられるI2C 7ビットアドレスを持たないときに有用であり、隔離動作のためにグループの特定メンバーを選択することが可能になる。以後、このようなアドレス指定スタイルを、メンバー固有のアドレス指定又はMSAddrと称し、これは、許容命令のサブセクションを伴う。
グローバル命令セットは、全てのSCPS受信モジュールに同時に影響を与える動作(例えば、リセット又は初期化要求)のためのものであるが、特定命令への応答は、設計の特殊性に依存する。例えば、リセット命令の場合、全ての機器が、自身のレジスタをリセットするよう要求されることはなく、内部構成についても同様である(例えば、SCPSレジスタは特定のUDPに基づきリセットされる。)。SCPSハンドラが存在し、かつアナログスイッチが信号ルーティング構造において利用されるとき、ある可能なグローバル要求が、動作時間の透明性及びアナログバスからのモジュールの隔離を指す、バイパス及びアイソレートとなり得る。グローバル命令は、ゼネラルコール(第1バイトが全てゼロ、すなわち、8h00)後に導入され、「0」の最下位ビットを有することで、ソフトウェアのゼネラルコールスペースを使用する。機器により確立されたI2C UM10204との矛盾を避けるために、最上位ビットは「1」にセットされる。
グローバル命令セットは、次の命令を含む。
・ステート命令は、リセット、アイソレーション又はバイパス等のセットアップを実行する一般的な動作を可能にするよう、ステートレジスタを変更する。命令は、ポインタ及びINSTRを8h00にクリアし、ステートは、UDPに関連付けられた対応する命令によって更新され、デフォルトの8h00を有する。内部フラグはクリアされ、セットされたグローバルフラグを除く、全てのトークンフラグが解除される。全ての受信SCPSモジュールは、このような命令に対しACKする。続けてバイトを追加することができるが、SCPSモジュールによって無視される。
・ロック命令は、SCPSモジュールを、対応するロックレベルにセットする。(例えば、誤動作又は故障が検出された場合に)一以上のグループメンバーの動作を制限するメカニズムを提供するために、ロックによって、SCPSモジュールを、異なるレベルで、機能的に制限する。この場合、レベル0のロックは、ロックがなく、全ての命令及び動作が可能であることを意味する。
ロック命令は、ロック命令のための特定のものを除き、レジスタ又はフラグに影響を与えないことに留意されたく、そのように留意する必要がある。命令ドメイン中の残存のスペースを利用して、追加のレベルを導入することが可能である。
全ての受信SCPSモジュールは、このような命令に対しACKする。続けてバイトを追加することができるが、SCPSモジュールによって無視される。
・リクエスト命令は、可用性の検証を通じて共有リソースの使用を調整できるように、マルチマスタのための目的を有する。リクエスト命令のシーケンスは、前述の2つの種類の命令とは異なる。なぜなら、10ビットグループアドレス(最初の2つのMSBのためにYYを使用する10GAの場合)又は8GA(この場合、YYはドントケアとなる)の残りによって、第2バイトに続けてマスタがACKを受信しない場合に、トークンが割り当てられたメンバーだけが(前述のリクエストから割り当てられた)ACKを生成するためである。特定されたグループは、その後、RQSTフラグと、対応するTKRとをセットする。
・グループ命令セットは、モジュール間の動作のためのものであり、同様に、メンバー固有の動作(前述のMSAddr)のためのものである。命令は、SWAの第3バイトで導入される。
命令の種類を示す命令バイトが、不正形式の命令の場合、SCPSモジュールによって無視されるべきである。この場合、グループフラグは、2つのバイトSWAの場合のような設定を維持するし、一般的にSRAに先行して使用される。命令がメンバー固有の命令に対応する場合、第4バイトが、命令指定子に関連付けられ、メンバーアドレス及びデータバイトと仮定される。非指定子ベースの命令は、UDPに基づき、反復的な動作を合理化するために利用され、また長くて複雑な命令及び反復を避けるために利用される、事前確立された方式に関連付けられる。非指定子の命令のための命令バイト後に追加される任意のデータバイトは、SCPSモジュールによって無視される。追加の命令バイトは、コマンドドメインを十分に拡張するために、考慮され得る。グループ命令セットの種類による説明を続ける。
セットアップ命令のセット又はSISは、関連モジュールのレジスタへの書き込み又は更新を図る操作を示す。これは、一以上のレジスタのステートに依存して事前確立されるUDPの使用によって、又は、一以上のレジスタに直接書き込むことで、行うことができる。加えて、これにより、(トークンレジスタの特定のビットをクリアすることによって)、ロック状態又は共有リソースのリリース(RELEASE)が提供される。関連モジュールは命令に対しACKする。しかしながら、メンバー固有の命令の場合、ターゲットメンバーのみが、そのMADDR及び指定子に対しACKする。
セットアップ命令セットは、次の命令を含む。
・リセット命令は、ポインタ、フラック及びレジスタの内容を、それらのデフォルト値(UDPでなければ、デフォルトにより8h00)にクリアする。GRPフラックのみ、引き続きのSRAを許可するために、設定が維持される。
・ステート命令は、ステートレジスタ及びINSTRレジスタを更新する。更新されたフラグのみが、グループであるか又はメンバー固有をターゲットとする命令であるかを認識するグループフラグとなる。これらは、UDPによって、セットアップアクセスを事前確立するために機能するものである。
ライト:この命令は、指定子のようなレジスタアドレスの使用によって、レジスタに直接書き込むために使用される。これは、I2C関連レジスタに書き込みするのと同様の方式であり、グループ命令において、ライトが複数のモジュール内で発生し、複数のモジュールを同時に更新できるという点が異なる。レジスタアドレスの自動インクリメント又はディクリメント用の手順は、前述のように、(I2C UM10204に従いつつ)、設計者に委ねられる。
ロック:モジュールのロックレベル(ロックフラグ内に格納される情報)の変更を許可する。ロックレベルは、グローバルロック命令と同様の挙動に従う。
RQSTリリース:グループホルダートークンビット及びRQSTフラグをクリアすることで、特定の共有リソースの解除を許可する。これは、グローバルリセット又はステートの使用によって、達成可能である。
キャプチャ命令セット又はCISは、モジュール同士で互いに依存関係を有するモジュール間の動作を同期するよう図られる操作を示す。例えば、複数のモジュールからの計測値の同期化、又は、関係する複数のモジュールに要求される測定値の同期化である。これは、ステートに依存する事前確立されたUDPの使用によって、又は、指定子の使用を通じた「オンザフライ(on−the−fly)」のセットアップによって、行うことができる。
命令は、2つの種類に再分割される:スタンバイ(STBY)及びキャプチャ(CAPT)である。モジュール及び機器の応答に応じて、2つの命令は、同様の機能を果たすことができ、それらは、主に、フラグの設定及び概念的な目的が異なる。STBY命令は、待機時間を要求する動作のためのものであり、例えば、適切な測定を可能にするために、刺激用の期間に設定される。CAPT命令は、測定又はテストの開始を示すためのものである(STBY以降に可能)。加えて、END−CAPT命令は、キャプチャイベントの終了を知らせることが含まれ、これは、キャプチャイベントが瞬間的なものではなく、キャプチャイベントにプロセスの意図的な中断が要求される場合に有用である。関与モジュールは、命令バイトに対しACKする。しかしながら、メンバー固有の命令の場合、ターゲットメンバーのみが、そのMADDR及び指定子に対しACKする。END−CAPT又はRESET方式の命令後のみ、STBY及びCAPT関連のフラグは、クリアされる(セットアップ、プロセス及びスキャンの並行動作が可能になる)。
キャプチャ命令セットは、次の命令を含む。
・STBY:命令は、指定子を含んでもよいし、又は、指定子を含まなくてもよい。後者の場合には、デフォルトUDPが利用される。Nxt−STBY命令は、シーケンシャルSTBYセットアップへのアクセスを可能にするために(例えば、その構成のシーケンシャル測定を可能にするためセンサアレイのルーティングを変更するために、又は、周波数掃引のケースのような複数段階の測定を実行するために)、ステートレジスタを更新する。指定子を含むSTBY命令は、事前確立される長さを持たないことに起因して、正規命令のフォーマットとは異なっていてもよい。また、該当メンバーのみが、MADDR及び次のデータバイト後に、ACKしてもよい。つまり、全てのメンバーが2つのグループ内の入力データバイトを読み出し、第1バイトはMADDRを示し、第2バイトは指定子を示す。
CAPT:命令は、指定子を含んでもよいし、又は、指定子を含まなくてもよい。指定子を含まない場合は、STBY命令を通じて前もって確立されているセットアップに従う。セットアップが要求されない場合、前もったSTBYなしで、CAPT命令を使用することも可能である。前述のように、END−CAPTは、キャプチャ動作を終了することを可能にする。STBYと同様に、CAPT命令が、「オンザフライ」のセットアップ及びキャプチャを許可してもよく、キャプチャ動作の開始を示すために、CAPTフラグ上で別のものが、STBYフラグの代わりに、設定される。
プロセス命令セット又はPrISは、モジュール同士で互いに依存関係を持たないモジュール間の動作を同期するようために図られる操作を示す。例えば、複数のモジュールのための内部モジュールの操作の同期化、又は、(グループの全体的なフォールト状態を可能にするために)関与モジュールによるフォールト状態の処理である。これは、ステートに依存する事前確立されたUDPの使用によって、又は、指定子の使用によって、行うことができ、グループレベル及びメンバー固有の両方で可能である。例えば、プロセス命令は、フォールトフラグを適切に更新するために、成功したキャプチャに従うことができる。しかしながら、命令シーケンスの使用法では、制約が作られない。
プロセス命令は、次の命令を含む。
PSET:命令は、幾つかのバージョンがあり、指定子を含む場合及び指定子を含まない場合の両方と、グループ及びメンバー固有のレベルである。動作中のCAPTと似ているが、CAPTフラグの代わりに、フォールト及びPROCフラグを更新する。フォールトフラグは、機器によって直接更新され、フォールト状態の指標として機能するものである。しかしながら、詳細及び使用法、機器の設計者に委ねられる。加えて、PrISは、ステートレジスタを更新せず、これにより、キャプチャ及びプロセス操作の並列実行が可能になる。フォールトフラグ又は内部ファール状態の機器による決定によって、モジュールの「状態」に影響する動作が必要になる場合、ステートレジスタバイパスが、特定UDPへの応答に対して、SCPSインタプリタの外側(機器自体の内側、又は、SCPSインタプリタをSCPSハンドラパスに対してインターセプトすることで)で実行される。必要であれば、付加的なロックピンが、外部のハードウェアを介してロック状態に強いるために、利用可能である。プロセス動作は、対象のモジュールのみ上で、プロセス動作を初期化するSCPSフラグを利用可能であるのと同様に、ステートを認識可能であるということに言及すべきである。例えば、STBYプロセス中に、テストターゲットであるモジュールのフォールト状態を更新することが可能である。
スキャン命令セット又はScISは、関与モジュールのレジスタの読み出し又は(読み出してから書き込むために)転送するようために図られる操作を示す。これは、事前確立されたUDPの使用によって又は指定子の使用によって、行うことができる。関与モジュールは、命令バイトに対しACKする。しかしながら、メンバー固有の命令である場合、ターゲットメンバーのみが、そのMADDR及び固定子に対しACKする。
スキャン命令セットは、次の命令を含む。
・リード:読み出し命令は、I2Cバスを介して、複数のモジュール又はメンバー固有のモジュールから、レジスタを読み出すことを可能にする。それは、トランザクションの第1バイト中のR/Wビットを介して読み出し操作を簡易化する従来のI2Cの手順とは異なり、レジスタ部の最後の書き込み操作を可能にする。この場合、読み出し命令及び書き込み命令を前後して実行することが禁止されるため、バリエーションによって複数のモジュールから連続読み出しが可能になり、トランザクションバイトがかなり低減する。これは、読み出されるターゲットモジュール及びターゲットレジスタを決定するポインタの使用によって、成し遂げられる。しかしながら、従来のI2D手順のようにインクリメント又はディクリメントによってターゲットレジスタを変更する代わりに、ここでは、ターゲットモジュールによって、複数のモジュールから連続した情報を含むREAD命令を許可して、更新することを可能にする。代替的には、READは、事前確立されたレジスタを読み出し、かつモジュールから連続して読み出すUDPを利用することができる。モジュールのインクリメント又はディクリメントは、設計者に委ねられる。指定子を含むリード命令は、追加のREGのNによって読み出されるモジュール当たりのインクリメントの数を制御することを可能にしつつ、読み出されるターゲットレジスタの選択を可能にする。
・TRNF:転送命令は、モジュールから読み出したレジスタを、(UDPに依存する)異なる場所又はモジュールに書き込むことを可能にする。それは、マスタ−スレーブ操作のみを考慮し、かつスレーブ−スレーブ間のデータ転送を考慮しない従来のI2Cの手順とは異なる。リードと同様に、TRNFは、事前確立された転送を可能にする。指定子のバリエーションによって、ソースモジュール及び行先モジュールの選択が可能になる。転送中、9ビットACKは、第3者のマスタによって制御される。これは、RX及びTXモジュールが自身にACKすることで、停止イベントの再起動を妨害してI2Cバスをロックしてしまうことを避けるためである。関連モジュールの1つがマスタとして機能する場合、無限サイクルを防ぐために、適切なACK動作が従事される。
デォルトによるSRA操作は、UDPにより決定された順番に、グループ内のモジュールからステータスレジスタを読み出す。しかしながら、ポインタの更新は、(前述のように)設計者に委ねられる。そのため、SCPSフラグ及びステートレジスタからの情報は、ユーザ定義の読み出しを可能にするよう使用され、高速読み出し(fast−read)と称される。これは、意図的に許可される。同様に(デフォルト値であるが、書き込みポインタは、SRAの開始時に8h00にセットする必要はない。)、これは、転送操作を可能にするために、拡張可能であり、高速転送(fast−transfers)と称される。例えば、有用な高速転送は、モジュールがデジタル化された測定値(例えば、ADCを含む)に対応している場合である。データは、別のモジュール(例えば、測定のターゲット)上に割り当てられる必要があるが、この方式では、高速転送は、構成要素をSTBYに維持し、データを転送し、さらに別の測定を(STBY−NEXT又はCAPT命令を通じて)続けることが可能である。
他の実施形態
ある実施形態では、SCPSモジュールは、UM10204 I2C 標準規格の共有I2Cバスに接続される非SCPS準拠デバイスであることを前提とする。
ある実施形態では、全ての電気的及びタイミング的な懸念事項は、IC設計者の責任であり、UM10204 I2C 標準規格及び付加的な適用基準に準拠させる必要がある。
ある実施形態では、システムグループの識別のために、10ビット I2C アドレスフォーマットを使用する場合、アドレスは、システム内の固有であり、共有I2Cバスに接続される非SCPS準拠デバイスとは一致しないことを前提とする。
ある実施形態では、システムグループの識別のために、8ビット I2C アドレスフォーマットを使用する場合、7ビットアドレスが予約される代替的なプロトコルの使用は、共有I2Cバスに接続された追加の代替的なプロトコルと衝突することはない。つまり、代替的なプロトコルアドレスに応答するデバイスのみが、SCPS準拠である。
ある実施形態では、調停及びクロック伸張等のような、必要に応じたI2Cの特徴は、IC設計者の責任であり、SCPS操作と衝突しない方式で実装すべきである。
ある実施形態では、I2Cインタプリタは、SCPSモジュールにSDA及びSCKラインの制御性及び観測を十分に提供するような方式で実装される。
ある実施形態では、I2Cインタプリタに関連付けられるレジスタ(I2Cシーケンスを通じてアクセス可能)は、SCPSレジスタ内にあると考えられる場合、SCPSモジュール直接アクセス可能でなければならない。
ある実施形態では、ユーザ定義のレジスタ及びパラメータは、適切にフォーマット化される。
ある実施形態では、SCPS操作へのI2C応答は、設計者の単独責任である。
ある実施形態では、SCPSモジュールを通じて適用された不測の構成に起因して、ルーティングの競合が発生する可能性があるが、それは、システム設計者の単独責任である。
ある実施形態では、トークン方式のためにSCPSモジュールを使用する場合、関連モジュールが使用前にリソースの可用性を確認することを前提とし、関連するセーフガードの実装は、設計者に委ねられる。
ある実施形態では、システムに関連するセーフガード、及び/又は、ユーザの安全性は、システム責任者に委ねられる。
ある実施形態では、モジュール間の動作の調整は、関連機器の設計者間における、理解又は応答への事前確立の操作時間の規定を前提とする。
ある実施形態では、モジュール間での操作中に考慮が必要とされる電気的及びタイミング的な懸念事項は、システム設計者に委ねられる。
ある実施形態では、SCPSモジュール、操作及びフレームワークは、モジュール間及びモジュール内部のデータ操作、測定並びにテストを簡易化するよう意図されたものである。しかしながら、関連モジュールの具体的な動作は、設計者に委ねられ、これには、電気的及びタイミング的な懸念事項も含まれる。従って、SPCPの実装中に発生する可能性がある損傷及び損害は、設計者の責任である。

Claims (6)

  1. セットアップ、キャプチャ、プロセス及びスキャンするSCPSモジュールを用途の1つとして有するモジュールであって、
    インタプリタサブモジュールと、
    レジスタバンクモジュールと、を備え、
    前記レジスタバンクモジュールは、
    命令レジスタと、
    ステートレジスタと、
    ステータスレジスタと、
    グループアドレスレジスタと、
    メンバーアドレスレジスタと、
    ライトレジスタポインタレジスタと、
    リードレジスタポインタレジスタと、
    グループライトポインタレジスタと、
    グループリードポインタレジスタと、
    トークンレジスタと、を備え、
    前記インタプリタサブモジュールは、I2Cシーケンスを受信してI2Cシーケンスに応答するように構成され、
    前記インタプリタサブモジュールは、
    10ビットアドレス指定フォーマットのI2Cアドレス、
    SCPSグローバル命令(SGI)が続くI2Cグローバルアドレスコールを含むグローバルSCPSアドレス、
    8ビットグループSCPSアドレス及びグループ命令が続く10ビットI2Cアドレスを含むグループSCPSアドレス、又は、
    メンバーアドレス及びメンバー固有の命令に続き、グループSCPSアドレスを含むメンバー固有のSCPSアドレス
    の何れかの先行指示を受信した場合に、I2Cシーケンスを解釈する上で、当該I2Cシーケンスを、SCPSシーケンスをプロトコル上で含むように拡張されたI2Cシーケンスとして処理し、
    前記モジュールは、
    前記命令レジスタに、最後の有効な入力命令を格納し、
    前記ステートレジスタに、命令の現在の動作状態を格納し、
    前記ステータスレジスタに、SCPSモジュールの内部状態を格納し、
    前記グループアドレスレジスタに、現在のモジュールのグループアドレスを格納し、
    前記メンバーアドレスレジスタに、現在のモジュールのグループ内のモジュールの特定のアドレスを格納し、
    前記ライトレジスタポインタレジスタに、書き込みのターゲットレジスタのアドレスを格納し、
    前記リードレジスタポインタレジスタに、読み出しのターゲットレジスタのアドレスを格納し、
    前記トークンレジスタに、特定のモジュールに割り当てられている関連するリソースのトークンスペースを格納し、前記トークンレジスタの各ビットは、特定の共有リソースのための特定のトークンを表す、
    モジュール。
  2. 請求項1に記載のモジュールにおいて、
    前記レジスタバンクモジュールは、少なくとも1つのユーザ定義のレジスタを含む、モジュール。
  3. 請求項1又は2に記載のモジュールにおいて、
    要素バンクアドオンSCPSハンドラサブモジュールをさらに備える、モジュール。
  4. 請求項1から3の何れか一項に記載のモジュールにおいて、
    前記SCPSグローバル命令(SGI)は、
    ステート命令、
    ロック命令、又は、
    リクエスト命令、を含む、モジュール。
  5. 請求項1から4の何れか一項に記載のモジュールにおいて、
    前記グループ命令又はメンバー固有の命令は、
    セットアップ命令セットと、
    キャプチャ命令セットと、
    プロセス命令セットと、
    スキャン命令セットと、を含む、モジュール。
  6. 請求項1から5の何れか一項に記載のSCPSモジュールを備えるデバイス。
JP2016572280A 2014-03-24 2015-03-24 複数のミックスドシグナルのリソース管理のための制御モジュール Active JP6321221B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PT107537 2014-03-24
PT10753714 2014-03-24
PCT/IB2015/052141 WO2015145347A1 (en) 2014-03-24 2015-03-24 Control module for multiple mixed-signal resources management

Publications (2)

Publication Number Publication Date
JP2017518585A JP2017518585A (ja) 2017-07-06
JP6321221B2 true JP6321221B2 (ja) 2018-05-09

Family

ID=53189853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016572280A Active JP6321221B2 (ja) 2014-03-24 2015-03-24 複数のミックスドシグナルのリソース管理のための制御モジュール

Country Status (7)

Country Link
US (1) US9921835B2 (ja)
EP (1) EP3123348B1 (ja)
JP (1) JP6321221B2 (ja)
KR (1) KR101842540B1 (ja)
CN (1) CN106471483B (ja)
ES (1) ES2694168T3 (ja)
WO (1) WO2015145347A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442887B2 (en) 2017-06-08 2022-09-13 Sony Semiconductor Solutions Corporation Communication device, communication method, program, and communication system

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170371830A1 (en) * 2016-06-28 2017-12-28 Qualcomm Incorporated Accelerated i3c master stop
JP6976729B2 (ja) 2017-06-08 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
JP6976728B2 (ja) * 2017-06-08 2021-12-08 ソニーセミコンダクタソリューションズ株式会社 通信装置、通信方法、プログラム、および、通信システム
US10417161B2 (en) 2018-01-26 2019-09-17 Qualcomm Incorporated Efficient technique for communicating between devices over a multi-drop bus
US11022511B2 (en) 2018-04-18 2021-06-01 Aron Kain Sensor commonality platform using multi-discipline adaptable sensors for customizable applications
CN108776590A (zh) * 2018-05-31 2018-11-09 湖南品腾电子科技有限公司 一种精简烧录方法及装置
JP7284751B2 (ja) * 2018-06-18 2023-05-31 ソニーセミコンダクタソリューションズ株式会社 通信システム、マスタデバイス、スレーブデバイスおよび通信方法
KR101986154B1 (ko) 2018-11-27 2019-06-05 주식회사 팜팜랩스 다수의 모듈을 구비하는 임베디드 시스템 및 모듈 관리 방법
CN111078604B (zh) * 2019-11-15 2022-06-03 苏州浪潮智能科技有限公司 一种i2c总线设备读写的方法及装置
CN113312217A (zh) * 2020-02-26 2021-08-27 瑞昱半导体股份有限公司 内部集成电路总线的从属装置的测试方法
CN111626010B (zh) * 2020-04-24 2022-08-23 广西华南通信股份有限公司 一种硬件兼容通用型i2c控制器ip核设计的方法及装置
CN111610435B (zh) * 2020-05-22 2022-06-10 Oppo广东移动通信有限公司 用于控制时钟门控单元的控制电路、芯片及控制方法
US20220046019A1 (en) * 2020-08-04 2022-02-10 Juniper Networks, Inc. Adding third party hardware to network devices
US20220180009A1 (en) * 2020-12-03 2022-06-09 Huawei Technologies Co., Ltd. Peripheral component interconnect express protection controller

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244781B1 (ko) * 1997-07-10 2000-02-15 윤종용 고장예측과 자기진단 가능한 스카시 디바이스 및 이 디바이스에 의한 고장예측과 자기진단 방법
US6081783A (en) * 1997-11-14 2000-06-27 Cirrus Logic, Inc. Dual processor digital audio decoder with shared memory data transfer and task partitioning for decompressing compressed audio data, and systems and methods using the same
JP3894252B2 (ja) * 1998-05-29 2007-03-14 ソニー株式会社 情報処理システムおよび方法、並びに提供媒体
US20020056063A1 (en) 2000-05-31 2002-05-09 Nerl John A. Power saving feature during memory self-test
CN100353718C (zh) 2003-09-16 2007-12-05 华为技术有限公司 一种扩展i2c总线的系统及方法
CN1292360C (zh) * 2004-01-18 2006-12-27 中兴通讯股份有限公司 一种实现自动读写内部集成电路设备的装置和方法
JP2008009804A (ja) * 2006-06-30 2008-01-17 Sony Corp 情報処理装置および情報処理方法、情報処理システム、プログラム、並びに、記録媒体
CN100568211C (zh) * 2007-09-11 2009-12-09 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
CN101159972B (zh) * 2007-09-12 2011-04-20 华为技术有限公司 业务处理方法和处理系统以及业务控制点
US8093929B2 (en) * 2010-03-02 2012-01-10 Freescale Semiconductor, Inc. Programmable digital clock signal frequency divider module and modular divider circuit
US8319441B2 (en) * 2010-06-17 2012-11-27 Trend Lighting Corp. Road lamp dimming control device
US20120066423A1 (en) 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
US8521942B2 (en) * 2011-03-21 2013-08-27 Microsoft Corporation HID over simple peripheral buses
TWI569205B (zh) * 2012-08-31 2017-02-01 威盛電子股份有限公司 一種微處理器及其操作方法
CN102866967B (zh) 2012-09-03 2015-08-26 杭州华三通信技术有限公司 I2c设备管理方法及复杂可编程逻辑器件cpld
CN103501026A (zh) * 2013-09-17 2014-01-08 武汉大学 一种基于Labview的锂电池管理系统
CN103593316B (zh) * 2013-11-25 2016-04-06 深圳市共进电子股份有限公司 一种减少mcu中断占用i2c总线时间的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442887B2 (en) 2017-06-08 2022-09-13 Sony Semiconductor Solutions Corporation Communication device, communication method, program, and communication system

Also Published As

Publication number Publication date
KR20160124227A (ko) 2016-10-26
US9921835B2 (en) 2018-03-20
ES2694168T3 (es) 2018-12-18
CN106471483B (zh) 2019-12-13
JP2017518585A (ja) 2017-07-06
CN106471483A (zh) 2017-03-01
EP3123348A1 (en) 2017-02-01
WO2015145347A1 (en) 2015-10-01
KR101842540B1 (ko) 2018-03-27
EP3123348B1 (en) 2018-08-22
US20170115987A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6321221B2 (ja) 複数のミックスドシグナルのリソース管理のための制御モジュール
US10185563B2 (en) Control module for multiple mixed-signal resources management
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US5926775A (en) Mini driver software architecture for a data acquisition system
US9164951B2 (en) Multiprocessor system, execution control method and execution control program
WO2003025721A2 (en) Microcontroller with configurable onboard boot-ram
US8615586B2 (en) Discovery of logical images at storage area network endpoints
US20110184533A1 (en) Control network system, master apparatus, control data processing method, and control data processing program
US10002103B2 (en) Low-pin microcontroller device with multiple independent microcontrollers
US7930535B1 (en) Method and apparatus for loading configuration data
US20090083471A1 (en) Method and apparatus for providing accelerator support in a bus protocol
CN105629926A (zh) 工业控制器中的事件生成管理
US11500803B2 (en) Programmable slave circuit on a communication bus
CN106201649B (zh) 用于光模块监控的虚拟机
CN113626350A (zh) 系统部件和系统部件的应用
CN103003769A (zh) 向电子设备提供时钟信号的时钟电路、带有时钟电路的电子设备以及向电子设备提供时钟信号的方法
US8316168B2 (en) Method and communications system for the configuration of a communications module containing a logic component
US7698494B2 (en) Access control device and access control method
EP3940995A1 (en) Control system and control device
JP5279817B2 (ja) 試験装置および試験方法
EP2876518B1 (en) System for dynamic connection of distributed advanced process control components with control level applications
JP2004139340A (ja) 測定器
CN108496126B (zh) 用于耦联两个总线系统的设备
JP6535516B2 (ja) マルチ・プログラマブルデバイス・システムとその制御方法
KR20160102040A (ko) 집적 회로 무선장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170822

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180404

R150 Certificate of patent or registration of utility model

Ref document number: 6321221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250