KR100312477B1 - 응용주문형집적회로소자의베이스어레이제조방법 - Google Patents
응용주문형집적회로소자의베이스어레이제조방법 Download PDFInfo
- Publication number
- KR100312477B1 KR100312477B1 KR1019940013733A KR19940013733A KR100312477B1 KR 100312477 B1 KR100312477 B1 KR 100312477B1 KR 1019940013733 A KR1019940013733 A KR 1019940013733A KR 19940013733 A KR19940013733 A KR 19940013733A KR 100312477 B1 KR100312477 B1 KR 100312477B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- base array
- forming
- entire surface
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 응용 주문형 집적회로 소자의 베이스 어레이 제조방법은, 소자분리 절연막과 게이트전극이 형성되어 있는 반도체기판 상에 층간절연막을 형성하고, 상기 반도체기판의 콘택 가능한 부분들 상의 층간절연막을 제거하여 콘택홀들을 형성하고, 상기 구조의 전 표면에 금속층을 형성한 다음, 상기 금속층을 보호하기 위한 감광막을 도포하여 ASIC 소자의 베이스 어레이를 형성한 후, 보관하였으므로, 주문자의 주문에 따라 회로를 형성하기 위한 금속 배선 공정이 간단하여 납기를 단축시키고, 공정 수율을 향상시킬 수 있다.
Description
제1도는 종래 응용 주문형 집적회로 소자의 베이스 어레이의 평면도.
제2도는 제1도에서의 선 A-A'에 따른 단면도.
제3a도 및 제3b도는 종래 응용 주문형 집적회로 소자의 베이스 어레이의 제조 공정도.
제4도는 본 발명에 따른 응용 주문형 집적회로 소자의 베이스 어레이의 평면도.
제5도는 제4도에서의 선 B-B'에 따른 단면도.
제6a도 내지 제6d도는 본 발명에 따른 응용 주문형 집적회로 소자의 베이스 어레이의 제조 공정도.
<도면의 주요부분에 대한 부호의 설명>
1 : 반도체기판 2 : N형 웰영역
3 : 활성영역 4 : 소자분리절연막
5 : 게이트 산화막 6 : 게이트전극
7 : 층간절연막 8 : 콘택홀
9 : 금속층 10 : 감광막
본 발명은 응용 주문형 집적회로 소자의 베이스 어레이 제조방법에 관한 것으로서, 특히 반도체기판 상에 게이트전극과 콘택홀을 형성하고, 전 표면에 금속층 및 감광막을 도포하여 보관하는 베이스 어레이를 형성하여 납기를 단축할 수 있는 응용 주문형 집적회로 소자의 베이스 어레이 제조방법에 관한 것이다.
최근 널리 사용되고 있는 응용 주문형 집적회로(application specific IC; 이하 ASIC이라 칭함) 소자는 필요로 하는 기능의 회로를 기본적인 게이트들로 구성된 집적회로들을 조합하여 만드는 것이 아니고, 그 회로 전체를 집적하여 하나의 집적회로로 만드는 소자로서, 주문자의 요청에 따라 소정의 기능을 갖도록 하는 소자이다.
상기의 ASIC 소자는 사용자의 주문대로 처음부터 회로를 설계 제조하는 주문형 집적회로와, 기본적인 게이트들을 여러 개 배열해 놓고 이들 사이를 배선하는 게이트 어레이(array)와, 카운터나 타이머 및 플립플롭 등 기본적인 부품을 칩에 미리 형성해 놓은 반제품으로부터 이들을 칩 내에서 연결하여 원하는 회로를 만드는 표준 셀(cell) 등의 종류가 있다.
제 1 도와 제 2 도는 종래 게이트 어레이형 ASIC 소자의 베이스 어레이 (base array)의 레이아웃도 및 단면도이고, 제 3a 도 및 제 3b 도는 제조 공정도이며, 서로 연관시켜 설명한다.
먼저, 반도체기판(1)상의 일측에 직사각 형상의 N형 웰영역(2)을 형성하고, 상기 N형 웰영역(2)의 내부와 외부에 각각 직사각 형상의 활성영역(3)을 정의하기 위하여 소자들을 분리하는 소자분리절연막(4)을 제 2 도에 도시되어 있는 바와 같이 형성한 후, 상기 반도체기판(1)상에 게이트산화막(5)을 형성한다. (제 3a 도 참조).
그 다음 상기 활성영역(3)을 가로질려 상기 게이트산화막(4)과 소자분리절연막(2)에 걸쳐있는 게이트전극(6)을 형성한 후, (제 3B 도 참조), 상기 구조의 전 표면에 산화막 등으로 된 층간절연막(7)을 도포하여 ASIC 소자의 베이스 어레이를 완성한다. (제 1 도 및 제 2 도 참조).
상기 ASIC 소자의 베이스 어레이는 손상되는 것을 방지하기 위하여 상부에 비.피.에스.지(boro phospho silicate glass; 이하 BPSG라 칭함)층을 도포하여 리프로우(reflow) 시킨 후, 질소 분위기나 불활성 수용액 내에서 보관하였다가 수요자의 요구에 따라 금속배선을 형성하여 회로를 완성한다.
먼저, 수요자의 주문이 있으면, 주문에 따른 회로를 완성하기 위하여 상기 구조의 베이스 어레이 상에 일차 금속배선 콘택홀을 형성하고, 콘택홀을 통하여 노출되어 있는 반도체기판과 접촉되는 일차 금속배선을 형성하고, 상기 구조의 전 표면에 절연막을 도포하며, 상기 일차 금속배선의 소정부분을 노출시키는 금속배선 콘택홀을 형성하고, 상기 금속배선 콘택홀을 통하여 일차 금속배선과 연결되는 이차 금속배선을 형성하며, 상기 완성된 ASIC 소자의 전 표면에 보호막을 형성한다.
상기와 같은 종래 ASIC 소자의 베이스 어레이는 수요자의 주문에 따른 회로 형성을 위한 금속배선 공정에 5개의 마스크 공정이 필요하여 납기가 길어져 생산성이 떨어지고 공정 수율이 감소되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 소자분리 절연막과 게이트전극이 형성되어 있는 반도체기판 상에 층간절연막을 도포하고, 상기 반도체기판의 콘택 가능한 부분들 상의 층간절연막을 제거하여 콘택홀들을 형성하고 상기 구조의 전 표면에 금속층 및 금속층을 보호하기 위한 감광막을 도포한 후, 보관하였다가 주문자의 요구에 따라 회로 형성을 위한 금속배선 공정을 진행하여 주문자의 요구에 따른 금속공정이 간단하여 납기를 단축시키고, 공정 수율을 향상시킬 수 있는 ASIC 소자의 베이스 어레이 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 ASIC 소자의 베이스 어레이 제조방법의 특징은, 반도체기판의 활성영역을 정의하는 소자분리막을 형성하고, 상기 반도체기판 상부에 게이트산화막과 게이트전극을 형성하는 공정과, 전체표면 상부에 층간절연막을 형성하는 공정과, 상기 반도체기판에서 콘택 가능한 부분을 노출시키는 콘택마스크를 식각마스크로 사용한 식각공정으로 상기 층간절연막을 제거하여 콘택홀들을 형성하는 공정과, 전체표면 상부에 상기 콘택홀들을 통하여 상기 반도체기판에 접촉되는 금속층을 형성하는 공정과, 상기 금속층 상부에 감광막을 도포하여 소요자의 주문 시까지 보관하는 공정을 구비함에 있다.
이하, 본 발명에 따른 ASIC 소자의 베이스 어레이 제조방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제 4 도와 제 5 도는 본 발명에 따른 게이트 어레이형 ASIC 소자의 베이스 어레이(base array)의 레이아웃도 및 단면도이고, 제 6a 도 내지 제 6d 도는 제조 공정도이며, 서로 연관시켜 설명한다.
먼저, 반도체기판(1)상의 일측에 직사각 형상의 N형 웰영역(2)을 형성하고, 상기 N형 웰영역(2)의 내부와 외부에 각각 직사각 형상의 활성영역(3)들을 정의하기 위하여 소자들을 분리하는 소자분리절연막(4)을 형성한 후, 상기 반도체기판(1)상에 게이트산화막(5)을 형성한다. (제 4 도 및 제 6a 도 참조).
그 다음 상기 활성영역(3)을 가로질려 상기 게이트산화막(4)과 소자분리절연막(2)에 걸쳐있는 게이트전극(6)을 형성한 후, 상기 구조의 전 표면에 산화막 등으로 된 층간절연막(7)을 형성한다. (제 6b 도 참조).
그 후, 상기 반도체기판(1)에서 콘택 가능한 모든 부분 상의 층간절연막(7)을 제거하여 콘택홀(8)들을 형성한다. 이때 상기 콘택홀(8)들 중에는 사용되지 않는 것들도 있으며, 이들은 후속 공정에서 다른 금속배선들과 고립된다. (제 6c 도 참조).
그 다음, 상기 구조의 전 표면에 금속배선으로 사용될 금속층(9)을 형성하고, 상기 금속층(9)을 보호하기 위하여 감광막(10)을 도포하여 ASIC 소자의 베이스 어레이를 완성한 후, 보관한다. (제 6d 도와 제 4 도 및 제 5 도 참조).
상기 ASIC 소자의 베이스 어레이는 질소 분위기나 불활성 수용액 내에서 보관하였다가 수요자의 요구에 따라 금속배선을 형성하여 회로를 완성한다.
수요자의 주문이 있으면, 먼저 상기 구조의 베이스 어레이의 금속층을 패터닝하여 일차 금속배선을 형성하고, 상기 구조의 전 표면에 절연막을 도포하며, 상기 일차 금속배선에서 상측 금속배선과의 콘택으로 예정되어 있는 부분 상의 절연막을 제거하여 금속배선 콘택홀을 형성하고, 상기 금속배선 콘택을 통하여 일차 금속배선과 접촉되는 이차 금속배선을 형성하며, 전 표면에 보호막을 형성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 ASIC 소자의 베이스 어레이 제조방법은 소자분리 절연막과 게이트전극이 형성되어 있는 반도체기판 상에 층간절연막을 형성하고, 상기 반도체기판의 콘택 가능한 부분들 상의 층간절연막을 제거하여 콘택홀들을 형성하고, 상기 구조의 전 표면에 금속층 및 금속층을 보호하기 위한 감광막을 도포하여 ASIC 소자의 베이스 어레이를 형성한 후, 보관하였으므로, 주문자의 주문에 따른 회로를 형성하기 위한 금속 배선 공정에서 마스크 공정이 감소되어 납기가 단축되므로 생산성이 증가되고, 공정 수율을 향상시킬 수 있는 이점이 있다.
Claims (1)
- 반도체기판의 활성영역을 정의하는 소자분리막을 형성하고, 상기 반도체기판 상부에 게이트산화막과 게이트전극을 형성하는 공정과, 전체표면 상부에 층간절연막을 형성하는 공정과, 상기 반도체기판에서 콘택 가능한 부분을 노출시키는 콘택마스크를 식각마스크로 사용한 식각공정으로 상기 층간절연막을 제거하여 콘택홀들을 형성하는 공정과, 전체표면 상부에 상기 콘택홀들을 통하여 상기 반도체기판에 접촉되는 금속층을 형성하는 공정과, 상기 금속층 상부에 감광막을 도포하여 소요자의 주문 시까지 보관하는 공정을 구비하는 응용 주문형 집적회로 소자의 베이스 어레이 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013733A KR100312477B1 (ko) | 1994-06-17 | 1994-06-17 | 응용주문형집적회로소자의베이스어레이제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940013733A KR100312477B1 (ko) | 1994-06-17 | 1994-06-17 | 응용주문형집적회로소자의베이스어레이제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002785A KR960002785A (ko) | 1996-01-26 |
| KR100312477B1 true KR100312477B1 (ko) | 2001-12-28 |
Family
ID=37531237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940013733A KR100312477B1 (ko) | 1994-06-17 | 1994-06-17 | 응용주문형집적회로소자의베이스어레이제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100312477B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354370A (ja) * | 1991-05-31 | 1992-12-08 | Victor Co Of Japan Ltd | Ｌｓｉの基本セル |
-
1994
- 1994-06-17 KR KR1019940013733A patent/KR100312477B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354370A (ja) * | 1991-05-31 | 1992-12-08 | Victor Co Of Japan Ltd | Ｌｓｉの基本セル |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002785A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405799A (en) | Method of making a storage electrode of DRAM cell | |
| EP0229426B1 (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| EP0243999B1 (en) | Fabrication process for eprom cells with oxide-nitride-oxide dielectric | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| US5654576A (en) | Post-titanium nitride mask ROM programming method and device manufactured thereby | |
| KR100246162B1 (ko) | 주변 회로 내의 트랜지스터 형성 방법 | |
| JPH02260441A (ja) | 半導体素子 | |
| KR100312477B1 (ko) | 응용주문형집적회로소자의베이스어레이제조방법 | |
| US6080615A (en) | Method for forming a semiconductor device incorporating a dummy gate electrode | |
| US7005329B2 (en) | Method for manufacturing semiconductor device | |
| JP2001351992A (ja) | 半導体装置の製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH03263330A (ja) | 半導体装置 | |
| KR20000045456A (ko) | 반도체소자의 제조방법 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| JPH10326896A (ja) | 半導体装置及びその製造方法 | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| US20050112858A1 (en) | Contact hole forming method | |
| KR100273681B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| KR0147473B1 (ko) | 주문형 반도체 제조시 티에이티 단축방법 | |
| KR960009195A (ko) | 반도체장치 및 그의 제조방법 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| KR100260635B1 (ko) | Eprom 소자 제조방법 | |
| KR100557955B1 (ko) | 반도체소자의 제조방법 | |
| KR100225848B1 (ko) | 커패시터 및 커패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |