KR100310895B1

KR100310895B1 - 전류스위치회로및그것을이용한pll회로

Info

Publication number: KR100310895B1
Application number: KR1019980010962A
Authority: KR
Inventors: 아츠시 마츠다; 유지 세가와; 구니히코 고토
Original assignee: 아끼쿠사 나오유끼; 후지쯔 가부시키가이샤
Priority date: 1997-05-20
Filing date: 1998-03-30
Publication date: 2001-11-15
Also published as: JPH10322213A; KR19980086552A; FR2763765B1; US6064243A; JP3827403B2; FR2763765A1

Abstract

본 발명은 고정밀도의 전류 스위치 회로를 제공한다.

본 발명은 부하 회로에 정전류를 공급하는 전류 스위치 회로에 있어서, 게이트에 소정의 정전압이 공급되고, 드레인이 상기 부하 회로에 접속된 트랜지스터와, 제어 신호에 응답하여 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 트랜지스터의 소스에 공급하는 정전압 공급 회로를 구비하고, 정전압 공급 회로에 의해 제1 정전압이 상기 트랜지스터의 소스에 공급될 때에, 이 트랜지스터가 도통하여 상기 정전류를 상기 부하 회로에 공급하고, 제2 정전압이 상기 트랜지스터의 소스에 공급될 때에, 이 트랜지스터가 비도통으로 되어 상기 정전류를 차단하는 것을 특징으로 한다. 정전류의 온·오프 스위치시에 정밀도 좋게 정전류의 공급과 차단을 행할 수 있다. 이 전류 스위치를 이용하여 PLL 회로 등을 구성함으로써, 고정밀도의 PLL 회로를 제공할 수 있다.

Description

전류 스위치 회로 및 그것을 이용한 ＰＬＬ 회로{CURRENT SWITCH AND PLL IN WHICH IT IS USED}

본 발명은 MOS 트랜지스터 또는 MIS 트랜지스터 등을 이용한 전류원의 전류를 정밀하게 스위치할 수 있는 전류 스위치 회로 및 그것을 이용한 PLL 회로 또는DA 변환기 회로 등에 관한 것이다.

MOS 트랜지스터 또는 MIS 트랜지스터를 이용한 전류원의 전류를, 예컨대 용량이나 저항에 공급하고, 일정 시간후의 용량의 전압을 이용하거나, 저항에 발생하는 전압을 이용하거나 하는 회로가 존재한다. 예컨대, PLL 회로의 전압 제어 발진기의 입력 전압은 고정밀도가 요구되고, 위상차에 따라서 용량을 충전 또는 방전하여 입력 전압을 생성하는 경우는, 충전용·방전용 전류원의 전류를 정밀하게 공급할 필요가 있다. 또한, DA 변환기에 있어서는, 입력되는 디지탈 신호에 따라서 선택되는 전류원의 전류를 저항 소자에 정밀하게 공급하므로, 정밀도가 높은 아날로그 전압을 생성할 수 있다.

도 11은 종래의 전류 스위치 회로를 도시한 도면이다. 이 회로예는 용량 Co로 이루어진 부하 회로에 대하여, 충전용의 전류 I₁을 스위치 SW1을 통해 공급하고, 방전용의 전류 I₂를 스위치 SW2를 통해 공급하는 전류 스위치이다. 따라서, 충전용의 전류 스위치로만 사용되거나, 또는 방전용의 전류 스위치로만 사용되는 경우에도 전류 스위치로서 유효하다.

이 전류 스위치는, 예컨대 충전인 경우에 대해서 설명하면, P형 MOS 트랜지스터 P₁으로 이루어진 전류원의 전류 I₁을 스위치 SW1을 폐쇄함으로써 부하 회로의 용량 Co에 일정 시간 공급하고, 출력의 전압 Vo를 소망의 전압으로 하는 회로이다. 전류원을 구성하는 트랜지스터 P1은 소스가 전원 V_DD에 접속되고, 게이트에 정전압Vg₁이 부여되고, 소스·게이트 사이에 충분한 전압이 인가되어, 포화 영역에서 도통한다. 따라서, 전류 I₁은 일정값으로 된다. 스위치 SW1은 스위치 전환용 전압 V_SW1에 의해 도통 또는 비도통으로 된다.

도 12는 도 11의 동작을 설명하는 파형도이다. 전류 스위치에 의해 용량 Co가 충전되는 경우는, 스위치 전환용 전압 V_SW1을 일정 시간(t1) 동안 고레벨로 하고, 용량 Co에 전류 I₁을 공급하여 충전하고, 전압 Vo의 전압을 상승시킨다. 스위치 SW1이 도통하는 순간은, 트랜지스터 P₁의 드레인 단자의 전압 V1은 그 때까지의 전원 V_DD레벨로부터 용량 Co와 기생 용량 C_P1등과의 용량 결합의 결과 결정되는 전압 Vn으로 변화한다. 마찬가지로, 출력 Vo도 그 때까지의 레벨로부터 전압 Vn으로 상승한다. 그 때 전류 I₁은 도 12에 도시되는 바와 같이, 순간적으로 큰 전류값으로 된다.

상기 전압 Vn은 스위치 SW1을 통해 양측에 있는 용량 Co와 기생 용량 C_P1의 회로에서 구해진다. 즉, 스위치 SW1이 폐쇄되기 전의 용량 Co의 전압을 Vo₁이라 하면, 전하 보존의 법칙에 의해 다음 수학식 1 및 2가 성립한다.

따라서,

즉, Vo₁=0v로 하면, 전압 Vn은 전원 전압 V_DD의 용량비에 따른 전압값으로 된다.

그 상태에서, 전류 I₁이 용량 Co에 대하여 일정 시간(t1) 동안 공급되면 전압 Vo가 상승한다. 전압 V1도 전압 Vo와 동일한 레벨이기 때문에 마찬가지로 상승한다. 그리고, V_SW1이 H 레벨로부터 L 레벨로 변화하여 스위치 SW1이 비도통으로 되면, 이번은, V_SW1의 전압 변동 △V 내에서 기생 용량 C_P3과 용량 Co의 용량 분할분만큼 전압 Vo가 약간 저하한다. 그 결과, 도 12에 도시되는 바와 같이, 등가적으로는 전류 I₁이 순간적으로 부(負)의 전류로 된다.

상기한 스위치 SW1을 폐쇄한 순간의 과도 전류나, 스위치 SW1을 개방한 순간의 과도 전류가 발생하지 않는 경우는, 전압 Vo는 도면 중 파선으로 도시된 바와 같이 변화한다. 즉, 이상적인 파형이 된다. 따라서, 실선으로 도시된 실제의 전압 Vo의 값은 파선의 이상적인 값에서 벗어난 값이 된다.

도 11에 도시된 전류 스위치의 방전측의 동작에 대해서도, 마찬가지로 스위치 SW2를 폐쇄하였을 때의 전류 I₂의 과도 전류나, 스위치 SW2를 개방하였을 때의 전류 I₂의 부의 과도 전류에 의해, 전압 Vo은 이상적인 값(파선)에서 벗어난 값이된다.

그래서, 본 발명의 목적은 상기한 과제를 해결하고, 전류를 정밀하게 공급할 수 있는 전류 스위치 회로를 제공하는 것에 있다.

또한, 본 발명의 다른 목적은 전류를 정밀하게 공급할 수 있는 전류 스위치 회로를 이용한 PLL 회로 또는 디지탈·아날로그 변환 회로를 제공하는 것에 있다.

도 1은 본 발명의 실시 형태예의 전류 스위치를 도시한 도면.

도 2는 도 1의 동작을 설명하기 위한 파형도.

도 3은 비교예를 도시한 도면.

도 4는 도 3의 비교예의 동작을 설명하는 파형도.

도 5는 본 실시 형태예의 전류 스위치의 변형예를 도시한 도면.

도 6은 전류 스위치를 이용한 PLL(Phase Locked Loop)회로의 개략을 도시한 도면.

도 7은 도 6의 입력 신호 f_in과 전압 Vo의 파형도.

도 8은 본 실시 형태예의 전류 스위치를 이용한 PLL 회로의 구체적 구성을 도시한 도면.

도 9는 도 8의 PLL 회로의 루프 필터 회로를 더욱 상세히 도시한 도면.

도 10은 본 실시 형태예의 전류 스위치를 이용한 DA 변환기 회로를 도시한 도면.

도 11은 종래의 전류 스위치를 도시한 도면.

도 12는 도 11의 동작을 설명하는 파형도.

〈도면의 주요 부분에 대한 부호의 설명〉

P₁₁, Q₁₁: MIS 트랜지스터

SW11, SW12 : 정전압 공급 회로

Vh : 제1 정전압

V1 : 제2 정전압

Pu, Pv : 제어 신호

Co : 부하 용량

R₄₀: 부하 저항

I₁, I₂: 정전류

10 : 위상 비교 회로

12 : 필터 회로

14 : 전압 제어 발진 회로

16 : 분주 회로

상기 목적을 달성하기 위하여, 본 발명은 부하 회로에 정전류를 공급하는 전류 스위치 회로에 있어서,

게이트에 소정의 정전압이 공급되고, 드레인이 상기 부하 회로에 접속된 트랜지스터와,

제어 신호에 응답하여 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 트랜지스터의 소스에 공급하는 정전압 공급 회로를 구비하고,

상기 정전압 공급 회로에 의해 상기 제1 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 도통하여 상기 정전류를 상기 부하 회로에 공급하고, 상기 제2 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 비도통으로 되어 상기 정전류를 차단하는 것을 특징으로 한다.

상기 구성의 전류 스위치 회로에서는 전류의 공급 개시시와 차단시에 정밀도가 높은 전류의 공급과 차단을 실현할 수 있다.

상기 정전압 공급 회로는 예컨대, 제1 정전압과 제2 정전압 사이에 형성된 인버터 회로를 구비하고, 입력으로 부여되는 상기 제어 신호에 응답하여 상기 제1정전압 또는 제2 정전압이 그 출력으로 생성된다.

또한, 상기 목적을 달성하기 위해, 본 발명은 입력 신호의 위상에 동기한 출력 신호를 생성하는 PLL 회로에 있어서,

상기 입력 신호와, 상기 출력 신호를 분주한 비교 신호의 위상을 비교하여 위상차에 따른 제어 신호를 생성하는 위상 비교 회로와;

필터 회로로서, a) 부하 용량 및

b) 게이트에 소정의 정전압이 공급되고 드레인이 상기 부하 용량에 접속되는 트랜지스터와 상기 제어 신호에 응답하여 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 트랜지스터의 소스에 공급하는 정전압 공급 회로를 포함하고, 상기 정전압 공급 회로에 의해 상기 제1 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 도통하여 정전류를 상기 부하 용량에 공급하고, 상기 제2 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 비도통으로 되어 상기 정전류를 차단하는 전류 스위치를 포함하는 필터 회로와,

상기 부하 용량의 전압이 입력 전압으로서 부여되고, 이 입력 전압에 따른 주파수를 갖는 신호를 상기 출력 신호로서 생성하는 전압 제어 발진 회로를 구비하는 것을 특징으로 한다.

또한, 상기 목적을 달성하기 위해, 본 발명은 디지탈 입력 신호를 아날로그 출력 신호로 변환하는 DA 변환기 회로에 있어서,

부하 회로와,

게이트에 소정의 정전압이 공급되어 드레인이 상기 부하 회로에 각각 접속된복수의 트랜지스터 및 상기 디지탈 입력 신호에 응답하여 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 트랜지스터의 소스에 각각 공급하는 복수의 정전압 공급 회로를 포함하고, 상기 정전압 공급 회로에 의해 상기 제1 정전압이 상기 트랜지스터의 소스에 공급될 때에, 상기 트랜지스터가 도통하여 정전류를 상기 부하 회로에 공급하며, 상기 제2 정전압이 상기 트랜지스터의 소스에 공급될 때에, 상기 트랜지스터가 비도통으로 되어 상기 정전류를 차단하는 전류 스위치 회로군과,

상기 부하 회로에 공급되는 상기 정전류의 총량에 따라서 생성되는 신호를 상기 아날로그 출력 신호로서 출력하는 출력 회로를 구비하는 것을 특징으로 한다.

이하, 본 발명의 실시 형태예에 대하여 도면을 참조하여 설명한다. 그렇지만, 이러한 실시 형태예가 본 발명의 기술적 범위를 한정하는 것은 아니다.

도 1은 본 발명의 실시 형태예의 전류 스위치 회로를 도시한 도면이다. 또한, 도 2는 그 동작을 설명하기 위한 파형도이다. 이 전류 스위치는 전류원 I₁인 P형 트랜지스터 P₁₁의 드레인 단자가 부하 회로의 용량 Co에 직접 접속되고, 트랜지스터 P₁₁의 소스 단자에는 스위치 SW11를 통해 높은 정전압 단자 Vh 또는 낮은 정전압 단자 V1이 접속된다. 즉, 스위치 SW11, 정전압 단자 Vh, V1는 정전압 공급 회로를 구성한다.

높은 정전압 단자 Vh가 접속되면, 트랜지스터 P₁₁의 게이트·소스 사이의 전압 V_GS가 한계치 전압 이상으로 되고, 트랜지스터 P₁₁은 도통하여 전류 I₁이 용량 Co에 공급된다. 또한, 정전압 Vh와 정전압 V_g1은 트랜지스터 P₁₁이 포화 영역에서 도통하여 일정한 전류 I₁을 발생하는 상태로 설정된다. 또한, 트랜지스터 P₁₁의 소스 단자가 낮은 정전압 V1에 접속되면, 트랜지스터 P₁₁의 게이트·소스 사이의 전압 V_GS가 한계치 전압 미만으로 되고, 트랜지스터 P₁₁은 비도통으로 되어 정전류 I₁의 공급이 중단된다.

전류원 I₁의 트랜지스터 P₁₁과 용량 Co의 부하 회로가 직접 접속되어 있기 때문에, 스위치 전환용 전압 V_SW1이 상승하거나 또는 하강함으로써, 스위치 SW11이 고전압 Vh측에 접속되어 전류 I₁의 공급이 개시되거나, 또는 스위치 SW11이 저전압 V1측에 접속되어 전류 I₁의 공급이 중단된다. 그러나, 전류원의 전류 I₁에는 도 2에 도시되는 바와 같이 종래예와 같은 과도 전류는 발생하지 않는다. 그 결과, 용량 Co는 이상적인 전류치 I₁에 의해 충전되고, 전압 Vo는 도 2에 도시된 바와 같이 이상적인 상승 곡선을 그린다.

한편, 도 1에는 방전용 전류원 I₂로서 N형 트랜지스터 Q₁₂와 스위치 SW12가 설치된다. 트랜지스터 Q₁₂의 드레인 단자는 직접 용량 Co에 접속된다. 또한, 트랜지스터 Q₁₂의 소스 단자는 스위치 SW12를 통해 높은 정전압 단자 Vh 또는 낮은 정전압단자 V1에 접속된다. 트랜지스터 Q₁₂의 소스 단자가 높은 전압 단자 Vh에 접속되면, 트랜지스터의 게이트·소스 사이의 전압 V_GS가 한계치 전압 미만으로 되고, 트랜지스터 Q₁₂가 비도통으로 된다. 또한, 트랜지스터의 소스 단자가 낮은 전압 단자 V1에 접속되면, 트랜지스터의 게이트·소스 사이의 전압 V_GS가 한계치 전압을 초과하여 트랜지스터 Q₁₂가 도통하고, 전류 I₂에 의해 용량 Co가 방전된다. 즉, 부의 전류 -I₂가 용량 Co에 공급된다.

방전시의 파형도는 도시하지 않았지만, 충전시와 마찬가지로, 스위치 SW12를 전환하였을 때에 종래예와 같은 순간적인 과도 전류가 발생하지 않는다. 따라서, 이상적인 전류 I₂에 의해 용량 Co가 방전되기 때문에, 전압 Vo는 이상적인 곡선으로 하강한다.

또한, 도 1의 예에서는 부하 회로가 접지에 접속된 부하 용량으로 되어 있지만, 본 실시 형태예는 그것에 한정되지 않고, 전원 사이에 접속된 부하 용량이어도 좋고, 또한 접지 또는 전원에 접속된 부하 저항이어도 좋다. 어느 쪽 부하 회로에서도 거기에 정밀도가 높은 정전류를 공급할 수 있다.

도 3은 도 1의 실시 형태예의 전류 스위치의 이점을 설명하기 위한 비교예를 도시한 도면이다. 또한, 도 4는 도 3의 비교예의 동작을 설명하는 파형도이다. 이 비교예는, 도 11에 도시한 종래예에서는 전류원과 부하 용량 Co 사이에 스위치가 설치되어 있는 것에 비하여, 전류원의 트랜지스터 P₃와 전원 V_DD사이에 스위치 SW3를 구비하고 있다.

이러한 구성으로 함으로써, 스위치 SW3가 비도통인 경우는, 트랜지스터 P₃가 오프 상태이고, 부하 용량 Co에는 전류 I₁이 공급되지 않는다. 스위치 SW3가 도통하면, 트랜지스터 P₃의 소스 단자의 전압 V_S1이 전원 전압 V_DD로 상승하여 트랜지스터 P₃이 도통하여, 전류 I₁에 의해 부하 용량 Co가 충전된다. 이 때, 트랜지스터 P₃의 드레인 단자가 직접 부하 용량 Co에 접속되어 있기 때문에, 도 11의 종래예와 같이 과도 전류가 흐르지는 않는다.

그러나, 스위치 SW3가 개방되어, 트랜지스터 P₃를 비도통 상태로 하여 전류 I₁을 차단하여도, 소스 단자 V_S1이 높은 임피던스 상태로 되고, 기생 용량 C_P3에 축적된 전하가 방전될 때까지, 소스 단자 V_S1의 전압이 높게 유지되고, 트랜지스터 P₃가 잠시 도통 상태를 유지하여 버린다. 그 결과, 전류 I₁은 도 4에 도시된 바와 같이, 파선과 같이 순간적으로 차단되지 않고 꼬리 부분이 늘어진 파형이 된다. 이 오프 누설 전류의 결과, 부하 용량 Co의 충전이 스위치 SW3를 개방으로 한 뒤에도 계속되어 전압 Vo는 이상적인 파선보다 조금 높은 값으로 된다.

도 1에 도시한 본 발명의 실시 형태예의 회로에서는, 스위치 SW1, SW2의 전환시에, 전류원의 전류 I₁, I₂가 응답성 좋게 전환된다. 따라서, 본 실시 형태예는 상기한 비교예보다도 더욱 고정밀도로 전류를 부하 회로에 공급, 차단할 수 있다.

도 5는 본 실시 형태예의 전류 스위치의 변형예를 도시한 도면이다. 이 회로는 도 1에 도시한 회로와 대응하는 부분에는 동일한 인용 번호를 붙이고 있다. 이 회로가 도 1의 회로예와 다른 점은, 첫째로, 높은 정전압 Vh로서 전원 전압 V_DD가, 낮은 정전압 V1으로서 접지 전압 GND가 부여되고 있는 점이다. 그 경우, 양 전압 Vh, V1은 함께 안정된 전압으로 된다. 그러나, 이러한 전압에서는, 트랜지스터 P₁₁의 소스 단자의 전압 진폭 및 트랜지스터 Q₁₂의 소스 단자의 전압 진폭이 지나치게 커지게 된다. 그리고, 두번째로, 스위치 SW11과 트랜지스터 P₁₁사이에 쌍방향으로 향하는 다이오드 D1, D2를 설치하고, 마찬가지로 스위치 SW12와 트랜지스터 Q₁₂사이에 다이오드 D3, D4를 설치한 점에서도 도 1과 다르다.

이들 다이오드 D1∼D4는 각각 전압 강하의 기능을 갖는다. 따라서, 다이오드 D1∼D4를 설치함으로써 각각의 트랜지스터 P₁₁, Q₁₂의 소스 단자의 진폭은 전원 전압 V_DD에서 다이오드의 포워드 전압만큼 작아진다.

그 이외의 부분에서는, 도 5의 회로는 도 1의 회로와 동일하기 때문에, 그 동작의 설명은 생략한다.

[PLL 회로]

도 6은 상기 전류 스위치를 이용한 PLL(Phase Locked Loop)회로의 개략을 도시한 도면이다. 또한, 도 7은 도 6의 입력 신호 f_in과 전압 Vo의 파형도이다.

도 6에 도시한 PLL 회로는 일반적으로는, 소정의 주파수를 갖는 입력 신호f_in이 공급되고, 그 입력 신호 f_in과 위상 동기하여 정수배의 주파수를 갖는 출력 신호 f_clk를 생성한다. 위상 비교 회로(10)는 입력 신호 f_in과 출력 신호 f_clk를 정수분의 1로 분주한 비교 신호 f_ref와의 위상을 비교한다. 그리고, 입력 신호 f_in의 위상이 앞서는 경우는, 그 위상차에 따른 펄스폭을 갖는 제어 펄스 신호 Pu가 생성된다. 또한, 입력 신호 f_in의 위상이 뒤떨어지는 경우는, 그 위상차에 따른 펄스폭을 갖는 제어 펄스 신호 Pv가 생성된다.

루프 필터(12)는 적분 회로이고, 상기 펄스 신호 Pu, Pv의 펄스폭에 따른 전압 Vo을 생성한다. 예컨대, 펄스 신호 Pu가 발생하였을 때는, 그 펄스폭의 기간, 전류 I₁에 의해 부하 용량 Co를 충전하고, 전압 Vo를 그 펄스폭에 따른 전압만큼 상승시킨다. 또한, 펄스 신호 Pv가 발생하였을 때는, 그 펄스폭의 기간, 전류 I₂에 의해 부하 용량 Co를 방전하고, 전압 Vo를 그 펄스폭에 따른 전압만큼 하강시킨다.

전압 제어 발진 회로(14)는 부하 용량 Co에 생성되는 입력 전압 Vo에 따라서 생성된 주파수의 출력 f_clk를 발생한다. 즉, 입력 전압 Vo에 따라서, 전압 제어 발진 회로(14)의 동적 범위 내의 주파수 범위 내에 있는 주파수를 갖는 출력 신호 f_clk가 생성된다.

따라서, 예컨대, 전압 제어 발진 회로(14)가 높은 입력 전압 Vo에 대하여 높은 주파수의 출력 f_clk를 발생한다고 하면, 입력 신호 f_in이 비교 신호 f_ref보다 위상이 앞서는 경우는, 검출 펄스 Pu에 의해 전압 Vo가 상승하고, 전압 제어 발진 회로(14)가 발생하는 출력 신호 f_clk의 주파수는 높아지게 된다. 그리고, 입력 신호 f_in과 비교 신호 f_ref의 위상이 일치한 시점에서 로크(lock) 상태로 된다.

반대로, 입력 신호 f_in이 비교 신호 f_ref보다 위상이 뒤떨어지는 경우는, 검출 펄스 Pv에 의해 전압 Vo가 하강하고, 전압 제어 발진 회로(14)가 발생하는 출력 신호 f_clk의 주파수는 낮아진다. 그리고, 입력 신호 f_in과 비교 신호 f_ref의 위상이 일치한 시점에서 로크 상태로 된다.

본 발명의 실시 형태예에서는, 통상의 입력 신호에 위상 동기한 클록 출력 신호를 생성하는 PLL 회로에 추가하여, 수신한 FM 신호 f_in의 변조 신호를 전압 Vo로서 생성하는 PLL 회로도 제안한다.

도 7에 도시되는 바와 같이, 입력 신호 f_in이 FM 신호라고 하면, 루프 필터 회로(12)의 출력 Vo는 그 FM 신호의 변조 신호가 된다. 즉, FM 신호 f_in의 주파수가 높아지면, 전압 Vo의 전압도 높아지고, FM 신호 f_in의 주파수가 낮아지면, 전압 Vo의 전압도 낮아진다. 따라서, 도 6에 도시한 PLL 회로는 FM 신호 f_in의 검파 회로로서 이용할 수 있다.

그런데, 도 6에 도시한 PLL 회로에서는, 충전용 전류원 I₁의 스위칭이 제어 펄스 Pu에 의해 행하여지고, 방전용 전류원 I₂의 스위칭이 제어 펄스 Pv에 의해 행하여진다. 따라서, 도 1 또는 도 5에서 도시한 전류 스위치 회로가 도 6의 PLL 회로의 루프 필터(12) 내에서 이용된다.

도 8은 본 실시 형태예의 전류 스위치를 이용한 PLL 회로의 구체적 구성을 도시한 도면이다. 도 6과 동일한 부분에는 동일한 인용 번호가 부여된다. 이 예에서는 적분 회로인 루프 필터 회로(12)의 구성이 구체적으로 도시되어 있다.

루프 필터(12) 내에는 전류원이 되는 P형 트랜지스터 P₁₁과 N형 트랜지스터 Q₁₂가 부하 용량 Co에 직접 접속된다. 또한, 트랜지스터 P₁₁은 P형 트랜지스터 P₁₃과 커런트 미러 회로(current mirror circuit)를 구성하고, 전류원 Io에 대하여 양 트랜지스터의 사이즈비에 따른 전류 I₁이 트랜지스터 P₁₁에 생성된다. 마찬가지로, 트랜지스터 Q₁₂는 N형 트랜지스터 Q₁₄와 커런트 미러 회로를 구성하고, 전류원 Io에 대하여 양 트랜지스터의 사이즈비에 따른 전류 I₂가 트랜지스터 Q₁₂에 생성된다.

그리고, 트랜지스터 P₁₁의 소스 단자에는 제어 펄스 Pu에 의해 제어되는 인버터 회로(18)의 출력이 접속된다. 또한, 트랜지스터 Q₁₂의 소스 단자에는 제어 펄스 Pv에 의해 제어되는 인버터 회로(20)의 출력이 접속된다. 따라서, 제어 펄스 Pu, Pv에 의해, 인버터 회로(18, 20)의 출력이 전원 전압 V_DD또는 접지 GND로 전환된다. 따라서, 인버터 회로(18, 20)가 도 1 및 도 5에서 도시한 스위치 SW11, SW12 등으로 구성되는 정전압 발생 회로에 해당한다.

도 8의 PLL 회로의 루프 필터 회로(12)는 고정밀도로 전류를 부하 용량 Co에공급할 수 있기 때문에, 위상차에 따른 제어 펄스 Pu, Pv의 펄스폭에 정확히 대응한 전압 Vo를 얻을 수 있다. 따라서, 대단히 정밀도가 높은 동작을 행할 수 있다.

도 9는 도 8의 PLL 회로의 루프 필터 회로를 더욱 상세히 도시한 도면이다. 이 상세 회로도에는 루프 필터 회로(12) 내에서의 정전류원 Io를 어떻게 하여 형성할 것인가가 도시되어 있다. 또한, 루프 필터 회로(12) 내의 인버터(18, 20)의 구체적 구성이 도시되어 있다.

도 9에 도시한 루프 필터 회로(12)에는 정(+)단자측(positive phase side) 입력에 정전압 V₂₀이 부여되는 연산 증폭기(22)와, 이 연산 증폭기(22)의 출력이 게이트에 접속되고 소스가 전원 V_DD에 접속된 P형 트랜지스터 P₂₀와, 이 트랜지스터 P₂₀의 드레인과 접지 사이에 접속된 저항 R₂₀으로 이루어진 회로에 의해 일정한 전류 I₃₀이 형성된다. 즉, 저항 R₂₀과 트랜지스터 P₂₀의 접속점 n₂₀이 연산 증폭기(22)의 부(-)단자측 입력에 접속되어 있기 때문에, 전류 I₃₀과 저항 R₂₀에 의해 결정되는 노드 n₂₀의 전압과, 정전압 V₂₀이 동등하게 되도록, 연산 증폭기(22)의 출력 레벨이 생성된다. 그리고, 그 출력 레벨에 따른 전류 I₃₀이 트랜지스터 P₂₀에서 생성된다. 전류 I₃₀이 작아지면 노드 n₂₀의 전압이 낮아지고, 연산 증폭기(22)의 출력 레벨이 상승하여 전류 I₃₀을 증가시킨다. 반대로, 전류 I₃₀이 커지면 노드 n₂₀의 전압이 높아지고, 연산 증폭기(22)의 출력 레벨이 저하하여 전류 I₃₀을 감소시킨다. 따라서, 전류I₃₀은 안정된 정전류로 된다.

P형 트랜지스터 P₂₂, P₂₄는 트랜지스터 P₂₀과 게이트가 공통으로 접속되어 있기 때문에, 트랜지스터 P₂₀의 트랜지스터 사이즈에 따른 일정한 전류 I₂₀, I₁₀이 생성된다. 전류 I₁₀은 커런트 미러 회로를 구성하는 N형 트랜지스터 Q₂₆, Q₂₈을 통해 전류 I₁₁을 생성한다. 전류 I₁₁은 트랜지스터 Q₂₆, Q₂₈의 트랜지스터 사이즈에 따른 전류값으로 된다. 그리고, 커런트 미러 회로를 구성하는 P형 트랜지스터 P₁₃, P₁₁을 통해 충전용 전류 I₁이 생성된다. 마찬가지로, 전류 I₂₀은 커런트 미러 회로를 구성하는 N형 트랜지스터 Q₁₄, Q₁₂를 통해 방전용 전류 I₂를 생성한다. 즉, 연산 증폭기(22) 등에 의해 생성된 전류 I₁₀, I₂₀에 따라서, 충전용 전류 I₁과 방전용 전류 I₂가 생성된다.

도 9에 도시한 루프 필터 회로(12) 내에서는, 인버터(18)는 접지 V_SS와 전원 V_DD사이에 설치된 P형 트랜지스터 P₃₀과 N형 트랜지스터 Q₃₂로 이루어진 CMOS 인버터로 구성된다. 그리고, 위상 비교 회로(10)로부터 검출되는 제어 신호 Pu의 부의 펄스에 의해, 트랜지스터 P₃₀이 도통하고, P형 트랜지스터 P₁₁의 소스 단자에 전원 전압 V_DD를 공급하여 도통시켜 충전 전류 I₁을 공급한다. 따라서, 제어 신호 Pu의 펄스폭에 따른 시간, 충전 전류 I₁에 의해 부하 용량 Co가 충전되고, 전압 Vo가 상승한다.

한편, 인버터(20)는 마찬가지로 P형 트랜지스터 P₃₄와 N형 트랜지스터 Q₃₆으로 이루어진 CMOS 인버터로 구성된다. 그리고, 위상 비교 회로(10)로부터 검출되는 제어 신호 Pv의 정(+)의 펄스에 의해, 트랜지스터 Q₃₆이 도통하고, N형 트랜지스터 Q₁₂의 소스 단자에 접지 전압 V_SS를 공급하여 도통시켜 방전 전류 I₂를 공급한다. 따라서, 제어 신호 Pv의 펄스폭에 따른 시간, 방전 전류 I₂에 의해 부하 용량 Co가 방전되고, 전압 Vo가 하강한다.

따라서, 위상 비교 회로(10)가 입력 신호 f_in의 주파수가 높고 비교 신호 f_ref보다도 위상이 앞서는 것을 검출하였을 때는, 그 위상차에 따른 펄스폭을 갖는 제어 신호 Pu를 출력한다. 그 결과, 전압 Vo는 펄스 폭에 따른 분만큼 상승하여 출력 신호 f_out의 주파수를 높게 한다. 반대로, 위상 비교 회로(10)가 입력 신호 f_in의 주파수가 낮고 비교 신호 f_ref보다도 위상이 뒤떨어지는 것을 검출하였을 때는, 그 위상차에 따른 펄스폭을 갖는 제어 신호 Pv를 출력한다. 그 결과, 전압 Vo는 펄스폭에 따른 분만큼 하강하여 출력 신호 f_out의 주파수를 낮게 한다.

이와 같이, 도 8 및 도 9의 PLL 회로에서는, 전류원용 트랜지스터 P₁₁과 인버터(18)와 부하 용량 Co로 이루어진 전류 스위치에 의해, 정밀하게 부하 용량 Co를 일정한 전류 I₁으로 충전할 수 있다. 또한, 마찬가지로, 전원용 트랜지스터 Q₁₂와 인버터(20)와 부하 용량 Co로 이루어진 전류 스위치에 의해, 정밀하게 부하 용량 Co를 일정한 전류 I₂로 방전할 수 있다.

또한, 루프 필터 회로(12) 내의 전류원 I₁과 전류원 I₂가 정확하게 부여되기 때문에, PLL 회로의 응답이 빠르게 되고, PLL 회로 특유의 지터를 저감할 수 있다. 또, 루프 필터 회로의 정밀도를 상승시킴으로써, 다른 회로의 격차 허용도(variation tolerance)를 늘릴 수 있다.

[DA 변환기 회로]

도 10은 본 실시 형태예의 전류 스위치를 이용한 DA 변환기 회로를 도시한 도면이다. 이 DA 변환기 회로는 정전류원용 트랜지스터로서, P형 트랜지스터 P₀∼P_n이 병렬로 설치된다. 이들 트랜지스터는 P형 트랜지스터 P₄₀과 게이트가 공통으로 접속되어 커런트 미러 회로를 구성한다. 트랜지스터 P₄₀에는 정전류원 I₄₀이 접속된다. 이 정전류원 I₄₀의 생성은 도 9에 도시한 연산 증폭기(22), 트랜지스터 P₂₀, 저항 R₂₀, 트랜지스터 P₂₂, 트랜지스터 Q₁₄, Q₁₂로 이루어진 동일한 회로 구성에 의해 실현된다.

정전류용 트랜지스터 P₀∼P_n은, 각각의 사이즈가, 도시된 바와 같은 전류값 I_A, 2I_A, 2²I_A· · · 2^n-3I_A, 2^n-2I_A, 2^n-1I_A, 2ⁿI_A로 되도록 설계된다. 그리고, 그들 트랜지스터 P₀∼P_n의 도통, 비도통을 대응하는 인버터(30∼38)에 의해 제어한다.즉, 인버터가 H 레벨을 출력할 때에, 대응하는 정전류원 트랜지스터 P₀∼P_n이 도통한다. 반대로, 인버터가 L 레벨을 출력할 때에, 대응하는 정전류원 트랜지스터 P₀∼P_n이 비도통으로 된다.

따라서, 디지탈 입력 D₀∼D_n을 인버터(42)에서 논리 반전한 신호에 의해, 인버터(30∼38)가 제어되고, 디지탈 입력이 1의 비트에 대응하는 정전류원 트랜지스터가 도통한다. 그리고, 그들 합계 전류가 부하 저항 R₄₀에 공급된다. 정전류가 고정밀도로 부여됨으로써, 부하 저항 R₄₀의 전압 강하가 정밀하게 생성된다. 그래서, 전압 Vo가 버퍼 증폭기(40)에 의해 증폭되어 아날로그 전압 출력 V_out이 생성된다.

디지탈 입력값에 따라서, 정밀도가 높은 전류가 부하 저항에 부여되기 때문에, 정밀도가 높은 디지탈·아날로그 변환을 행할 수 있다. 특히, 전류원이 되는 트랜지스터 P₀∼P_n의 오프 누설 전류가 없어지게 됨으로써, 고속으로 DA 변환하는 경우에 변환 정밀도가 향상한다.

이상 설명한 바와 같이, 본 발명에 의하면, 정전류를 정밀하게 공급할 수 있는 전류 스위치를 제공할 수 있다. 그리고, 이 전류 스위치를 이용하여 PLL 회로를 구성함으로써, 고정밀도로 동작가능한 PLL 회로를 제공할 수 있다. 또한, 전류 스위치를 이용한 DA 변환기 회로를 구성함으로써, 고정밀도로 변환가능한 DA 변환기 회로를 제공할 수 있다.

Claims

부하 회로에 정전류를 공급하는 전류 스위치 회로에 있어서,

게이트에 소정의 정전압이 공급되고, 드레인이 상기 부하 회로에 접속되는 트랜지스터와;

제어 신호에 응답하여, 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 트랜지스터의 소스에 공급하는 정전압 공급 회로를 구비하며,

상기 정전압 공급 회로에 의해 상기 제1 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 도통하여 상기 정전류를 상기 부하 회로에 공급하고, 상기 제2 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 비도통으로 되어 상기 정전류를 차단하고,

상기 트랜지스터의 소스와 상기 정전압 공급 회로 사이에 전압 강하 소자가 설치된 것을 특징으로 하는 전류 스위치 회로.
제1항에 있어서, 상기 트랜지스터는 P형 MOS 트랜지스터이고, 상기 제1 정전압은 상기 제2 정전압보다 높은 것을 특징으로 하는 전류 스위치 회로.
제1항에 있어서, 상기 트랜지스터는 N형 MOS 트랜지스터이고, 상기 제1 정전압은 상기 제2 정전압보다 낮은 것을 특징으로 하는 전류 스위치 회로.
제1항에 있어서, 상기 정전압 공급 회로는 제1 정전압과 제2 정전압 사이에 형성된 인버터 회로를 포함하고, 입력으로 공급되는 상기 제어 신호에 응답하여 상기 제1 정전압 또는 상기 제2 정전압을 그 출력으로 생성하는 것을 특징으로 하는 전류 스위치 회로.
입력 신호의 위상에 동기한 출력 신호를 생성하는 PLL 회로에 있어서,

상기 입력 신호의 위상과 상기 출력 신호를 분주한 비교 신호의 위상을 비교하여, 그 위상차에 따른 제어 신호를 생성하는 위상 비교 회로와;

필터 회로로서, a) 부하 용량과,

b) 게이트에 소정의 정전압이 공급되고 드레인이 상기 부하 용량에 접속되는 트랜지스터 및 상기 제어 신호에 응답하여 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 트랜지스터의 소스에 공급하는 정전압 공급 회로를 포함하고, 상기 정전압 공급 회로에 의해 상기 제1 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 도통하여 정전류를 상기 부하 용량에 공급하고, 상기 제2 정전압이 상기 트랜지스터의 소스에 공급될 때에 상기 트랜지스터가 비도통으로 되어 상기 정전류를 차단하는 전류 스위치

를 포함하는 필터 회로와;

상기 부하 용량의 전압이 입력 전압으로서 부여되고, 상기 입력 전압에 따른 주파수를 갖는 신호를 상기 출력 신호로서 생성하는 전압 제어 발진 회로를 구비하며,

상기 트랜지스터의 소스와 상기 정전압 공급 회로 사이에 전압 강하 소자가 설치된 것을 특징으로 하는 PLL 회로.
입력 신호의 위상에 동기한 출력 신호를 생성하는 PLL 회로에 있어서,

상기 입력 신호의 위상과 상기 출력 신호를 분주한 비교 신호의 위상을 비교하여, 그 위상차에 따른 제어 신호를 생성하는 위상 비교 회로와;

필터 회로로서, a) 부하 용량과,

b) 게이트에 소정의 정전압이 공급되고 드레인이 상기 부하 용량에 접속된 P형 제1 트랜지스터 및 상기 제어 신호에 응답하여 제1 정전압 또는 이 제1 정전압과 다른 제2 정전압을 상기 제1 트랜지스터의 소스에 공급하는 제1 정전압 공급 회로를 포함하고, 상기 제1 정전압 공급 회로에 의해 상기 제1 정전압이 상기 제1 트랜지스터의 소스에 공급될 때에 상기 제1 트랜지스터가 도통하여 제1 정전류로 상기 부하 용량을 충전하고, 상기 제2 정전압이 상기 제1 트랜지스터의 소스에 공급될 때에 상기 제1 트랜지스터가 비도통으로 되어 상기 제1 정전류를 차단하는 제1 전류 스위치와,

c) 게이트에 소정의 정전압이 공급되고 드레인이 상기 부하 용량에 접속된 N형 제2 트랜지스터 및 상기 제어 신호에 응답하여 제3 정전압 또는 이 제3 정전압과 다른 제4 정전압을 상기 제2 트랜지스터의 소스에 공급하는 제2 정전압 공급 회로를 포함하고, 상기 제2 정전압 공급 회로에 의해 상기 제4 정전압이 상기 제2 트랜지스터의 소스에 공급될 때에, 상기 제2 트랜지스터가 도통하여 제2 정전류에 의해 상기 부하 용량을 방전하고, 상기 제3 정전압이 상기 제2 트랜지스터의 소스에 공급될 때에, 상기 제2 트랜지스터가 비도통으로 되어 상기 제2 정전류를 차단하는 제2 전류 스위치

를 포함하는 필터 회로와;

상기 부하 용량의 전압이 입력 전압으로서 부여되고, 상기 입력 전압에 따른 주파수를 갖는 신호를 상기 출력 신호로서 생성하는 전압 제어 발진 회로를 구비하며,

상기 제1 트랜지스터의 소스와 상기 제1 정전압 공급 회로의 사이 및 상기 제2 트랜지스터의 소스와 상기 제2 정전압 공급 회로의 사이에 전압 강하 소자가 설치된 것을 특징으로 하는 PLL 회로.
제5항 또는 제6항에 있어서, 상기 입력 신호로서 FM 신호가 부여되고, 상기 부하 용량의 전압은 상기 FM 신호의 복조 신호로서 출력되는 것을 특징으로 하는 PLL 회로.