KR100310208B1 - 동기신호생성장치 - Google Patents

동기신호생성장치 Download PDF

Info

Publication number
KR100310208B1
KR100310208B1 KR1019940006221A KR19940006221A KR100310208B1 KR 100310208 B1 KR100310208 B1 KR 100310208B1 KR 1019940006221 A KR1019940006221 A KR 1019940006221A KR 19940006221 A KR19940006221 A KR 19940006221A KR 100310208 B1 KR100310208 B1 KR 100310208B1
Authority
KR
South Korea
Prior art keywords
signal
circuit
digital data
delay
time interval
Prior art date
Application number
KR1019940006221A
Other languages
English (en)
Other versions
KR940022229A (ko
Inventor
이소자끼마사아끼
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR940022229A publication Critical patent/KR940022229A/ko
Application granted granted Critical
Publication of KR100310208B1 publication Critical patent/KR100310208B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing
    • G11B20/04—Direct recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9265—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal
    • H04N5/9267—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/935—Regeneration of digital synchronisation signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
    • H04N5/7826—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape
    • H04N5/78263—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape
    • H04N5/78266—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape using more than one track for the recording of one television field or frame, i.e. segmented recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H04N5/9265—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal
    • H04N5/9267—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals
    • H04N5/9268—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation with processing of the sound signal using time division multiplex of the PCM audio and PCM video signals with insertion of the PCM audio signals in the vertical blanking interval of the PCM video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(목적) 본 발명은 디지털 데이터의 동기 신호를 검출하고 동기 신호 생성 장치에 적용하는데 적합한 동기 신호 장치에 관한 것이다.
(구성) 본 발명은 디지털 데이터를 시간 간격 L 단위로 지연시켜서, L 의 n 배의 지연 시간을 갖는 복수의 디지털 데이터를 얻는 지연 수단과, 디지털 데이터를 두값 단위로 지연시켜서, 고정 데이터 패턴과 일치하는 위상을 검출하는 두값 밀기 수단과, 이 검출 결과에 따라서 지연 수단으로부터 출력되는 복수의 디지털 데이터를 각각 두값 밀기하는 복수의 두값 밀기 수단과, 복수의 두값 밀기 수단에 의해서 두값 밀기된 복수의 디지털 데이터와 고정 패턴과의 일치를 각각 검출하는 복수의 동기 검출 수단과, 이 동기 검출 수단의 출력 신호에 따라서 동기 신호를 생성하는 동기 신호 생성 수단으로 이루어져 있다.

Description

동기 신호 생성 장치
(산업상의 이용분야)
본 발명은 디지털 데이터의 동기 신호를 검출하는 동기 신호 생성 장치에 적용하는데 적합한 동기 신호 생성 장치에 관한 것이다.
(종래 기술)
디지털 데이터는 재생할 때 필요한 싱크 패턴, ID0 (후술하는 싱크 블럭에각각 부여되는 식별 번호), ID1(데이터 내용을 나타냄) 및 데이터에 의하여 구성된다. 이와같은 디지털 데이터의 싱크 패턴을 검출하여 동기 신호를 생성하는 동기 신호생성 장치로서는 예를들어 제 11 도에 나타낸 것 등이 있다.
제 11 도에 있어서, (1)은 도시하지 않은 디지털 VTR 의 재생계 등으로부터 공급되는 디지털 데이터를 지연회로(2), 후술하는 가변 밀기 레지스터(7) 및 두값 밀기 검출 회로(6)에 각각 공급하기 위한 입력 단자, (2)는 입력 단자(1)를 거쳐서 공급되는 디지털 데이터를 소정의 지연시간 L 만큼 지연시키는 지연 회로, (3)은 이 지연회로(2)의 지연 출력을 다시 5L 만큼 지연시키는 지연 회로, (4)는 지연 회로(3)의 지연 출력 Dx 을 후술하는 두값 레지스터 위상 보정 회로 (16)에서의 제어 신호에 기초하여 랫치하는 가변 밀기 레지스터, (5)는 이 가변 밀기 레지스터의 랫치 출력을 도시하지 않는 VTR 의 재생계 등에 공급하기 위한 출력단자이다. 여기에서, 지연시간 L 은 다음에 설명하는 싱크 블럭 하나의 길이에 대응하는 시간이다.
또, (6)은 두값 밀기 검출 회로에서, 입력 단자(1)를 통하여 공급된 디지털 데이터 D0 의 두값 밀기량을 후술하는 싱크 패턴에 포함된 두값 밀기 정보에 기초하여 검출하고, 검출한 밀기량 데이터(이하, 신호라고만 기술함) PHO 를 가변 밀기 레지스터(7 및 10), 그리고 후술하는 두값 밀기 위상 보정 회로(16)에 각각 공급한다.
가변 밀기 레지스터(7)는 입력 단자(1)를 통하여 공급된 디지털 데이터 D0를 두값 밀기 검출 회로(8)에서의 밀기량 데이터 PH0 에 기초하여 두값 밀기 한다. 또, 가변 밀기 레지스터(10)는 지연회로(2)에서의 지연 시간 L 만큼 지연시킨 디지털 데이터 D1 를 두값 밀기 검출회로(6)에서의 밀기량 데이터 PH0 에 기초하여 두값 밀기 한다.
이들 가변 밀기 레지스터 (7 및 10)의 밀기 출력 SD0 및 SD1 은 동기/ID 검출 회로(8 및 11)에 각각 공급된다. 이들 동기/ID 검출회로(8 및 11)는 가변 밀기 레지스터(7 및 10)로부터 각 밀기 출력 SD0 및 SD1, 즉, 입력 단자(1)를 통하여 공급되는 디지털 데이터 D0 및 이 디지털 데이터 D0 가 지연시간 L 만큼 지연된 디지털 데이터 D1 의 싱크 패턴 및 ID(ID0 및 ID1)을 각각 검출하고, 각각 검출된 싱크패턴, ID 데이터를 비교기(comparator; 9)에 공급한다.
비교기(9)는 동기/ID 검출회로(8 및 11)로부터의 싱크패턴 및 ID 데이터를 각각 비교하고, 그 비교결과로서의 신호 SY1 를 동기 위치 보정 회로(12)에 공급한다. 이 동기 위치 보정 회로(12)는 비교기(9)로부터의 신호 SY1 및 동기/ID 검출 회로(8)로부터의 신호 ID0 에 의거하여 그 동기 신호의 위치를 보정하기 위한 보정 신호를 두값 밀기 위상 보정 회로(16)에 공급함과 동시에 관성 회로(13)에 신호 SYx 를 공급한다.
두값 밀기 위상 보정 회로(16)는 동기 위치 보정 호로(12)로부터의 신호 SYx 에 의거하여 두값 밀기를 행하기 위한 보정 신호를 발생하고, 이것을 가변 밀기 레지스터(4)에 공급한다. 이로써, 가변 밀기 레지스터(4)는 지연회로(3)로부터의 디지털 데이터 Dx 를 랫치하고, 출력 단자(5)를 거쳐서 도시하지 않은, 예를들어 디지털 VTR 등의 재생계에 공급한다.
한편, 관성 회로(13)는 동기 위치 보정 회로(12)로 부터의 신호 SYx 에 의거하여 임시동기 신호 SY1 를 발생하고, 발생한 임시동기 신호 SY1 를 마스크 회로(14)에 공급한다. 마스크 회로(14)는 관성 회로(13)로부터의 임시동기 신호 SY1중에서, 상술한 지연시간 L 보다도 짧은 주기의 임시동기 신호 SY1 를 출력하지 못하게 한다. 그리고, 그 이외의 것을 동기 신호 SYm 로 하여 출력 단자(15)를 거쳐서 도시하지 않은 디지털 VTR 등의 재생계에 공급한다.
다음에, 제 12 도를 참조하여 제 11 도에 나타낸 동기 위치 보정 회로(12) 및 두값 밀기 위상 보정 회로(16)의 내부구성에 관해 설명한다.
도면에서, (50)은 제 11 도에 나타낸 비교기(9)로부터의 비교 출력으로서의 신호 SY1 가 공급되는 입력 단자이고, 이 입력 단자(50)를 거쳐서 신호 SY1 가 싱크 지연 제어기(55)에 공급된다. (54)는 제 11 도에 나타낸 동기/ID 검출 회로(8)로부터의 출력이 되는, ID0 가 공급되는 입력 단자이다.
싱크 지연 비교기(55)는 입력단자(50)를 거쳐서 제 11 도에 나타낸 비교기(9)로부터 공급되는 신호 SY1 및 입력단자(54)를 거쳐서 제 11 도에 나타낸 동기/ID 검출회로(8)로부터 공급되는 신호 ID0 에 의거하여 신호 LD0, LD1, LD2, LD3 및 LD4 를 출력한다.
여기서, 신호 SY1, 신호 ID0 및 신호 LD0, LD1, LD2, LD3, LD4 의 관계에 관하여 설명한다.
먼저, 신호 SY1 이 "0" 일때는, 신호 LD0, LD1, LD2, LD3 및 LD4 는 어느 것이나 "0"이 된다. 그리고, 신호 SY1 이 "1" 일때, LD0, LD1, LD2, LD3 및 LD4 는 각각 신호 ID0 의 값에 의거하는 값이 된다. 싱크 지연 제어기(55)는 ID0 의 값에따라 신호 LD0, LD1, LD2, 및 LD3 의 값을 결정하기 위한 표를 갖는다.
즉 , 신호 SY1 이 "1" 일 때에는 ID0 의 값에 응답하여 신호 LD0, LD1 및 LD2, LD3 는 각각 다음에 도시하는 바와 같이된다.
신호 LD0 는 지연회로(56) 및 후술하는 두값 밀기 위상 보정 회로(16)의 지연회로(68)에 각각 공급된다. 지연회로(56)에서 지연된 신호 LD0 는 가산회로 LD0 는 가산 회로(57)에 공급된다. 신호 LD1 는 이 가산회로(57) 및 두값 밀기 위상 보정 회로(16)의 지연회로(69)에 각각 공급된다. 이 가산회로(57)는 싱크 지연 제어기(55)로부터의 신호 LD1 과 지연회로(56)로부터의 출력(신호 LD0 를 지연한 신호)를 가산하고, 그 가산결과인 신호 SL1 을 지연회로에 공급한다.
이 지연회로(58)에서 지연된 가산회로(57)의 출력은 가산회로(59)에 공급된다. 싱크 지연 제어기(55)로부터의 신호 LD2 는 이 가산회로(59) 및 후술하는 두값 밀기 위상 보정회로 (16)에 각각 공급된다. 이 가산회로(59)는 싱크 지연제어기(55)로부터의 신호 LD2 와, 지연회로(58)로부터의 지연출력(신호 LD0 를지연한 신호에 신호 LD1 을 가산한 신호를 지연한 신호)를 가산하여 그 가산 결과인 신호 SL2 를 지연회로(60)에 공급한다.
지연회로(60)는 가산회로(59)의 가산 출력을 지연하여 가산회로(61)에 공급한다. 싱크지연 제어기(55)로부터의 신호 LD3 은 이 가산회로(61) 및 후술하는 두값 밀기 위상 보정 회로(16)에 각각 공급된다.
이 가산회로(61)는 싱크 지연 제어기(55)로부터의 신호 LD3 에 지연회로(60)로부터의 지연 출력(신호 LD0 를 지연한 신호에 신호 LD1 를 가산하고, 이 신호를 지연한 신호에 신호 LD2 를 가산하며, 다시 이 신호를 지연한 신호)을 가산하고, 그 가산결과인 신호 SL3 를 지연회로(62)에 공급한다.
지연회로(62)는 가산회로(61)로부터의 가산 출력을 지연하여 가산회로(63)에 공급한다. 싱크 지연 제어기(55)로부터의 신호 LD4 는 이 가산회로(63) 및 후술하는 두값 밀기 위상 보정 회로(16)에 각각 공급된다. 이 가산회로(63)는 싱크 지연 제어기(55)로부터의 신호 LD4 및 지연회로(62)로부터의 지연출력 (신호 LD0 를 지연한 신호에 신호 LD1 을 가산하고, 이 신호를 지연한 신호에 신호 LD2 를 가산하며, 다시 이 신호를 지연시킨 신호에 신호 LD3 를 가산하여, 이 신호를 지연한 신호)을 가산하고, 그 가산결과인 신호 SL4 를 지연회로(64) 및 후술하는 두값 밀기 위상 보정 회로(16)에 각각 공급한다.
지연회로(64)는 가산회로(63)로부터의 신호 SL4 를 지연하여 신호 SYx 를 얻고, 이 SYx 를 지연회로(66) 및 후술하는 두값 밀기 위상 보정 회로(16), 출력 단자(65)를 거쳐서 제 11 도에 나타낸 관성 회로(13)에 각각 공급한다.
한편, 두값 밀기 위상 보정 회로(16)의 지연회로(68)는 제 11 도에 표시한 두값 밀기 검출회로(6)로부터의 밀기량 데이터 PHO 에 의거하여 싱크지연 제어기(55)로부터의 신호 SL0(제 12 도에서는 신호 LD0 와 같이됨)을 지연하여 지연신호 PL0 를 얻고, 이 신호 PL0 를 지연회로(69)에 공급한다. 지연회로(69)는 가산회로(57)로부터의 신호 SL1 을 가능(enable)으로 하여 입력단자(67)를 거쳐서 공급되는 밀기량 데이터 PH0 에 의거하여 지연회로(68)로부터의 신호 PL0 를 지연하여 신호 PL1 을 얻고, 이 신호 PL1 을 지연회로(70)에 공급한다.
지연회로(70)는 가산회로(59)로부터의 신호 SL2 를 가능(enable)으로 하여 입력단자(67)를 거쳐서 공급되는 밀기량 데이터 PH0 에 의거하여 지연회로(69)로부터의 신호 PL1 을 지연하여 신호 PL2 를 얻고, 이 신호 PL2 를 지연회로(71)에 공급한다.
지연 회로(71)는 가산 회로(61)로부터의 신호 SL3 를 가능(enable)으로 하여 입력단자(67)를 거쳐서 공급되는 밀기량 데이터 PH0 에 의거하여 지연회로(70)로부터의 신호 PL2 를 지연하여, 신호 PL3 를 얻고, 이 신호 PL3 를 지연회로(72)에 공급한다. 지연회로(72)는 가산회로(63)으로부터의 신호 SL4 를 가능(enable)으로 하여 입력단자(67)를 거쳐서 공급되는 밀기량 데이터 PH0 에 의거하여 지연 회로(71)로부터의 신호 PL3 를 지연하여 신호 PL4 를 얻고, 이 신호 PL4 를 지연 회로(73)에 공급한다. 지연회로(73)는 지연회로(72)로부터의 신호 PL4 를 동기 위치 보정 회로(12)의 지연회로(64)로부터의 신호 SL5 을 가능(enable)으로 하여 지연해서 신호 PL5 를 얻고, 이 신호 PL5 를 지연회로(74)에 공급한다. 지연회로(74)는 지연회로(66)로부터의 신호 SL6 를 가능으로 하고 지연회로(73)로부터의 신호 PL5 를 지연하여 신호 PHL 를 얻고, 이 신호 PHL 를 출력단자(75)를 거쳐서 제 11 도에 나타내는 가변 밀기 레지스터(4)에 공급한다.
다음에, 제 13 도 및 제 14 도를 참조하여 제 12 도에 도시한 지연회로(69, 70, 71, 72 및 74)의 내부구성 및 제 11 도에 도시한 관성 회로(13), 마스크 회로(14)의 내부구성에 관하여 순차 설명한다.
제 13A 는 제 12 도에 도시한 지연회로(69, 70, 71 및 72)의 내부구성을 나타내며, 도면에서, (100)은 신호 LDIN(제 12 도에서 싱크지연 제어기(55)로부터 공급되는 신호 LD0, LD1, LD2, LD3, LD4)가 공급되는 단자이고, (101)은 신호 SLIN(제 12 도에서는 싱크 지연 제어기(55), 가산회로(57, 59, 61, 63)에서 공급되는 신호 SL0, SL1, SL2, SL3, SL4)가 공급되는 입력 단자며, (102)는 밀기량 데이터 PHO(제 12 도에서 입력단자(67)를 거쳐서 공급되는 밀기량 데이터 PH0)가 공급되는 입력단자며, (103)은 신호 PIN(제 12 도에서 신호 PL0, PL1, PL2, PL3 및 PL4)가 공급되는 입력 단자이고, (107)은 도시되지 않은 VTR 등의 본체 회로 등으로부터의 클럭 신호가 공급되는 입력 단자이며, (108)은 제 12 도에서 신호 PL0 내지 PL4 를 출력하기 위한 출력 단자이다. 그리고, 지연회로(68)는 플립플롭 회로로 구성하는 것으로 한다.
이 제 13A 도에 도시하는 지연회로(69 내지 72)는 밀기량 데이터 PHO 가 공급되는 입력단자(102)가 스위치(104)의 한쪽 고정 접점(104a)에 접속되고, 입력 단자(103)가 스위치(104)의 다른쪽 고정 접점(104b)에 접속되며, 이 스위치(104)의가동접점(104c)이 스위치(105)의 다른쪽 고정 접점(105b)에 접속되고, 이 스위치(105)의 한쪽 고정 접점이 플립플롭 회로(106)의 비반점 출력 단자 Q 에 접속되며, 이 스위치(105)를 가동 접점이 플립플롭 회로(106)의 데이터 입력단자 D 에 접속되고, 이 플립플롭 회로(106)의 클럭 입력단자에 입력단자(107)가 접속되며, 이 플립플롭 회로(106)의 비반전 출력 단자와 출력 단자(108)에 접속되고, 더우기, 입력 단자(100)를 거쳐서 공급되는 신호 LDIN(제 12 도에서 싱크 지연 제어기(55)로부터의 신호 LD0, LD1, LD2, LD3 및 LD4)를 스위치(104)의 제어용으로 하고, 입력 단자(101)를 거쳐서 공급되는 신호 SLIN(제 12 도에서는 싱크 지연 제어기(55), 가산회로(57, 59, 61 및 63)로부터의 신호 SL0, SL1, SL2, SL3 및 SL4)를 스위치(105)의 제어용으로 하여 구성된다.
여기서, 스위치(104)는 입력 단자(100)를 거쳐서 공급되는 신호 LDIN 가 "1" 일때에 그 가동접점(104c)이 한쪽 고정 접점(104a)에 접속되고, 입력단자(102)를 거쳐서 공급되는 밀기량 데이터 PH0 를 선택하도록 되어있다. 그리고, 스위치(105)는 입력 단자(101)를 거쳐서 공급되는 신호 SLIN 가 "1" 일때에 그 가동접점(105c)이 다른쪽 고정접점(105b)에 접속되어, 스위치(104)로부터 공급되는 신호를 선택하도록 되어있다.
제 13B 도는 제 11 도에 도시한 관성 회로(13)의 내부 구성예를 나타내며, 이 제 13B 도에 도시하는 바와 같이, 관성 회로(13)는 제 11 도 및 제 12 도에 도시한 동기 위치보정 회로(12)로부터의 신호 SYx 가 공급되는 입력단자(110)이며, 이 입력 단자(110)를 거쳐서 공급되는 신호 SYx 로 리셋되는 계수기(111)및 입력단자(110)를 거쳐서 공급되는 신호 SYx 와 계수기 (111)의 출력과의 논리곱을 취하는 앤드회로(112) 및 이 앤드 회로(112)의 출력을 제 11 도에 도시한 마스크 회로(14)에 공급하기 위한 출력단자(113)로 구성된다.
이 관성 회로(13)는 입력 단자(110)를 거쳐서 신호 SYx 가 공급되면, 그 시점에서 계수기(111)를 리셋하여 계수를 개시하고, 계수기(111)의 출력과 신호 SYx 의 논리합을 취하므로서 소정주기 L 의 임시동기 신호 SY1 을 얻고, 이 임시 동기신호 SY1 를 출력단자(113)를 거쳐서 제 11 도에 도시한 마스크 회로(14)에 공급한다.
제 14 도는 제 11 도에 도시한 마스크 회로(14)의 내부구성예를 나타내며, 이 제 14 도에 도시하는 마스크 회로(14)는 제 11 도에 도시한 관성 회로(13)로부터의 임시 동기 신호 SY1 가 공급되는 입력 단자(115)와, 이 입력 입력 단자(115)를 거쳐서 공급되는 임시 동기신호 SY1 로 리셋된 후에 계수를 개시하는 계수기(116)와, 이 계수기(116)의 출력을 랫치하는 플립플롭 회로(117)와, 계수기(116)의 출력과 플립플롭 회로(119)의 출력의 논리곱을 취하고, 그 논리곱을 계수기(116)의 제어용 단자에 공급하는 플립플롭 회로(119)와, 플립플롭 회로(117)의 출력을 출력하기 위한 출력단자(120; 제 11 도에서 동기신호 SYm 를 출력하는 출력단자(15)로 됨)로 구성된다.
여기서, 제 15 도를 참조하여 제 14 도에 도시한 마스크 회로(14)의 동작에 관하여 설명한다. 이 제 15 도에서 m1 은 제 14 도에 도시한 입력 단자(115)를 거쳐서 계수기(116)의 리셋 단자 reset 에 공급되는 임시 동기 신호 SY1 이고, m2 는계수기(116)로부터 출력되는 캐리 신호이며, m3 는 플립플롭 회로(117)의 비반전 출력단자 Q 로부터 출력되는 랫치 출력이고, m4 는 플립플롭 회로(119)의 비반전 출력 단자 Q 로부터 출력되는 래치 출력이며, m5 는 플립플롭 회로(119)의 반전 출력 단자 IQ 로부터 출력되어, 계수기(116)의 제어단자에 공급되는 랫치 출력이다.
계수기(116)는 자기의 리셋 단자 reset에 공급되는 신호 m1 가 높은 수준(high level) "1"로 되면 리셋하고, 자기의 제어 단자에 공급되는 신호 m5 가 낮은 수준(low level) "0"으로 되면 계수를 정지하며, 자기의 제어 단자에 공급되는 신호 m5 가 높은 수준(high level) "1"이 되면 계수를 증가하여 L-1 주기를 계수한다.
계수기(115)틀 거쳐서 계수기(116)의 리셋 단자 reset 에 공급되는 신호에 m1 이 높은 수준(high level) "1" 이 되면 계수기(116)는 리셋된다. 계수기 (116)는 제어단자에 공급되는 신호 m5 가 높은 수준(high level) "1"이 되면 L-1 주기분의 계수를 행하고, L-1 주기분의 계수치까지 계수하면 제 15 도에 나타내는 캐리 신호 m2 를 출력한다.
이 캐리 신호 m2 는 플립플롭 회로(117)의 데이터 입력 단자 D 에 공급된다. 플립플롭 회로(117)는 계수기(116)로 부터의 캐리신호 m2 를 도시하지 않은 시스템 클럭에 의하여 랫치한다. 이 랫치 출력이 제 15 도에 도시하는 랫치 출력 m3 이 된다. 이 랫치 출력 m3 은 출력단자(120)를 거쳐서 신호 SY1 로서 출력된다.
한편, 계수기(116)로부터의 캐리 신호 m2 는 앤드 회로(118)에 공급되고, 이 앤드 회로(118)에서 플립플롭 회로(119)의 반전 출력 단자 IQ 로부터 출력되는 신호 m4 와 논리합이 취해진다. 캐리 신호 m2 가 높은수준(high level) "1"이고, 신호 m4 가 낮은 수준(low level) "0"인 경우는 이 오어회로(118)의 출력은 높은 수준(high level) "1"로 된다. 따라서, 이 경우 다음 클럭에서 신호 m1 이 낮은 수준(low level) "0" 의 배로는, 플립플롭 회로(119)의 비반전 출력 단자 Q 의 출력은 높은 수준(high level) "1", 반전 출력 단자 IQ 의 출력은 낮은 수준(low level) "0" 으로 되어, 계수기(116)의 동작은 정지한다. 그러나, 신호 m1 이 높은 수준(high level) "1"로 입력된 경우에는 플립플롭 회로(119)는 리셋되고, 신호 m5 는 높은 수준(high level) "1"로 되므로, 계수기(116)가 동작을 개시한다.
계수기(116)는 신호 m1 가 높은 수준(high level) "1"이 된 시점에 리셋된 후에 신호 m5 가 높은 수준(high level) "1"로 되어 있는 기간에 있어서는, 계수 상향하고, (L-1) 주기를 계수하면 상술한 캐리 신호 m2 를 출력한다.
이 제 15 도의 예에서는 신호 m1 의 좌로부터 4 번째의 펄스가 마스크되게 된다. 즉, 계수기(116)는 신호 m1 의 좌로부터 3 번째의 펄스에서 리셋된 후에 계수를 개시하지만, (L-1) 주기를 계수하기 전에 신호 m1 의 좌로부터 4 번째의 펄스에 의하여 리셋된다. 그리고, 이 리셋 후에 다시 계수를 개시하고, (L-1) 주기를 계수하였을 때 캐리 신호 m2 를 출력한다. 이상의 동작에 의하여 마스크 회로(14)는 (L-1) 주기에 채워지지 않고 펄스를 마스크할 수 있다.
여기서, 제 16 도 및 제 17 도를 참조하여 디지털 VTR 의 포맷의 한 예에 관하여 설명한다.
제 16 도에서, SB 는 디지털 VTR 의 1 싱크 블럭의 포맷을 도시한다. 하나의싱크 블럭은. SY0 및 SY1 (싱크 패턴), ID0 및 ID1(ID), D0, D1,...D161(데이터), P0, P1...P13(내부 패리티)로 구성되고, 싱크 이외의 구성요소 전체에 의해 내부 부호 블럭으로 된다.
제 17 도는 디지털 VTR 의 테이프 포맷의 한 예를 도시한다. 이 제 17 도에 도시하는 바와 같이, 이 예에서는, 1 필드가 6 본의 기록 트랙(세그먼트)로 구성되고, 각 세그먼트는 중앙에 4 개의 오디오 섹터 A1 내지 A4, 이들 오디오 섹터 A1 내지 A4 의 양단에 서보 트랙킹 데이터 S, 이들 서보 트랙킹 데이터 S 의 양단에 비디오 섹터 V 가 각각 배치되어 구성된다.
그리고, 오디오 섹터 A1 내지 A4 는, 동도면에 도시하는 바와 같이, 2 세그먼트 마다에 배열이 바뀌어져 있다. 그리고, 각 섹터는 제 16 도에 도시한 복수의 싱크블럭으로 구성된다.
여기서, 다시 제 16 도에 대해 설명한다. 제 16 도에서는 ID0 를 제 17 도에 도시한 섹터 배열에 대응시켜서 도시하고 있다. ID0 는 싱크 블럭의 번호이며, 비디오 섹터 V, 오디오 섹터 A1 내지 A4, 비디오 섹터 V 의 각 싱크블럭에 대하여 각각 연속한 값을 부여하고 있다.
ID1 은 도면에 도시하는 바와 같이, 비디오 섹터 또는 오디오 섹터인가를 나타내는 V/A, 트랙번호를 나타내는 TR, 세그먼토 번호를 나타내는 SG, 컬러 필름을 나타내는 F, 구성요소(component)나 혼합물(composite)를 나타내는 C/C로 구성된다.
다음에, 제 18 도를 참조하여 데이터 수신시의 데이터의 연속성에 관하여 설명한다. 그리고, 이하의 설명에서는, 디지털 데이터중의 ID 는 각 싱크 패턴마다 "1"씩이 작아지는 값으로 되는 것으로 하고, 또 섹터는 하나의 블럭내에서는 값은 값으로 되어 있는 것으로 한다. 그리고, 하나의 섹터는 영상/음성 데이터 트랙번호 데이터, 두개의 세그먼트 번호 데이터, 두개의 필드 번호 데이터, 옵션 플래그 데이터로 구성된다. 그리고, 데이터 열은 직렬 데이터를 병렬 데이터로 변화시킨 것이므로, 바른 위상으로 두값 밀기 하는 것이 필요하다.
제 18 도에서, 사선으로 도시하는 부분을 제 18A 도에 나타내는 싱크패턴(예를들어, SYNC0, SYNC1 로 표시함) ID0, ID1, 데이터로 구성하고 있는 것으로 한다. 그리고, 제 18B, 18C 및 18D 도에는 각각 ID0 와 지연시간을 표시하는 부호 L 를 병기한다.
제 18B 도를 수신시에 데이터가 연속하고 있는 경우를 나타내며, 제 18C 도는 ID 데이터 ID+3 의 다음 데이터가 테이프의 신장이나 헤드 점프에 의하여 소실하여, 데이터의 연속성이 소실되어 있는 경우를 나타내며, 제 18D 도는 예를들어 VTR 의 트랙의 경계나 영상과 음성의 기록 영역의 경계 부분인 에디트 갭 등에 의한 불연속점에 의하여 데이터의 연속성이 소실되어 있는 경우를 나타낸다.
한편, 동기신호의 재생에 있어서는 바이트 오차율의 악화에 대하여 동기오차의 확률이 커진다.
일단 동기가 이탈되면, 동기 블럭마다 오차로 되어 버리고, 다시 전체의 오차율을 악화시키게 된다. 즉, 바이트 오차율이 동기 검출 능력 이상으로 악화되면, 설상가상으로 오차가 증가된다. 따라서, 시스템 전체의 정정 능력은 정정 부호의능력보다도 동기 검출 능력에 의존하게 된다. 따라서, 정정 부호의 능력과의 균형을 고려하면, 바이트 오차율의 악화에 대해서도 높은 동기 검출 능력을 가질 필요가 있다.
다음에, 제 19 도를 참조하여 제 11 도에 도시한 동기 신호 생성 장치의 동작에 대하여 설명한다. 제 19A 도에서, "●"는 싱크패턴을 검출할 수 있었음을 나타낸다. 그리고, 제 19H 도에서, "●"는 2 회 연속하여 싱크패턴이 검출될 수 있었던 동기신호를 나타내며, "○" 는 2 회 연속하여 싱크 패턴이 검출되지 않고, 관성 히로(13) 및 마스크 회로(14)에 의해 발생된 동기 신호를 나타낸다.
제 19 도에 도시하는 예에서는, ID0가 "29"에 대응하는 블럭이 누락된 경우를 나타낸다.
제 19B 도에 도시하는 바와같은 디지털 데이터가 공급되면, 제 19B 도에서 "●"로 표시하는 싱크패턴이 검출되고, 검출 싱크패턴으로서는 제 19C 도에 도시하는 바와 같이 된다. 그리고, 이 싱크패턴은 지연회로(2)에서 지연시간 L 만큼 지연되고, 제 19D 도에 도시하는 바와 같이 된다. 그리고, 두값 밀기 검출회로(6)는 제 19B 도에 도시하는 디지털 데이터 중에서, 5 두값(5bit)을 검출하여 밀기량을 얻고, 그 밀기량 데이터 PH0 를 가변 밀기 레지스터(7 및 10), 그리고, 두값 밀기 위상 보정 회로(16)에 각각 공급한다.
한편, 가변 밀기 레지스터(7)에는 제 19C 도에 도시하는 싱크 패턴이 검출된 디지털 데이터가 공급되고, 가변 밀기 레지스터(10)에는 제 19D 도에 도시하는 싱크패턴이 검출된 디지털 데이터가 공급된다.
가변 밀기 레지스터(7 및 10)는 두값 밀기 검출 회로(6)로부터의 밀기량 데이터 PH0 에 의거하여 디지털 데이터를 두값 밀기하고, 두값 밀기한 디지털데이터를 각각 동기/ID 검출회로(8 및 11)에 공급한다. 동기/ID 검출회로(8 및 11)에서는 가변 밀기 레지스터(7 및 10)로부터 각각 공급되는 디지털 데이터중에서 싱크패턴, ID0 및 ID1 를 검출하고, 검출한 이들 싱크패턴, ID0 및 ID1 을 각각 비교기(9)에 공급한다.
비교기(9)는 동기/ID 검출회로(8 및 11)로부터 공급된 싱크패턴, ID0 및 ID1 을 비교하고, 그 비교 결과 SY1 를 동기 위치 보정 회로(12)에 공급한다. 즉, 19C 도에 도시하는 싱크 패턴과, 제 19D 도에 도시하는 싱크패턴의 논리곱을 얻고, 제 19E 도에 도시하는 출력을 얻게 된다. 제 19C 및 19D 도에서 각각 파선으로 포위하고 있는 싱크패턴은 같은 시점에 얻어진 것이다. 즉, 동기/ID 검출 회로(8 및 10)로부터 공급된 싱크 패턴, ID0 및 ID1 비교기(9)에서 비교하므로서, 싱크 패턴을 2 회 연속으로 취할 수 있으면 싱크패턴을 검출할 수 있었던 것으로 된다.
동기 위치 보정 회로(12)는 제 19E 도에 도시하는 비교결과에 의거하여 지연회로(3)로부터의 디지털 데이터의 두값을 밀기시킨다. 그리고, 동기 위치 보정 회로는 ID0 의 값으로부터 블럭의 선두임을 판단하고, 블럭의 선두로부터 6 싱크까지의 사이에 싱크 패턴이 검출될 수 있었던 경우는 싱크 패턴 SYx 을 지연시킨다. 이 지연시킨 싱크 패턴 SYx 은 제 19F 도에 도시하는 바와같이 된다.
여기에서, 싱크 패턴 SYx 을 지연시킬 필요에 관해 설명한다. 동기 위치 보정 회로(12)가 제 19E 에 도시하는 비교결과에 의거하여 싱크패턴 SYx 을 지연시키는 것은, 지연회로 (2 및 3)를 통하여 출력되는 디지털 데이터가 있는 블럭의 싱크 패턴에 대해서, 그 블럭보다도 시간적으로 뒤로부터 공급되는 블럭의 싱크 패턴을 지연하여 사용하기 때문이다. 제 19 도를 사용하여 다른 방법으로 설명을 하면 다음과 같다. 즉, 이 예에서는 제 19A 도에 도시하는 바와 같이, ID0 가 "29"의 블럭이 누락된 경우이므로, ID0 가 "28"의 블럭에서 확실하게 동기를 취하여 데이터를 재생하기 위해서는, 제 19A 도에 도시하는 ID0 가 "27"의 블럭에서 싱크 패턴을 검출할 수 있었던 때의 비교결과 SY1 에 의거하여 싱크 패턴 SYx 를 지연할 필요가 있게 된다.
이 제 19F 도에 도시하는 싱크 패턴 SYx 는 관성 회로(13)에 공급된다. 관성 회로(13)는 제 19F 도에 도시하는 싱크 패턴 SYx 으로 고정(lock)하여, 제 19G 도에 도시하는 바와같은 임시 동기 신호 SY1 를 발생한다. 이 임시 동기 신호 SY1 는 마스크 회로(14)에 공급된다.
마스크 회로(14)는 관성 회로(13)로부터의 임시동기신호 SY1 중에서 지연시간 L 보다도 짧은 간격의 임시동기 신호를 마스크 한다. 이 모양을 제 19H 도에 도시한다. 이 제 19H 도에서, "●"는 검출될 수 있었던 싱크 패턴으로부터 얻은 동기 신호를, "○"는 검출될 수 없었던 싱크패턴에 대해서, 관성 회로(13)가 발생한 임시동기 신호를 나타낸다. 이 제 19H 도로부터 알 수 있는 바와 같이, 마스크 회로(14)는 제 19G 도에서 파선으로 포위한 그 간격이 지연시간 L 보다도 짧은 임시동기 신호를 출력하지 않게 하고 있다. 이 마스크 회로(14)로부터의 동기 신호는 출력단자(15)를 거쳐서 도시하지 않은 디지털 VTR 의 재생계 등에 공급된다.
한편, 디지털 데이터는 지연 회로(3)에 의해 예를들면 지연시간 5L 만큼 지연되어서 출력되고, 가변 밀기 레지스터(4)에 공급된다. 그리고, 여기서 두값 밀기 위상 보정 회로(16)로부터의 보정 신호에 의하여 두값 밀기되어 위상이 보정되므로서 데이터의 단절부(누락되어 있는 ID "29"의 대응부분)가 밀기되어 등가적으로 돌려진 후에 출력 단자(5)를 거쳐서 도시하지 않은 디지털 VTR 등의 재생계 등에 공급된다. 따라서, 도시하지 않은 디지털 VTR 의 재생계에서는, 출력 단자(5)를 거쳐서 공급되는 디지털 데이터 및 출력단자(15)를 거쳐서 공급되는 동기 신호 SYm 에 의거하여 디지털 데이터의 재생이 행해진다.
즉, 제 11 도에 나타낸 동기 신호 생성 장치에서는, 인접한 싱크 패턴에 주목하고, 그 2 개의 싱크패턴이 어느것도 결정된 값이며, 동기 번호를 나타내는 ID0 의 관계가 +1 의 관계에 있으며, 또한, 동기 블럭의 데이터의 내용을 표시하는 ID1 이 같았을 경우에 싱크 패턴이 검출된 것이라 판단하고, 관성 회로(13)를 고정(lock)시키도록 하고 있다.
다음에, 제 20 도를 참조하여 2 개의 싱크패턴이 연속하여 오차로 된 경우의 제 11 도에 도시한 동기 신호 검출 회로의 동작에 관하여 설명한다.
제 20A 도는 제 19A 도와 같이 ID0 의 값을 나타내며, 제 20B, 20C 및 제 20D 도는 ID0 의 값이 "27"의 블럭의 싱크 패턴이 검출될 수 없었던 경우, 제 20E, 20F 및 20G 도는 ID0 의 값이, "27" 및 "26"의 블럭의 싱크패턴이 검출될 수 없었던 경우, 제 20H, 20I 및 20J 도는 ID 데이터의 값이 "27", "26" 및 "25"의 블럭 및 싱크패턴이 검출될 수 없었던 경우를 나타낸다.
먼저, 제 20B 도에 도시되는 바와 같이, ID0 의 값이 "27"의 블럭의 싱크패턴이 검출될 수 없었던 경우는, 비교기(9)에서는, ID0 의 값 "28"에 대응하는 블럭 및 이 블럭과 인접하는 블럭, 즉, ID0 의 값 "27"의 블럭의 싱크패턴, ID0 및 ID1 이 일치하지 않는다. 따라서, 비교기(9)로부터 출력되는 비교출력은 제 20C 도에 도시하는 바와 같이 되고, 관성 회로(13)으로부터 출력되는 임시동기 신호 SY1 는 제 20D 도와 같이 된다.
이 제 20D 도에서, "●"는 검출될 수 있었던 싱크패턴, "○"는 관성 회로(13)에서 발생된 싱크패턴으로부터 얻어진 동기 신호, "X"는 오차 즉, 동기 신호가 출력되지 않음을 나타낸다.
다음에, 제 20E 도에 도시하는 바와 같이, ID0의 값이 "27" 및 "26"의 블럭의 싱크 패턴이 어느것이라도 검출될 수 없었던 경우는, 비교기(9)에서는, ID0 의 값 "28"에 대응하는 블럭 및 이 블럭과 인접하는 2 개의 블럭, 즉, ID0 의 값 "27" 및 "26"의 블럭의 싱크패턴, ID0 과 ID1 이 일치하지 않는다. 따라서, 비교기(9)로부터 출력되는 비교 출력은 제 20F 도에 도시하는 바와 같이 되고, 관성 회로(13)로부터 출력되는 동기 신호는 제 20G 도에 도시하는 바와 같이 된다.
이 제 20G 도에서, "●"는 검출될 수 없었던 싱크패턴에서 얻은 동기 신호, "○"는 관성 회로(13)에서 발생된 동기 신호, "X"는 오차 즉, 동기 신호가 출력되지 않음을 나타낸다.
다음에, 제 20H 도에 도시하는 바와 같이, ID0 의 값이 "27", "26" 및 "25"의 블럭의 싱크패턴이 어느것이라도 검출될 수 없었던 경우는, 비교기(9)에서는,ID0 의 값 "28"에 대응하는 블럭 및 이 블럭과 인접하는 3 개의 블럭, 즉, ID0 의 값 "27", "28" 및 "25"의 블럭의 싱크패턴, ID0 와 ID1 이 일치하는 않는다. 따라서, 비교기(9)로부터 출력되는 비교 출력이 제 20I 도에 도시하는 바와 같이 되고, 관성 회로(13)로부터 출력되는 임시 동기 신호 SYi 는 제 20J 도에 도시하는 바와 같이 된다.
이 제 20J 도에서, "●"는 검출될 수 있었던 싱크 패턴에서 얻은 동기 신호, "○"는 관성 회로(13)에서 발생된 싱크 패턴에서 얻은 동기 신호, "X"는 오차, 즉, 동기 신호가 출력되지 않는 것을 나타낸다. 즉, 2 개 이상 싱크 패턴이 연속해서 오차로 되면, 그 동기가 이탈된 구간의 데이터는 모두 오차로 되어 버린다.
제 20D, 20G 및 20J 도에 "○"으로 도시된 바와 같이, 한번 동기가 취하여지면, 관성 회로(13)에 의해 동기 신호를 발생시킬 수 있다. 동기가 이탈되어 문제가 되는 것은, 제 18D 도에 도시하는 바와 같은 블럭의 경계에서이다.
그리고, 본 출원인은 먼저, 순차로 계속해서 도래하는 비디오 신호 부분의 동기 신호의 타이밍적인 일치와, 먼지 데이터의 내용적인 일치를 조건으로 하여 동기 출력 신호를 얻도록 하므로서, 동기 신호 데이터가 도래하는 시점사이에 가령 동기 신호와 같은 패턴의 데이터 부분이 발생하였더라도 이것을 잘못해서 동기 신호라고 판단할 확률을 실용상 충분히 작게 할 수가 있고, 동기 신호 데이터의 데이터 길이를 짧게 하더라도 오동작을 발생시킬 우려를 유효하게 감소할 수가 있는 동기 신호 추출 장치를 제안하고 있다(특개소 제 60-137150 호 공보참조).
그리고, 본 출원인은 앞에 입력되는 직렬 데이터를 병렬로 변환하고, 병렬로변환한 데이터로부터 동기 신호의 데이터 패턴이 들어 있다고 생각되는 위상을 검출하며, 위상의 검출에 의거하여 병렬로 변환된 데이터를 밀기(shift)하고, 밀기한 데이터에 대하여 동기 신호의 검출을 행하도록 하므로써, 보다 저속으로 동기 신호의 검출이 행할 수 있게 되어, 이로써, 회로 구성을 간단하게 할 수 있는 동기 신호 검출 장치를 제안하고 있다(특개평 제 1-188132 호 공보참조).
(발명이 해결하고자 하는 과제)
여기에서, 상술한 종래의 동기신호 발생장치는 인접하는 싱크패턴만을 취급하는 방식이므로, 동기신호를 검출하지 못할 확률(싱크오차 확률)이 매우크고, 오차 정정의 능력에 대응이 충족되지 않는 결함이 있었다.
싱크 오차 확률에 관하여 설명하면, 싱크패턴(SYNC2, ID1, SEC1)의 4 바이트가 오차를 일으킬 확률(바이트 오차율 Psync)은 다음식 (1)으로 표시할 수 있다.
Psync = 4 ×Pbyte . . . . . . . (1)
여기서, Pbyte 는 바이트 오차율이다.
따라서, 블럭의 선두에서 6 싱크까지는 앞으로 되돌려서 검출하는 경우에는, 선두에서 동기 오차를 일으키는 경우, 즉, 동기 신호를 검출할 수 없을 확률 Pse 는 다음식 (2)과 같이 나타낼 수가 있다.
Pse = (Psync)6
+ (Psync)5×(1 - Psync) × 6
+ (Psync)4×(1 - Psync)2×10
+ (Psync)3×(1-Psync)3×4 . . . . (2)
여기에서, 바이트 오차율 Pbyte = 3 ×10-3
으로하고, 또한, 예를들어 블럭의 경계가 1 초 사이에 1800 회 발생하는 경우를 상정하면, 블럭의 경계에서 싱크가 잡히지 않은 회수 Nb 는 다음과 같이 된다.
Nb = 1/1800/Pse
= 1.3(분) . . . . . . . . (3)
이 값은 실용상 매우 문제가되는 수준이다. 따라서, 종래의 동기신호 생성장치와 같이 인접하는 싱크패턴만을 취급하는 방식에서는 동기오차의 확률이 매우 크다고 하는 결함이 있었다.
본 발명은 이와같은 문제를 해결하기 위하여 이루어진 것으로서, 싱크패턴을 검출할 수 없는 확률(싱크오차 확률)을 작게 억제할 수가 있는 동기 신호 생성 장치를 제안하고자 하는 것이다.
(실시예)
이하에, 제 1 도를 참조하여 본 발명의 동기신호 생성장치의 한 실시예에 관하여 상세하게 설명한다. 이 제 1 도에서, 제 11 도와 대응하는 부분은 동일부호를 병기하고 그 상세한 설명을 생략한다.
도면에서, (20)은 예를들어 도시되지 않은 디지털 VTR 의 재생계등으로부터의 디지털 데이터 D0 가 공급되는 입력단자이며, (21, 22, 23, 및 24)는 에를들어입력데이터를 L 만큼 지연하여 출력하는 지연회로이고, (25)는 입력데이터를 L 만큼 지연하여 출력하는 지연회로이다. 도면에서 도시하는 바와 같이, 이들 지연회로(21, 22, 23, 24 및 25)를 직열로 접속하고, 최종단의 지연회로(25)의 출력단을 가변 밀기 레지스터(48)의 입력단에 접속한다. (27, 28, 29, 30, 및 31)은 가변 밀기 레지스터(VSR)이고, 두값밀기 검출회로(26)로부터 공급되는 밀기량을 나타내는 밀기량 데이터 PHO 에 의거하여, 각각 입력단자(20)를 거쳐서 공급되는 디지털 데이터 D0, 지연회로(21, 22, 23, 및 24)로부터 공급되는 신호 D1, D2, D3 및 D4 를 랫치하여, 신호 SD0, SD1, SD2, SD3 및 SD4 를 얻는다.
이들 배리이불 밀기 레지스터(27, 28, 29, 30 및 31)의 각 출력신호 SD0, SD1, SD2, SD3 및 SD4 는 동기/ID 검출 회로(32, 33, 34, 35 및 36)에 각각 공급된다.
여기서, 제 3 도들 참조하여 싱크패턴과 두값밀기 위상의 관계, 및 제 1 도에서 도시한 두값밀기 검출회로(26)에 의한 두값밀기 위상의 검출에 관하여 설명하다. 싱크패턴중에서 SYNC1 이 "2E", SYNC2 가 "D3"의 경우를 예를들어 설명한다.
"2E" 는 2 진에서는 "01110100"이고, "D3"은 2 진에서는 "11001011"로 된다. 본예에서는, 두값 밀기 검출회로(26)가 싱크패턴의 최초의 5 두값을 보도록하고 있다. 따라서, 도면에서 화살표 N1 로 도시하는 바와 같이 위상이 1 두값(1bit)어긋나있는 경우는 싱크패턴의 최초의 5 두값은 "11101"로 되고, 이때 두값밀기 위상은 우측 상단에서 도시하는 바와 같이 1 빗트로된다.
도면에서, 화살표 N2 로 도시하는 바와 같이 위상이 2 두값(2bit) 어긋나있는 경우는 싱크패턴의 최초의 5 두값은 "11010"으로 되고, 이때 두값밀기 위상은 우측 2 단째의 표시와 같이 2 두값으로 된다.
도면에서 화살표 N3 로 도시하는 바와 같이 위상 3 두값(3 bit) 어긋나있는 경우는 싱크패턴의 최초의 5 두값(5 bit)은 "10100"으로 되고, 이때의 두값 밀기 위상은 우측 3 단째에 도시하는 바와 같이 3 두값(3bit)으로 된다.
도면에서, 화살표 N4 로 도시하는 바와 같이 위상이 4 두값(4bit) 어긋나있는 경우는 싱크패턴의 최초의 5 두값(5bit)은 "01001"로 되고, 이때의 두값밀기 위상은 우측 4 단째에 도시하는 바와 같이 4 두값으로 된다. 도면에서, 화살표 N5 로 도시하는 비와 같이 위상이 5 두값 어긋나있는 경우는 싱크패턴의 최초의 5 두값은 "00110"으로되고, 이때의 두값밀기 위상은 우측 6 단째에 도시하는 바와 같이 6 두값으로 된다.
도면에서, 화살표 N6 으로 도시하는 바와 같이 위상이 6 두값 어긋나있는 경우는 싱크패턴의 최초의 5 두값은 "00110"으로 되고, 이때 두값밀기위상은 우측 6 단째에 도시하는 바와 같이 6 두값으로 된다.
도면에서, 화살표 N7 로 도시하는 바와 같이 위상이 7 두값 어긋나있는 경우 싱크패턴의 최초의 5 두값은 "01100"으로 되고, 이때 두값밀기 위상은 우측 7 단째에 도시하는 바와 같이 7 두값으로 된다.
즉, 여기서 몇 두값의 밀기량인가를 검출하고, 그 밀기량을 나타내는 밀기량 데이터 PHO 를 두값 밀기 검출회로(26)가 발생하고 있다.
다음에, 제 4 도를 참조하여 두값밀기 위상에 대응하여 데이터를 절취하는경우에 대하여 설명한다.
제 1 도에 도시한 가변 밀기 레지스터(27, 28, 29, 30 및 31)는 상술한 두값밀기 검출회로(26)로부터의 밀기량 데이터 PHO 에 의거하여 데이터의 절취 위치를 바꾸게 되는 소위 가변밀기 동작을 행한다.
제 4 도에서, 화살표 N0 는 밀기량 "0", 화살표 N1 은 밀기량 "1", 화살표 N2 는 밀기량 "2", 화살표 N3 는 밀기량 "3", 화살표 N4 는 밀기량 "4", 화살표 N5 는 밀기량 "5", 화살표 N6 는 밀기량 "6", 화살표 N7 는 밀기량 "7"을 나타낸다.
즉, 화살표 N0 는 상술한 두값 밀기 검출회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "0"를 나타내는 경우의 데이터의 절취를 나타내며, 이 화살표 N0 로 도시하는 바와 같이, 밀기하지 않고 그대로 출력, 즉, 입력 데이터 D0 내지 D7 을 그대로 사용한다.
화살표 N1 은 상술한 두값 밀기 검출 회로(28)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "1"을 나타내는 경우의 데이터의 절취를 나타내고, 이 화살표 N1 으로 나타내도록, 입력 데이터 D0 내지 D7 을 1 두값분 밀기하여 입력 데이터 D1 내지 d0 까지를 절취하여 사용하도록 한다.
화살표 N2 는 상술한 두값 밀기 검출회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "1"을 나타내는 경우의 데이터의 절취를 나타내고, 이 화살표 N2 로 나타내는 바와 같이, 입력 데이터 D0 내지 d7 를 2 두값분을 밀기하여 입력 데이터 D2 내지 d1 까지를 절취하여 사용하도록 한다.
화살표 N3 는 상술한 두값밀기 검출회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 HPO 가 밀기량 "3"를 나타내는 경우의 데이터의 절취를 나타내며, 이 화살표 N3 로 표시한 바와 같이, 입력 데이터 D0 내지 d7 를 3 두값분 밀기하여 입력 데이터 D3 내지 d2 까지를 절취하여 사용하도록 한다.
화살표 N4 는 상술한 두값밀기 검출회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "4"를 나타내는 경우의 절취를 나타내며, 이 화살표 N4 로 표시하는 바와 같이, 입력 데이터 D0 내지 d7 을 4 두값분 밀기 하여 입력 데이터 D4 내지 d3 까지를 절취하여 사용하도록 한다.
화살표 N5 는 상술한 두값 밀기 검출 회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "5"를 나타내는 경우의 데이터의 절취를 나타내며, 이 화살표 N5 로 나타낸 바와 같이, 입력데이터 D0 내지 d7 을 5 두값분 밀기하여 입력데이터 D5 내지 d4 까지를 절취하여 사용하도록 한다.
화살표 N6 는 상술한 두값 밀기 검출회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "6"을 나타내는 경우의 데이터의 절취를 나타내며, 이 화살표 N6 에서 나타내는 바와 같이, 입력 데이터 D0 내지 d7 을 6 두값분 밀기하여 입력 데이터 D7 내지 d6 까지를 절취하여 사용하도록 한다. 화살표 N7 은 상술한 두값 밀기 검출 회로로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 가 밀기량 "7" 을 나타내는 경우의 데이터의 절취를 나타내고, 이 화살표 N7 로 도시하는 바와 같이, 입력 데이터 D0 내지 d7 를 두값분 밀기하여 입력 데이타 D7 내지 d6 까지를 절취하여 사용하도록 한다.
동기/ID 검출회로(32 및 33)는 가변밀기 레지스터(27 및 28)로부터의 신호SD0 및 SD1 의 싱크패턴, ID 데이터 섹터 데이터를 검출하고, 검출한 싱크패턴, ID 데이터, 섹터 데이터를 각각 비교기(37, 38, 39 및 40)에 공급함과 동시에, ID0 와 ID1 을 동기 위치 보정 회로(41)에 공급한다.
동기/ID 검출회로(34, 35, 및 36)는 가변 밀기 레지스터(29, 30, 31)로부터의 신호 SD2, SD3 및 SD4 싱크패턴 ID0, ID1 을 검출하고, 검출한 싱크패턴 ID0, ID1 을 비교기(38, 39 및 40)에 각각 공급한다.
비교기(37)는 동기/ID 검출회로(33)로부터의 싱크패턴, ID0 및 ID1 를 동기/ID 검출회로(33)로부터의 싱크패턴, ID0 및 ID1 과 비교하여, 비교 결과로서의 신호 SY1 을 얻어, 이 신호 SY1를 동기 위치 보정회로(41)에 공급한다.
비교기(38, 39 및 46)는 각각 동기/ID 검출회로(38, 39 및 40)로부터 공급되는 싱크패턴, ID0 및 ID1 을 비교하여 각각 비교결과로서의 신호 SY2, SY3 및 SY4 를 얻어, 이들 신호 SY2, SY3, SY4(38)를 동기 위치 보정회로(41)에 공급한다.
즉, 비교기(38)는 동기/ID 검출회로(38 및 39)로부터의 싱크패턴이 일치하고, 또한, ID0 의 차가 "1"이며, 또한, ID1 이 일치할때에 높은수준 "1"의 신호를 출력한다.
그리고, 비교기(39)는, 동기/ID 검출 회로(34 및 35)로부터의 싱크 패턴이 일치하고, 또한, ID0 의 차가 "1" 이며, 또한, ID1 이 일치할 때에 높은 수준 "1"의 신호를 출력한다.
그리고, 비교기(40)는 동기/ID 검출회로(35 및 36)로부터의 싱크패턴이 일치하고 또한, ID0 의 차가 "1"이며, 또한 ID1 가 일치할때에 높은수준 "1"의 신호는출력한다.
동기 위치 보정회로(41)는 동기/ID 검출회로(32)로부터의 ID0 와 ID1 와, 각 비교기(37, 38, 39, 및 40)로부터의 신호 SY1, SY2, SY3 및 SY4 에 의거하여 동기 위치의 보정처리를 행하고, 그 결과를 두값밀기 위치 보정회로(42)에 공급한다.
두값밀기 위치 보정회로(42)는 두값밀기 검출회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PHO 와, 동기위치 보정회로(41)로부터의 출력에 의거하여 두값밀기 위상의 보정을 행하여, 신호 PHL 를 얻고, 이 신호 PHL 를 가변 밀기 레지스터(48)에 공급한다.
가변 밀기 레지스터(48)는 지연회로(25)의 출력을 두값 밀기 위상 보정 회로(42)로부터의 신호 PHL 에 의거하여 랫치한후에 출력단자(49)를 거쳐서 도시되지 않은 VTR 등의 다른 회로에 공급한다. 또한, 관성회로(13) 및 마스크 회로(14)는 제 11 도에 도시한 종래의 동기 신호 생성장치와 동일하므로 그 설명을 생략한다.
또한, 이들 관성회로(13) 및 마스크 회로(14)의 내부구성은 제 13 도 및 제 14 도에 도시한 것과 동일한 것으로 한다.
다음으로, 제 2 도를 참조하여 제 1 도에서 도시한 동기 위치 보정회로(41) 및 두값밀기 위치 보정회로(42)의 내부 구성에 관하여 설명한다. 이 제 2 도에서, 제 12 도와 대응하는 부분에는 동일부호를 병기하고 그 상세설명을 생략한다.
도면에서, (50)은 제 1 도에 도시한 비교기(37)의 비교결과인 신호 SY1 이 공급되는 입력단자이며, (51)은 제 1 도에 도시한 비교기(39)의 비교결과인 신호SY3 이 공급되는 입력단자이고, (52)는 제 1 도에 도시한 비교기(39)의 비교결과인 신호 SY3 이 공급되는 입력 단자이며, (53)은 제 1 도에 도시한 비교기(46)의 비교결과인 신호 SY4 가 공급되는 입력 단자이다.
제 12 도에 도시한 동기 위치 보정회로(9) 및 두값 밀기 위상 보정회로(13)와 상이한 점은, 이 입력 단자(50 내지 53)이다. 제 11 도 및 제 12 도로부터 명백한 바와 같이, 본 예에서는, 싱크패턴의 간격을 L 내지 4L 인것에 대하여 검출을 하도록 하고 있다. 즉, 검출한 2 개의 싱크 패턴의 간격이 L, 2L, 3L, 및 4L 일때에 올바른 싱크패턴이 얻어졌다고 판단하고, 관성회로(13)를 초기화 하도록 한다.
또한, 싱크패턴이 잡히지 않은 곳은 관성회로(13)에 의한 신호에 의해 보상하도록 한다.
여기에서, 동기 위치 보정회로(41)와 두값 밀기 위치 보정회로(42)의 동작에 관하여 제 5 도를 참조하여 설명한다. 먼저, 제 2 도에 도시하는 입력단자(50)에 공급되는 비교기(37)로부터의 신호 SY1 이 높은수준 "1"의 경우는 제 5A 도에 도시하는 바와 같이 된다. 즉, 입력단자(54)를 거쳐서 동기/ID 검출회로(32)로부터 공급되는 신호 ID0 가 "1" 일때에는 신호 LD0 는 "1", 신호 LD1 내지 LD4 는 각각 "0"으로되고, 신호 ID0가 "2"때에는 신호 LD0 및 LD1 는 각각 "1", 신호 LD2 내지 LD4 는 각각 "0"으로되고, 신호 ID0 가 "3"일때에는 신호 LD0 내지 LD2 는 각각 "1", 신호 LD3 및 LD4 는 각각 "0"으로 되며, 신호 ID0 가 "4" 일때에는 신호 LD0 내지 LD3 는 각각 "1", 신호 LD4 는 "0"으로 되고, 신호 ID0 가 "5" 일때에는 신호 LD0 내지 LD4 가 모두 "1"로되고, 신호 ID0 가 "X"일때에는 신호 LD0 가 "1", 신호LD1 내지 LD4 가 각각 "0"으로 된다,
다음에, 제 2 도에 도시하는 입력단자(51)에 공급되는 비교기(38)로부터의 신호 SY2 가 높은수준 "1"의 경우는 제 58 도에 도시하는 바와 같이 된다. 즉, 입력단자(54)를 거쳐서 동기/ID 검출회로(32)로부터 공급되는 신호 ID0 가 "1"일때에는 신호 LD0 및 LD1 는 "1", 신호 LD2 내지 LD4 는 각각 "0"으로 되고, 신호 ID0 가 "2" 일때에는 신호 LD0 내지 LD2 가 각각 "1", 신호 LD3 및 LD4 는 각각 "0"으로 되며, 신호 ID0 가 "3" 일때에는 신호 LDO 내지 LD3 이 각가 "1", 신호 LD4 가 "0"으로 되고, 신호 ID0 가 "4" 일때에는 신호 LD0 내지 LD4 가 모두 "1"로되고, 신호 ID0 가 "5" 일때에는 신호 LD0 내지 LD4 의 모두가 "1"로되며, 신호 ID0 가 "X"일때에는 신호 LD0 및 LD1 이 "1", 신호 LD2 내지 LD4 는 각각 "0"으로 된다.
다음으로, 제 2 도에 도시하는 입력 단자(52)에 공급되는 비교기(39)로부터의 신호 SY3 이 높은수준(high level) "1"의 경우는 제 5C 도에 도시하는 바와 같이 된다. 즉, 입력 단자(54)를 거쳐서 동기/ID 검출 회로(32)로부터 공급되는 신호 ID0 가 "1" 일 때에는 신호 LD0 내지 LD2 는 "1", 신호 LD3 및 LD4 는 각각 "0" 으로 되며, 신호 ID0 가 "2" 일 때에는 신호 LD0 내지 LD3 는 각각 "1", 신호 LD4 는 "0" 으로 되고, 신호 ID0 가 "3" 일 때에는 신호 LD0 내지 LD4 가 모두 "1" 로되고, 신호 ID0 가 "4" 일 때에 신호 LD0 내지 LD4 까지 모두 "1" 로 되며, 신호 ID0 가 "5" 일 때에는 신호 LD0 내지 LD4 까지 모두 "1" 로 되고, 신호 ID0 가 "X" 일 때에는 신호 LD0 내지 LD2 는 "1", 신호 LD3 및 LD4 는 각각 "0" 으로 된다. 다음으로, 제 2 도에 도시하는 입력 단자(52)에 공급되는 비교기(39)로부터의 신호 SY4가 높은수준(high level) "1" 의 경우는 제 5D 도에 도시하는 바와 같이 된다. 즉, 입력 단자 (54)를 거쳐서 동기/ID 검출 회로(32)로부터 공급되는 신호 ID0 가 "1"일 때에는 신호 LD0 내지 LD3 는 "1", 신호 LD4 는 "0" 으로 되고, 신호 ID0 가 "2"일 때에는 신호 LD0 내지 LD4까지 모두 "1"로 되며, 신호 ID0 가 "3"일 때에는 신호 LD0 내지 LD4 까지 모두 "1" 로 되고, 신호 ID0 가 "4" 일 때에는 신호 LD0 내지 LD4 까지 모두 "1" 로 되며, 신호 ID0 가 "5" 일 때에는 신호 LD0 내지 LD4 의 모두 "1" 로 되고, 신호 ID0 가 "X" 일 때에는 신호 LD0 내지 LD3 가 "1" 신호 LD4 가 "0" 으로 된다.
또, "X" 는, ID0 가 "1" 내지 "5" 이외로 한다. 또한, 신호 SY1 내지 SY4 가 모두 "0" 일 때에는 신호 LD0 내지 LD4 도 모두 "0" 으로 된다.
여기에서, 제 1 도 및 제 2 도를 참조하여 설명한 동기 신호 생성 장치의 동작의 흐름에 관하여 설명한다.
즉, 입력 디지털 데이터 D0 를 지연 시간 L 만큼 지연시켜서 지연 디지털 데이터 D1, D2, D3 및 D4 를 얻고, 다시 디지털 데이터 D4 만을 지연시간 2L 만큼 지연시킨 신호 Dx 을 얻는다.
다음에, 디지털 데이터 D0 의 싱크 패턴에 포함되는 두값 밀기 정보를 두값 밀기 검출 수단(26)으로 검출하므로서 두값 밀기량을 나타내는 밀기량 데이터 PH0 를 얻고, 이 밀기량 데이터 PHO 가 나타내는 밀기량 만큼 가변 밀기 레지스터(27, 28, 29, 30 및 31)로 밀기시켜서 신호 SD0, SD1, SD2, SD3 및 SD4 를 얻는다. 그리고, 동기/ID 검출 회로(32, 33, 34, 35 및 36)에서 신호 SD0, SD1, SD2, SD3 및SD4 의 싱크 패턴, ID0 및 ID1 의 위치에 상당하는 데이터를 각각 {SYNCO, ID0_0, ID1_0}, {SYNC1, ID0_1, ID1_1}, . . .(SYNC4, ID0_4, ID1_4)로 하고, 디지털 데이터 D0 와 각각 SDm(m=1, 2, 3, 4)를 비교한다.
이 비교를 식으로 나타내면 다음과 같다.
SYNCO = SYNCm = 2EDC (정해진 싱크 패턴값)
ID0 = ID0_m+m
ID1 = ID1_m . . . (5)
이 식(5)가 성립한 경우에 mL의 간격의 싱크 패턴이 검출된 것으로 하고, 마스크 회로(14)로부터 출력되는 동기 신호 SYm 를 활성의 "1" 로 한다. 그리고, m 의 값에 의하여 동기 위치 보정 회로(41)로 지연량을 제어하여, 신호 SYx 를 얻는다. 이때, 복수의 동기 신호 SYm가 검출되었을 때는 가장 m 가 작은 것으로부터 지연량을 결정한다.
다음으로, 신호 SYx 에서 주기 L 의 펄스를 발생하는 관성 회로(13)의 리셋을 행하면, 임시동기 신호 SY1 가 얻어지지만, 이대로는 임시동기 신호 SY1 보다도 짧은 간격의 부분이 발생하므로, 마스크 회로(14)에서, 임시동기 신호 SY1 에 의해 리셋을 행하고, 임시동기 신호 SY1 로부터 시간 L(L 클럭) 만큼 지연시킨 후에 동기 신호 SYm 를 출력시키므로서, 임시동기 신호 SY1 보다도 짧은 간격의 부분을 마스크하여 동기 신호 SYm 를 얻게 된다.
또한, 동시에 두값 밀기 위상 보정 회로(42)에서, 동기 신호 SYm 가 검출되었을 때의 두값 밀기량 PH0 도 신호 SY 의 지연량에 합하여 지연시켜서 신호 PHx를 얻고, 이 신호의 PHx 를 가변 밀기 레지스터(48)에 공급하므로서, 지연 회로(25)로부터의 신호 Dx 를 두값 밀기시켜서 올바른 위상의 데이터로 한다.
다음에, 제 6 도의 흐름도를 참조하여 제 1 도 및 제 2 도에 도시한 동기 신호 발생 장치의 동작에 관해 설명한다.
먼저, 단계 S1 에서는 입력된 신호의 패턴이 싱크 패턴과 일치하였는지 아닌지를 판단하고, YES 이면, 단계 S2 로 이행한다.
단계 S2 에서는 검출한 싱크 패턴의 위치 정보를 사용하여 nL 바이트(n = 1, 2, 3, . . .)후의 데이터를 각각 동일분 만큼 두값 밀기한다. 그리고, 이 두값 밀기하여 얻은 데이터가 싱크 패턴인가를 조사하여, 싱크 패턴이 검출된 1 싱크 블럭과 nL 바이트 후의 싱크 블럭의 ID0 가 연속성 및 ID1 의 일치를 조사한다. 그리고, 단계 S3 로 이행한다. 즉, 제 1 도에 도시한 지연 회로(21 내지 25)에 의하여 데이터를 지연시간 L 내지 nL 분을 지연시킨다(n=1, 2, 3. . . ). 그리고, 동기/ID 검출회로(32 내지 36)에서 싱크 패턴 인가 아닌가, ID0 이 연속되어 있는가 아닌가, ID1 가 같은 값인가 아닌가를 조사한다.
단계 S3 에서는 OK 인가 아닌가, 즉, 싱크 패턴으로, ID0 이 연속이고, ID1 이 동일값 인가를 판단하고, YES 이면 단계 S4 로 이행하고, NO 이면 다시 단계 S1 으로 이행한다.
단계 S4 에서는 고속 재생인가 아닌가를 판단하고 YES 이면 단계 S5 로 이행하고, NO 이면 단계 S6 으로 이행한다.
단계 S5 에서는 지연량 D 를 (1-n)L 로 한다. 그리고, 단계 S7 로 이행한다.
단계 S6 에서는, ID0 의 값이(섹터 최초의 ID0 의 값-2)일 때에는 지연량 D 를 (5-n)L 로 하고, 동일하게 ID0 의 값이(섹터 최초의 ID0 의 값-3)일 때에는 지연량 D 를 (4-n)L 로 하며, 동일하게 ID0 의 값이(섹터 최초의 ID0 내지 4)일 때에는 지연량을 (3-n)L 로 하고, 동일하게 ID0 두 값이(섹터 최초의 ID0 의 값-5)일 때에는 지연량 D 를 (2-n)L 로 하며, 이것 이외일 때에는 지연량 D 를 (1-n)L 로 한다. 그리고, 단계 S7 로 이행한다.
단계 S7 에서는 지연량 D〈L 일 때 지연량 D=L로 한다.
그리고, 단계 S8 로 이행한다.
단지 S8 에서는 관성 회로(13)에서 동기 펄스에 L 의 관성을 건다. 그리고, 위치 정보를 L 만큼 지연시키고, 6L 지연한 데이터를 두값 밀기하여 출력한다. 그리고, 다시 단계 S1 으로 이행한다. 즉, 제 1 도에 도시한 지연 회로(25)로부터의 출력 Dx 을 가변 밀기 레지스터(48)에서 두값 밀기 위상 보정 회로(42)로부터의 보정용 출력인 신호 PHx 에 의거하여 랫치시켜, 출력시키는 것이다.
다음으로, 제 1 도 및 제 7 도의 흐름도를 참조하여, 동기 신호 생성 장치의 동작에 관하여 다시 상세하게 설명한다.
이 제 7A 도에 있어서, "●"는 싱크 패턴을 검출할 수 있있던 것을 나타낸다. 또한, 제 7N 도에 있어서, "●"는 2 회 연속하여 싱크 패턴이 검출될 수 있었던 동기 신호를 나타내며, "○" 는 2 회 연속해서 싱크 패턴이 검출되지 않고, 관성 회로(13) 및 마스크 회로(14)에 의해 발생된 동기 신호를 나타낸다.
제 7A 도에 도시하는 바와 같은 디지털 데이터가 도시되지 않은 VTR 등의 재생계 혹은 디지털 신호 입력계로 부터 공급되면, 제 7A 도에 있어서, "●"로 나타내는 싱크 패턴은 제 7A 도에 도시하는 바와 같이 검출된다. 신호 D0 이 지연 회로(21)에서 지연되어 제 7C 도에 도시하는 바와 같이 시간 L 만큼 지연된 신호 D2 로 되고, 이 신호 D1 가 지연 회로(22)에서 지연되어, 제 7D 도에 도시하는 바와 같이 시간 L 만큼 지연된 신호 D2 로 되고, 이 신호 D2 가 지연 회로(23)에서 시간 L 만큼 지연된 신호 D3 으로 되고, 이 신호 D3 이 지연회로(24)에서 시간 L 만큼 지연된 신호 D4 로 된다.
그리고, 신호 D0 과, 지연 회로(21 내지 24)에서 지연되어서 얻어진 신호 D1 내지 D4 는 가변 밀기 레지스터(27, 28, 29, 30 및 31)로 각각 공급되고, 상술한 바와 같이, 각각 가변 밀기 레지스터(27, 28, 29, 30 및 31)에서 두값 밀기 검출 회로(26)로부터의 밀기량을 나타내는 밀기량 데이터 PH0 에 의거하여 밀기되어, 각각 신호 SD0, SD1, SD2, SD3 및 SD4(모두 도시를 생략함)로서 출력한다.
신호 SD0, SD1, SD2, SD3 및 SD4 는 동기/ID 검출 회로(32, 33, 34, 35 및 36)에 각각 공급되어 싱크 패턴, ID0 및 ID1 이 검출되고, 그후에 비교기(37, 38, 39 및 40)에 공급되며, 상술한 바와 같이, 싱크 패턴인지 아닌지, ID0 의 값이 연속성이 있는지 아닌지, ID1 의 값이 동일한 것인지 아닌지를 비교하게 된다.
각 비교기(37, 38, 39 및 40)로부터의 비교 결과로서의 신호 SY1, SY2, SY3 및 SY4 를 제 7G, 7H, 7I 및 7J 도에 각각 도시한다. 즉, 제 7G 도에 도시하는 신호 SY1 는 제 7B 도 및 제 7C 도에 도시하는 바와 같이, 신호 D0 및 신호 D1 의 쌍방에서 싱크 패턴이 얻어졌을 경우(도면에서 파선으로 표시함)에 높은수준(highlevel) "1"로 되고, 제 7H 도에 도시하는 신호 SY2 는 제 7B 도 및 제 7D 도에 도시하는 신호 D0 및 D2 의 쌍방에서 싱크 패턴이 얻어진 경우(도면에서 파선으로 표시함)에 높은수준(high level) "1"로 되고, 제 7I 도에 도시하는 신호 SY3 는 제 7B 도 및 제 7E 도에 도시하는 신호 D0 및 신호 D3 의 쌍방에서 싱크 패턴이 얻어진 경우 (도면에서 파선으로 표시함)에 높은수준(high level) "1"로 되며, 제 7J 도에 도시하는 신호 SY4 는 제 7B 도 및 제 7F 도에 도시하는 신호 D0 및 D4 의 쌍방에서 싱크 패턴이 얻어진 경우(도면에서 파선으로 표시함)에 높은 수준(high level) "1" 로 된다.
그리고, 동기 위치 보정 회로(41)에서는 제 7G 도에 도시하는 신호 SY1 로 두값이 세워졌을 때(높은수준(high level) "1" 로 되었을 때)에 제 7K 도에 도시하는 바와 같이 신호 SY1 을 4L 지연시키고, 제 7H 도에 도시하는 신호 SY2 로 두값이 세워졌을 때에 제 7K 도에 도시하는 바와 같이 신호 SY2 를 3L 지연시키며, 제 7I 도에 도시하는 신호 SY3 으로 두값이 세워졌을 때에 제 7K 도에 도시하는 바와 같이 신호 SY4 를 L 지연시키고, 제 7J 도에 도시하는 신호 SY4 로 두값이 세워졌을 때 제 7K 도에 도시하는 바와 같이 신호 SY4 를 L 지연시킨다. 또, 제 7B, 7C, 7D) 및 7E 도에 도시하는 신호 SY1, SY2, SY3 및 SY4 로 모두 두값이 세워졌을 때 (제 7B, 7C, 7D 및 7E 도에서 좌로부터 계수하여 7 번째에 파선으로 포위한 부분)는 신호 D0 와 신호 D1 의 쌍방에서 두값이 세워진 것으로 한다.
동기 위치 보정 회로(41)에서 이와 같은 처리에 의해 얻어진 신호 SYx 는 관성 회로(13)에 공급된다. 관성 회로(13)에서는, 제 7L 도에 도시하는 바와 같이,동기 위치 보정 회로(41)로부터의 신호 SYx 에 의거한 주기로 임시동기 신호 SYi 를 발생하고, 이 임시동기 신호 SYi 를 마스크 회로(14)에 공급한다. 마스크 회로(14)는 제 7L 도에 도시하는 임시동기 신호 SYi 에 대하여 예를 들어 제 7L 도에서 파선으로 포위한 기타의 주기 보다도 짧은 주기의 임시동기 신호를 마스크하고, 제 7M 도에 도시하는 동기 신호 SYm 를 얻어, 이 동기 신호 SYm 를 출력 단자(46)를 거쳐서 도시되지 않은 VTR 등의 본체 회로 등에 신호 STP 로서 공급한다. 그리고, 이같이 처리됨으로서, 제 7N 도에 도시하는 바와 같이, 동기 신호가 올바르게 검출되어, 이로써 양호한 데이터를 재생할 수 있다.
다음에, 제 8 도를 참조하여 ID 데이터에 의거하여 지연량을 바꾸는 경우의 동기 신호 생성 장치의 동작에 관하여 설명한다. 또한, 개념적으로 설명하기 위하여, 제 1 도나 제 7 도에 도시한 바와 같은 부호를 신호에 병기하지 않고 설명한다. 또한, 이 도면에서는, L 간격의 동기 신호만을 검출하는 것으로 한다.
제 8A 도는 한 예로서 ID0 의 값을 도시하고, 제 8B 도는 입력 데이터를 도시한다. 제 8C 도에서 도시하는 바와 같이 싱크 패턴이 검출되고, 제 8D 도에서 도시하는 바와 같이 지연 회로(21 내지 25)에서 지연되며, 더욱이, 제 8E 도에 도시하는 바와 같이 제 8B 및 8C 도에 도시하는 신호의 쌍방에서 두값이 세워진 경우만 높은수준(high level) "1" 로 되는 신호를 얻고, 이 신호를 앞으로 되돌린다(실제로는 데이터를 지연시키므로서 행한다). 이때, 제 8E 도에서, "5" 로 도시하는 바와 같이, 싱카 패턴이 검출될 수 있었던 때의 ID0 값(도면에서는 "94")과 싱크 패턴이 검출될 수 없었던 때의 ID0 값(도면에서는 "99")의 차는 "5" 이므로, 되돌림을 "5"("5L")로 한다.
되돌림 처리한 신호는 제 8F 도에 도시하는 바와 같이 되며, 이 신호에 의거하여 관성 회로(13)에서 제 8G 도에 도시하는 바와 같은 동기 펄스를 발생하고, 더욱이 제 8H 도에 도시하는 바와 같이 마스크 회로(14)에서 마스크 처리를 행한다. 이와 같은 처리를 행하므로써, 제 8I 도에 도시하는 바와 같이 싱크 패턴을 올바르게 검출할 수 있어, 양호한 재생을 행할 수 있다.
다음으로, 제 9 도를 참조하여 싱크 패턴을 L, 2L, 3L 의 기간에 걸쳐서 검출할 수 없는 경우의 동기 신호 생성 장치의 동작에 관하여 설명한다.
이 제 9 도에서, 제 9A 도는 한예로서 ID0 값을 도시하고, 제 9B, 9C 및 9D 도는 싱크 패턴을 L 기간에 걸쳐서 검출할 수 없는 경우, 제 9E, 9F 및 9G 도는 싱크 패턴을 2L 기간에 걸쳐서 검출할 수 없는 경우, 제 9H, 9I 및 9J 도는 싱크 패턴을 3L 기간에 걸쳐서 검출할 수 없는 경우를 도시한다. 또한, 사선은 데이터 결손부분을 도시한다.
먼저, 제 9B, 9C 및 9D 도를 참조하여 싱크 패턴을 L 기간에 걸쳐서 검출할 수 없는 경우에 관해 설명한다.
제 9B 도에 도시하는 바와 같이 L 기간에 걸쳐 싱크 패턴이 검출될 수 없는 경우에 있어서는, 제 9C 도에 도시하는 바와 같이 싱크 패턴을 검출하고, 제 9D 도에 도시하는 바와 같이 관성 회로(14)에서 검출한 싱크 패턴에 의거한 주기의 동기 신호를 발생하므로, 제 9D 도에 도시하는 바와 같이 정확하게 동기 신호를 얻을 수 있다. 또한, 이 제 9D 도에서, "●" 는 싱크 패턴을 검출할 수 있었던 부분, "○"는 싱크 패턴을 검출할 수 없었던 부분을 나타낸다.
마찬가지로, 제 9E, 9F 및 9G 도를 참조하여 싱크 패턴을 2L 의 기간내 걸쳐서 검출할 수 없는 경우에 관하여 설명한다. 제 9E 도에 도시하는 바와 같이 2L 기간에 걸쳐서 싱크 패턴을 검출하지 못하는 경우에 있어서는, 제 9E 도에 도시하는 바와 같이 싱크 패턴을 검출하고, 제 9F 도에 도시하는 바와 같이, 관성 회로(13)에서 검출한 싱크 패턴에 의거하는 주기의 동기 펄스를 발생하므로, 제 9G 도에 도시하는 바와 같이 정확하게 싱크 패턴을 얻을 수 있다.
마찬가지로, 제 9H, 9I 및 9J 도를 참조하여 싱크 패턴을 3L 기간에 걸쳐서 검출하지 못하는 경우에 관하여 설명한다. 제 9H 도에 도시하는 바와 같이 3L 기간에 걸쳐서 싱크 패턴을 검출하지 못하는 경우에 있어서는 제 9H 도에 도시하는 바와 같이 싱크 패턴을 검출하고, 제 9I 도에 도시하는 바와 같이, 관성 회로(13)에서 검출한 싱크 패턴에 의거하는 주기의 동기 신호를 발생하므로, 제 9J 도에 도시하는 바와 같이 정확하게 동기 신호를 얻을 수 있다.
제 7 도와 설명이 중복하지만, 다음에 제 10 도를 창조하여 싱크 패턴을 4L 기간, 2L 기간, L 기간에 걸쳐서 검출하지 못하는 경우에 관하여 설명한다.
제 10A 도는 예로서 ID 데이터의 값을 도시하고, 제 10B 도는 입력 데이터를 도시한다. 제 10B 도에 도시하는 바와 같이 입력 데이터가 있었던 경우는 입력 단자(26)부터의 신호 D0, 각 지연 회로(21, 22, 23, 및 24)의 출력 신호 D1, D2, D3 및 D4 는 각각 10C, 10D, 10E, 10F 및 10G 도에 도시하는 바와 같이 된다.
이때, 각 비교기(37, 38, 39 및 40)로부터의 신호 SY1 내지 SY4 는, 제 10H도에 도시하는 바와 같이, 신호 D0 와, 신호 D1 또는 D2 또는 D3 또는 D4 에서 싱크 패턴이 잡혔을 때에 높은수준(high level) "1" 로 된다.(제 7 도에서는 SY1 내지 SY4 를 개별적으로 도시하였지만, 이 도면에서는 모아서 도시함).
그리고, 제 10H 도에 도시하는 각 두값이 각각 제 10I 도에 신호 SYx 로서 도시하는 바와 같이 되돌려진다.
즉, 제 10I 도에 도시하는 바와 같이, 신호 D0 와 D1 의 쌍방에서 싱크 패턴이 잡혔을 경우에 세워진 두값(제 10A 도 에서 ID 데이터 "31" 및 "30", ID 데이터 "21", "20", "19" 에 각각 상당함)은 각각 제 10I 도에 도시하는 바와 같이 "1", 즉, L 만큼 각각 되돌림되고, 신호 D0 와 D2 의 쌍방에서 싱크 패턴이 잡힌 경우에 세워진 두값(제 10A 도에서 ID 데이터 "22"에 상당함)은 각각 제 10I 도에 도시하는 바와 같이 "2", 즉, 2L 만큼 되돌림되며, 신호 D0 와 D4 의 쌍방에서 싱크 패턴이 잡힌 경우에 세워진 두값(제 10A 도에서 ID 데이터 "22" 에 상당함)은 제 10I 도에 도시하는 바와 같이 "4", 즉, 4L 만큼 되돌림된다.
따라서, 제 10I 도에 도시하는 신호 SYx 가 동기 위치 보정 회로(41)로부터 관성 회로(13)에 공급되면, 관성 회로(13)는 제 10I 도에 도시하는 신호 SYx 를 기준으로 하여 제 10J 도에 도시하는 임시동기 신호 SYi 를 발생한다. 그리고, 도시하지 않더라도, 이 제 10J 도에서 다른 펄스의 간격보다도 짧은 펄스(도면에서 좌로부터 6 번째의 펄스)는 마스크 회로(14)에서 마스크된다. 그리고, 최종적으로는 제 10K 도에서 도시하는 바와 같이, "●"로 도시하는 싱크 패턴이 잡혀진 곳 이외의 "○"로 도시하는 싱크 패턴이 잡히지 않는 곳에 동기 신호를 출력시킬 수 있다.
다음에, 상술한 동기 신호 생성 장치의 처리에서의 동기 신호를 검출하지 못할 확률 Pse(싱크 오차 확률)에 관해 설명한다.
싱크 패턴 {SYNC(2 바이트), ID0(1 바이트), ID1 (1 바이트)} 의 4 바이트가 오차를 발생시킬 확률 Psync 는 상술한 식 (1) 및 (2)와 같이 하여 얻을 수 있다.
여기서, 바이트 오차율 Pbyte 을 Pbyte = 3 × 10-3으로 하고, 또한, 예를들어 블럭의 경계가 1 초간에 1800 회 발생하는 경우를 상정하면, 블럭의 경계에서 싱크 패턴이 잡히지 않는 주기 Nb 는 다음과 같이 된다.
Nb = 1/1800/Pse
= 7.48(h) . . . (6)
이 식 (6)에서 명백한 바와 같이, 제 1 도 내지 제 10 도를 참조하여 설명한 본예의 동기 신호 생성 장치는 종래의 동기 신호 생성 장치와 비교하여 대폭으로 개선되어 있으며, 실용상 전혀 문제가 없는 것임을 알 수 있다. 그와 관련하여 종래의 동기 신호 생성 장치에 있어서는, 식(3)으로 나타낸 바와 같이 1.3(븐)이다.
이와같이, 본예에 있어서는, 데이터에 포함되는 싱크 패턴의 간격이 L, 2L, 3L, 4L . . . nL(n은 정의 정수)의 두개의 싱크 패턴의 두값의 위상, ID 데이터의 관계 등이 올바를 때에 싱크 패턴이 검출된 것으로 하고자 하였으므로, 싱크 패턴을 검출하지 못하는 확률(동기 오차율)을 낮게 억제할 수가 있다.
또한, 상술한 실시예는 본 발명의 일예이고, 본 발명의 요지를 벗어나지 않는 범위에서 기타 여러 모양의 구성을 취할 수가 있음은 물론이다.
제 1 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 구조도.
제 2 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 요부를 나타내는 구성도.
제 3 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 설명에 제공되는 싱크 패턴을 나타내는 설명도.
제 4 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 설명에 제공되는 위상에 맞춘 데이터의 절취 위치를 나타내는 설명도.
제 5A 내지 5D 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 동기 검출의 동작을 설명하기 위한 그래프.
제 6 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 설명에 제공되는 동작 설명을 위한 타이밍도.
제 7A 내지 7M 도는 본 발명의 동기 신호 생성 장치의 한 실시예의 설명에 제공되는 동작 설명을 위한 타이밍도.
제 8A 내지 8I 도는 본 발명에 동기 신호 생성 장치의 한 실시예의 설명에 제공되는 동작 설명을 위한 타이밍도.
제 9A 내지 9J 도는 본 발명에 동기 신호 생성 장치의 한 실시예의 설명에제공되는 동작 설명을 위한 타이밍도.
제 10A 내지 10K 도는 본 발명에 동기 신호 생성 장치의 한 실시예의 설명에 제공되는 동작 설명을 위한 타이밍도.
제 11 도는 종래의 동기 신호 생성 장치의 예를 나타내는 구성도.
제 12 도는 종래의 동기 신호 생성 장치의 요부예를 나타내는 구성도.
제 13A 및 13B 도는 종래의 동기 신호 생성 장치의 예를 나타내는 구성도.
제 14 도는 종래의 동기 신호 생성 장치의 예를 나타내는 구성도.
제 15 도는 종래의 동기 신호 생성 장치의 예의 설명에 제공되는 마스크 회로의 동작을 설명하기 위한 타이밍도.
제 16 도는 종래의 동기 신호 생성 장치의 예의 설명에 제공되는 디지털 VTR 의 테이프 포맷의 한 예를 나타내는 설명도.
제 17 도는 종래의 동기 신호 생성 장치의 예의 설명에 제공되는 디지털 VTR 의 테이프 포맷의 한 예를 나타내는 설명도.
제 18A 내지 18D 도는 종래의 동기 신호 생성 장치의 예의 설명에 제공되는 디지털 데이터의 포맷을 생성중의 결함을 설명하기 위한 설명도.
제 19A 내지 19M 도는 종래의 동기 신호 생성 장치의 예의 설명에 제공되는 동작을 설명하기 위한 타이밍도.
제 20A 내지 20J 도는 종래의 동기 신호 생성 장치의 예의 설명에 제공되는 동작을 설명하기 위한 타이밍도.
♠ 도면의 주요부분에 대한 부호의 설명 ♠
13 : 관성 회로 14 : 마스크 회로
21, 22, 23, 24 및 25 : 지연 회로
26 : 두값 밀기 (bit shift) 검출 회로
27, 28, 29, 30, 31, 48 : 가변 밀기 (variable shift) 레지스터
32, 33, 34, 35 및 36 : 동기/ID 검출 회로
37, 38, 39 및 40 : 비교기
41 : 동기 위치 보정 회로
42 : 두값 밀기 위상 보정 회로
55 : 싱크 지연 제어기
56, 58, 60, 62 및 66 : 지연 회로
57, 59, 61 및 63 : 가산 회로
66, 69, 70, 71, 72 및 73 : 지연 회로

Claims (6)

  1. 소정의 비트수를 갖는 고정 데이터 패턴으로 이루어지는 동기 신호가 소정 시간 간격 L로 삽입되어 있는 디지털 데이터로부터, 상기 동기 신호를 생성시키는 동기 신호 생성 장치에 있어서,
    상기 디지털 데이터를 상기 시간 간격 L 단위로 지연시키고, L의 n배(n은 양의 정수)의 지연 시간을 갖는 복수의 디지털 데이터를 얻는 지연 수단과,
    상기 디지털 데이터를 비트 단위로 지연시키고, 상기 고정 데이터 패턴과 일치하는 위상을 검출하는 비트 시프트 검출 수단과,
    상기 비트 시프트 검출 수단의 검출 결과에 따라 상기 지연 수단으로부터 출력되는 복수의 디지털 데이터를 각각 비트 시프트 하는 복수의 비트 시프트 수단과,
    상기 복수의 비트 시프트 수단에 의해 비트 시프트 된 복수의 디지털 데이터와, 상기 고정 데이터 패턴과의 일치를 각각 검출하는 복수의 동기 검출 수단과,
    상기 디지털 데이터와 상기 고정 데이터 패턴과의 일치를 검출한 동기 검출수단의 출력 신호에 따라 동기 신호를 생성하는 동기 신호 생성 수단으로 이루어지는 동기 신호 생성 장치.
  2. 제1항에 있어서, 상기 동기 신호 생성 수단이 상기 동기 검출 수단의 출력 신호에 의하여 리셋 되고, 상기 리셋 된 시간으로부터 상기 시간 간격 L 마다 펄스신호를 생성하는 관성 회로와,
    상기 관성 회로로부터 연속하여 공급되는 펄스 신호의 간격이 상기 시간 간격 L 이하였을 때 상기 시간 간격이 L이하였던 한 쌍의 펄스 신호 중에서 선행하여 공급된 펄스 신호를 마스크해서 상기 동기 신호로서 출력하는 마스크 회로로 이루어지는 동기 신호 생성 장치.
  3. 소정의 비트 수를 갖는 고정 데이터 패턴으로 이루어지는 동기 신호가 소정 시간 간격 L로 삽입되어 있고, 또한 상기 소정 시간 간격 L 마다 값이 변화하는 식별 번호가 삽입되어 있는 디지털 데이터로부터 상기 동기 신호를 생성하는 동기 신호 생성 장치에 있어서,
    상기 디지털 데이터를 상기 시간 간격 L 단위로 지연시키고, L의 n배(n은 양의 정수)의 지연 시간을 갖는 복수의 디지털 데이터를 얻는 지연 수단과,
    상기 디지털 데이터를 비트 단위로 지연시키고, 상기 고정 데이터 패턴과 일치하는 위상을 검출하는 비트 시프트 검출 수단과,
    상기 비트 시프트 검출 수단의 검출 결과에 따라 상기 지연 수단으로부터 출력되는 복수의 디지털 데이터를 각각 비트 시프트 하는 복수의 비트 시프트 수단과,
    상기 복수의 비트 시프트 수단에 의하여 비트 시프트 된 복수의 디지털 데이터와, 상기 고정 데이터 패턴과의 일치 도한 시간 간격 L에 따른 값의 변화를 고려한 상기 식별 번호의 일치를 각각 검출하는 복수의 동기 검출 수단과,
    상기 디지털 데이터와 상기 고정 데이터 패턴과의 일치 및 상기 식별 번호의 일치를 검출한 동기 검출 수단의 출력 신호에 따라 동기 신호를 생성하는 동기 신호 생성 수단으로 이루어지는 동기 신호 생성 장치.
  4. 제3항에 있어서, 상기 동기 신호 생성 수단이, 상기 동기 검출 수단의 출력 신호에 의하여 리셋 되고, 상기 리셋 된 시간으로부터 상기 시간 간격 L마다 펄스 신호를 생성하는 관성 회로와,
    상기 관성 회로로부터 연속하여 공급되는 펄스 신호의 간격이, 상기 시간 간격 L 이하였을 때 상기 시간 간격이 L 이하였던 한 쌍의 펄스 신호 중에서 선행하여 공급된 펄스 신호를 마스크 하여 상기 동기 신호로서 출력하는 마스크 회로로 이루어지는 동기 신호 생성 장치.
  5. 소정 비트 수를 갖는 고정 데이터 패턴으로 이루어지는 동기 신호가 소정의 시간 간격 L로 삽입되어 있고, 또한 상기 소정 시간 간격 L 마다 값이 변화하는 제1 식별 번호가 삽입되어 있고, 또한 상기 소정의 시간 간격 L 마다 동일 내용의 데이터 단위로는 같은 값으로 된 제2 식별 번호가 삽입된 디지털 데이터로부터 상기 동기 신호를 생성하는 동기 신호 생성 장치에 있어서,
    상기 디지털 데이터를 상기 시간 간격 L 단위로 지연시키고, L의 n배(n은 양의 정수)의 지연 시간을 갖는 복수의 디지털 데이터를 얻는 지연 수단과,
    상기 디지털 데이터를 비트 단위로 지연시키고, 상기 고정 데이터 패턴과 일치하는 위상을 검출하는 비트 시프트 검출 수단과,
    상기 비트 시프트 검출 수단의 검출 결과에 다라 상기 지연 수단으로부터 출력되는 복수의 디지털 데이터를 각각 비트 시프트 하는 복수의 비트 시프트 수단과,
    상기 복수의 비트 시프트 수단과 각각 접속되고 상기 복수의 비트 시프트 수단에 의하여 비트 시프트 된 복수의 디지털 데이터와 상기 고정 데이터 패턴과의 일치와, 시간 간격 L에 따른 값의 변화를 고려한 상기 제1 식별 번호의 일치와, 상기 제2 실벽 번호의 일치를 각각 검출하는 복수의 동기 검출 수단과,
    상기 디지털 데이터와 상기 고정 데이터 패턴과의 일치, 상기 제1 식별 번호의 일치 및 상기 제2 식별 번호의 일치의 모두를 검출한 동기 검출 수단의 출력 신호에 따라 동기 신호를 생성하는 동기 신호 생성 수단으로 이루어지는 동기 신호 생성 장치.
  6. 제5항에 있어서, 상기 동기 신호 생성 수단이 상기 동기 검출 수단의 출력 신호에 의하여 리셋 되고, 상기 리셋 된 시간으로부터 상기 시간 간격 L 마다 펄스 신호를 생성하는 관성 회로와,
    상기 관성 회로로부터 연속하여 공급되는 펄스 신호의 간격이 상기 시간 간격 L 이하였을 때, 상기 시간 간격이 L 이하였던 한 쌍의 펄스 신호 중에서 선행하여 공급된 펄스 신호를 마스크 하여, 상기 동기 신호로서 출력하는 마스크 회로로 이루어지는 동기 신호 생성 장치.
KR1019940006221A 1993-03-26 1994-03-26 동기신호생성장치 KR100310208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-68457 1993-03-26
JP6845793 1993-03-26

Publications (2)

Publication Number Publication Date
KR940022229A KR940022229A (ko) 1994-10-20
KR100310208B1 true KR100310208B1 (ko) 2002-06-20

Family

ID=13374252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940006221A KR100310208B1 (ko) 1993-03-26 1994-03-26 동기신호생성장치

Country Status (4)

Country Link
US (1) US5450451A (ko)
EP (1) EP0617423B1 (ko)
KR (1) KR100310208B1 (ko)
DE (1) DE69419055T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816964B1 (ko) * 2000-03-17 2008-03-25 소니 가부시끼 가이샤 데이터 처리 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719903A (en) * 1995-06-28 1998-02-17 Motorola, Inc. Method and apparatus for receiving symbols
KR0165430B1 (ko) * 1995-09-06 1999-03-20 김광호 싱크 검출 및 보호장치와 그 방법
JP3441589B2 (ja) * 1996-02-29 2003-09-02 シャープ株式会社 同期検出復調回路
JP3186630B2 (ja) * 1997-02-14 2001-07-11 株式会社デンソー データ通信方法および車載用通信装置ならびに路上用通信装置
DE60041222D1 (de) * 1999-01-20 2009-02-12 Panasonic Corp Verfahren und vorrichtung zur datenübertragung, und verfahren und vorrichtung zum datenempfang
ATE323366T1 (de) * 2000-10-05 2006-04-15 Matsushita Electric Ind Co Ltd Initialisierungsverfahren und datensender
US7012965B2 (en) * 2001-12-26 2006-03-14 Hewlett-Packard Development Company, L.P. High speed leading or trailing bit value detection
JP4769974B2 (ja) * 2006-01-30 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 水平垂直同期信号生成回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137150A (ja) * 1983-12-26 1985-07-20 Sony Corp 同期信号抽出回路
JP2747077B2 (ja) * 1990-02-22 1998-05-06 株式会社東芝 フレーム同期回路
EP0473293B1 (en) * 1990-08-03 1996-09-25 Canon Kabushiki Kaisha Synchronous signal detection circuit and synchronous signal detection apparatus having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816964B1 (ko) * 2000-03-17 2008-03-25 소니 가부시끼 가이샤 데이터 처리 장치 및 방법

Also Published As

Publication number Publication date
EP0617423A3 (en) 1995-06-21
EP0617423B1 (en) 1999-06-16
KR940022229A (ko) 1994-10-20
DE69419055T2 (de) 1999-12-23
US5450451A (en) 1995-09-12
EP0617423A2 (en) 1994-09-28
DE69419055D1 (de) 1999-07-22

Similar Documents

Publication Publication Date Title
KR100310208B1 (ko) 동기신호생성장치
NL7907760A (nl) Werkwijze en inrichting voor het bewerken van digitale informatie.
GB2038593A (en) Apparatus for extracting a synchronizing signal
SK280673B6 (sk) Spôsob zaznamenávania číslicového signálu na magne
JP3441589B2 (ja) 同期検出復調回路
SE419278B (sv) Sett och anordning for att infora en adressignal i en videosignal
JPH06334644A (ja) 同期信号生成装置
EP0318227A2 (en) Frame synchronising method and system
US10522183B2 (en) Signal processing apparatus and signal processing method
JP2947081B2 (ja) デジタル情報変調装置
JP2004208009A (ja) 同期信号検出装置及び同期信号検出方法
JPH04117672A (ja) ディジタル情報信号のための同期方法および同期回路
WO1999041906A2 (en) Reproduction of a digital information signal in a trick play reproduction mode
US6771882B1 (en) Data transmission apparatus and data transmission method
JP3043636B2 (ja) Ｓｄ−ｖｃｒのフレームパルス発生装置
JP3240869B2 (ja) 同期回路
JP3868047B2 (ja) バッファ回路
JPH0973763A (ja) 記録装置
WO1998032130A2 (en) Recording of subcode signals in slant tracks on a record carrier
JPS63226147A (ja) ブロツク同期方式
JP2615684B2 (ja) ディジタル信号再生装置
JPH06291757A (ja) 同期保護回路
JPH0793909A (ja) 位相検出回路
JPH06177870A (ja) 同期保護装置
JPS6052956A (ja) フレ−ム同期回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee