KR100310158B1 - 웨이퍼 번인 테스트 장치 - Google Patents
웨이퍼 번인 테스트 장치 Download PDFInfo
- Publication number
- KR100310158B1 KR100310158B1 KR1019990013736A KR19990013736A KR100310158B1 KR 100310158 B1 KR100310158 B1 KR 100310158B1 KR 1019990013736 A KR1019990013736 A KR 1019990013736A KR 19990013736 A KR19990013736 A KR 19990013736A KR 100310158 B1 KR100310158 B1 KR 100310158B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- test
- refresh
- burn
- self
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 106
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000004044 response Effects 0.000 claims abstract description 23
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 13
- 230000001934 delay Effects 0.000 description 3
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 2
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 2
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 2
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 2
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
Landscapes
- Tests Of Electronic Circuits (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 웨이퍼 번인 테스트 장치에 관한 것으로, 특히 이 장치는 웨이퍼 번인 테스트 인에이블신호 발생기와, 워드라인의 어드레스를 제어하는 로우 제어신호를 발생하는 로우 제어부와, 내부 로우 어드레스를 카운트하는 카운터와, 글로발 어드레스 신호를 발생하는 글로발 어드레스 발생기와, 번인 테스트 인에이블신호와 셀프 리프레시 신호에 응답하여 반도체 소자에서 미리 설정된 리프레시 주기보다 큰 새로운 셀프 리프레시 주기동안 셀프 리프레시 요구신호를 발생하는 셀프 리프레시 요구신호 발생기와, 리프레시 한 주기가 종료되는 시점에서 워드라인의 디스에이블을 결정하는 센싱 지연부와, 셀프 리프레시 모드를 이용한 번인 테스트시 셀프 리프레시 요구신호의 주기동안 워드라인을 인에이블시키는 제어신호를 발생하는 ras신호 발생부를 구비한다. 그러므로, 본 발명은 테스트 모드에서 리프레시 주기동안 계속해서 워드라인에 고전압이 인가되어 전체 테스트 시간을 단출시킬 수 있을 뿐만 아니라 테스트시 외부 제어 명령을 사용하지 않고서도 테스트를 정상적으로 수행할 수 있어 번인 테스트로 인해 손상될 수 있는 프로빙 카드의 패드 수를 줄일 수 있다.
Description
본 발명은 반도체장치에 관한 것으로서, 특히 DRAM(Dynamic Random AcessMemory)의 셀프 리프레시 동작으로 번인 테스트(burn_in test)의 효율을 높일 수 있는 웨이퍼 번인 테스트 장치에 관한 것이다.
일반적으로, 반도체 메모리장치중에서 DRAM은 데이터 저장 및 기록/소거가 쉽기 때문에 컴퓨터의 주 메모리로 사용되고 있는데, DRAM의 데이터 손실을 방지하고자 메모리셀의 데이터를 읽어서 그 읽어낸 정보에 맞추어 초기의 전하량으로 재충전해주며 이러한 동작을 주기적으로 반복해서 데이터 기억을 유지하는 리프레시 동작을 수행하게 된다.
이러한 DRAM의 리프레시(refresh) 동작은 외부로부터 리프레시 어드레스를 인가한 뒤 /RAS 신호를 하강시켰다가 다시 상승시키는 1싸이클(cycle)로 실행되며 이를 RAS 리프레시라고 부르며, 이때 행 어드레스에 의해 선택된 한 워드라인에 연결된 모든 메모리 셀들이 센스 앰프에 의해 증폭되어 다시 쓰여지므로 이 동작을 전체 행이 모두 선택될때까지 실행하면 전체 DRAM 셀들을 모두 리프레시할 수 있다.
이러한 리프레시는 메모리 커패시터에 축적된 신호 전하가 방출되어 '1' 또는 '0'으로 판정하는 것이 불가능해지기 전에 행해야 하며 이 시간을 리프레시 주기라고 부른다.
최근에는, 리프레시 동기신호로 사용되던 /RAS신호 마저도 DRAM 내부에서 발생시키는 동작 모드(셀프 리프레시)가 저전력 소모 또는 배터리 백업(back-up)등의 목적을 위해 사용되고 있다. 즉, DRAM 제어신호들이 어떤 특정 타이밍 조건을 만족시킬때에 한해 외부로부터 제어신호 없이도 내부에서 생성된 리프레시 타이머에의해 자동적으로 리프레시 요구 신호가 발생되어 소자 내부에서 자동적으로 RAS 등의 명령신호들이 발생하고 내부에서 생성된 어드레스에 의해 리프레시 동작이 실행된다. 셀프 리프레시로부터 정상 모드로 되돌아오기 위해서는 /RAS 프리챠지 기간을 유지하면 된다.
한편, 상기와 같은 DRAM의 제조 과정이 완료된 후 패키지 레벨에서의 테스트 이전에 웨이퍼 번인 테스트를 실시하여 불량이 발생할 칩을 미리 제거함으로써 제품의 수율 및 신뢰성을 높일 수 있다. 이러한 웨이퍼 번인 테스트는 DRAM의 초기 결함을 조기에 발견하기 위해서 인가 전압과 주위 온도를 실제 사용조건보다도 더욱 혹독한 조건으로 인가하는데, 소자의 수명을 나타내는 MTTF(Mean Time To Flailure)는 인가 전압에 대해 10aVcc배로 감소한다. 단, a는 불량 매커니즘, 즉 게이트산화막 파괴나 전자이동(electromigration) 등의 구체적인 그리고 가장 치명적인 불량 원인에 따라 바뀐다. 한편, 온도가 상승함에 따라 불량 발생 확률이 증가되는데 이를 나타내는 가속계수가 10-0.13b/T관계를 갖는다. a≒1 및 b=11,606으로 하고 이 식을 이용하면 번인 테스트조건, 예를 들어 8V, 125 ℃가 실제 DRAM 사용조건 5V, 55℃보다 몇배나 빨리 반도체소자를 불량시키는가를 환산할 수 있다. 웨이퍼 번인 테스트 실시후 정상 모드에서 제품 불량률이 일정 값 이하로 되기 위한 테스트 시간을 산정하여 이 시간동안 테스트를 실시함으로써 칩의 불량을 판별한다.
도 1은 종래 기술에 의한 셀프 리프레시로 웨이퍼 번인 테스트를 수행하는반도체장치의 회로 블록도이다.
도 1에 도시된 바와 같이, 셀프 리프레시 모드로 웨이퍼 번인 테스트를 수행하는 반도체장치는 웨이퍼 번인 테스트 패드(10)로부터 인가된 시작 신호를 검출받아서 웨이퍼 번인 테스트 인에이블신호(wbib)를 발생하는 번인 테스트 인에이블신호 발생기(12)와, 외부 클럭신호(cke)를 입력받아서 내부 클럭신호(ckenb)를 발생하는 클럭신호 발생기(14)와, ras, cas, we 등의 제어 명령신호에 응답하여 코맨드 명령을 디코딩하는 제어명령 디코더(16)와, 상기 클럭신호(ckenb)와 제어 명령 디코더(16)의 자동 리프레시 진입신호(autoref)에 응답하여 다수개의 워드라인을 동시에 인에이블되도록 하는 셀프 리프레시 신호(selfref)를 발생하는 셀프 리프레시 모드(18)와, 상기 셀프 리프레시 모드(18)의 신호(selfref)에 응답하여 리프레시 주기를 결정하는 셀프 리프레시 요구신호(srefreq)를 발생하는 셀프 리프레시 요구신호 발생기(20)와, 셀프 리프레시 요구신호(srefreq)에 응답하여 워드라인의 어드레스를 제어하는 로우 제어신호(row_ctrl)를 발생하는 로우 제어부(22)와, 로우 제어신호(row_ctrl)에 응답하여 내부 로우 어드레스를 카운트하는 카운터(24)와, 카운터(24)가 동작하는 동안 글로발 어드레스 신호(global address)를 발생하는 글로발 어드레스 발생기(26)와, 번인 테스트 인에이블신호(wbib)와 해당 뱅크(30)의 데이터를 증폭시키기 위한 센스 앰프 인에이블신호(sg_b0)를 소정시간 지연시켜 출력하는 센싱 지연부(32)와, 번인 테스트 인에이블신호(wbib)와 로우 제어신호(row_ctrl)와 센싱 지연부(32)에서 발생한 지연신호(sgdly_b0)에 응답하여 워드라인 인에이블 및 디스에이블을 조정하는 제어신호(rasatv_b0,raspcg_b0)가 발생하는 ras신호 발생부(28)와, 외부 전원 공급패드(34)와, 상기 전원 공급패드(34)로부터 인가된 전압을 번인 테스트용 고전압으로 승압하는 승압부(38)로 구성되어 있다.
도 1에서는 설명의 간략화를 위해서 단 두 개의 뱅크(30)(제 1뱅크, 제 2뱅크)만을 도시하였으며, 이에 연결된 센싱 지연회로(32)도 제 1센싱 지연부와 제 2센싱 지연부로 나누어지며 ras신호 발생부(28) 또한 제 1ras신호 발생부와 제 2ras신호 발생부로 구분된다.
도 2a 및 도 2b는 각각 도 1에 도시된 셀프 리프레시 요구신호 발생기와 센싱 지연기를 나타낸 회로도들이다.
이를 참조하면, 도 2a에 도시된 셀프 리프레시 요구신호 발생기(20)는 셀프 리프레시 명령 신호(selfref)와 소정의 주기를 갖는 클럭신호(oscen)를 발생하는 발진기(221)와, 셀프 리프레시 명령 신호(selfref)를 저장하는 버퍼(222)와, 상기 버퍼(222)의 신호를 지연하는 지연기(223)와, 지연기(223)로부터 인가된 신호가 소정의 주기를 갖도록 제어하는 주기 제어부(224)와, 발진기(221)의 신호(oscen)와 주기 제어부(224)에서 출력된 신호에 응답하여 셀프 리프레시 주기를 결정하는 셀프 리프레시 주기 분배기(225)와, 발진기(225)의 신호(oscen)를 반전하는 제 1인버터(Inv1)와, 반도체 소자의 리프레시 주기(f16㎲)와 Inv1의 출력을 부정논리합하는 제 1노어 게이트(NOR1)와 이 게이트(NOR1)의 신호를 반전하는 제 2인버터(Inv2)와, 상기 인버터(Inv2)의 출력을 반전해서 소정 주기로 변경하는 홀수개의 인버터 스트링(226)과, 상기 인버터 스트링(226)의 신호와 Inv2의 신호를 부정논리합하는 제 2노어 게이트(NOR2)와, 상기 지연기(222)의 신호와 제 2노어 게이트(NOR2)의 신호를 부정 논리곱하는 낸드 게이트(NAND)와, 이를 다시 반전하여 셀프 리프레시 요구신호로서 출력하는 제 3인버터(Inv3)로 구성된다.
도 2b에 도시된 센싱 지연기(32)는 제 1뱅크에 연결된 제 1센싱 지연부로서, 센스 앰프 인에이블신호(sg_b0)를 소정시간 지연하는 지연기(322)와, 셀프 리프레시 명령 신호(selfref)를 반전하는 인버터(Inv4)와, 상기 지연기(322)의 출력과 인버터의 출력을 저장한 후에 이를 다시 반전해서 지연된 센스 앰프 인에이블신호(sadly_b0)를 출력하는 플립플롭(324) 및 인버터(Inv5)로 구성된다. 이때, 플립플롭(324)는 낸드 게이트를 사용한 것이다.
도 3은 도 1의 웨이퍼 번인 테스트를 수행하는 반도체 장치의 동작 타이밍도이다. 여기서, 16㎲는 번인 테스트의 주기, sgdly_b0 및 sgdly_b1은 제 1 및 제 2센싱 지연기의 지연된 센스 앰프 인에이블신호들, rasatv_b0 및 raspcg_b0는 제 1 ras신호 발생기로부터 출력되는 워드라인의 인에이블 구간을 제어하는 신호들이고, rasatv_b1 및 raspcg_b1은 제 2ras신호 발생기의 신호들이다. 또한, wl0_b0 및 wl0_b1은 제 1뱅크의 워드라인 구동신호를 나타내며 wl1_b0 및 wl1_b1는 제 2뱅크의 워드라인 구동신호를 나타낸 것이다.
상기와 같이 구성된 반도체장치는 웨이퍼 번인 테스트시 일정시간 동안 모든 워드라인을 인에이블시켜야 하는데, 한번의 셀프 리프레시 타이밍동안 모든 워드라인이 한번씩은 인에이블되는 셀프 리프레시 모드를 이용할 경우 간편하게 테스트를 수행할 수 있다.
상기 웨이퍼 번인 테스트를 수행하기 위한 일련의 회로 동작은 번인 테스트 인에이블신호 발생기(12)가 패드(10)로부터 인가된 신호를 검출받아서 웨이퍼 번인 테스트 인에이블신호(wbib)를 발생하면 반도체장치는 번인 테스트 상태로 진입된다.
그리고, 셀프 리프레시 모드(18)에서 클럭신호(ckenb)와 제어 명령 디코더(16)에서 디코딩된 자동 리프레시 진입신호(autoref)를 입력받아서 셀프 리프레시 신호(selfref)를 발생하면 셀프 리프레시 요구신호 발생기(20)는 리프레시 주기를 결정하는 셀프 리프레시 요구신호(srefreq)를 발생한다. 이에, 로우 제어부(22)는 워드라인의 어드레스를 제어하는 로우 제어신호(row_ctrl)를 발생하고, 이 신호는 카운터(24)로 입력되어 리프레시 주기 동안 이를 동작시키고, 카운터(24)가 동작하는 동안 글로발 어드레스 발생기(26)는 뱅크(30)의 글로발 어드레스 신호(global address)를 발생하게 된다.
그리고, 제 1 및 2 ras신호 발생기(28)는 로우 제어신호(row_ctrl)에 의해 워드라인을 인에이블시키기 위한 rasatv_b0, rasatv_b1신호를 생성하여 모든 뱅크(30)에서 동시에 워드라인을 인에이블시킨다. 그러면, 상기 제 1 및 제 2뱅크(30)의 워드라인에는 승압부(38)의 고전압이 인가되어 웨이퍼 번인 테스트가 수행된다.
한편, DRAM의 일반(nomal) 동작에서 워드라인의 디스에이블은 프리챠지 제어 명령에 의해 이루어지지만, 리프레시 동작에서의 디스에이블은 비트의 챠지 분배 후에 데이터를 감지/증폭시키기 위한 센스 앰프의 인에이블 신호를 소정시간 지연한 센싱 지연부(32)를 통해서 이루어진다. 이에, 제 1 및 제 2센싱 지연부(32)는 워드라인을 디스에이블시키기 위한 sgdly_b0, sgdly_b1을 발생한다. 이 신호들은 각각 해당 제 1 및 2 ras신호 발생기(28)로 인가되어 워드라인의 디스에이블을 조정하는 raspcg_b0,raspcg_b1 신호를 발생한다.
그런데, 도 3에 도시된 바와 같이 일반적인 반도체장치에서 한번의 리프레시 주기동안 한 개의 워드라인이 인에이블되어 있는 시간(trc)은 리프레시 주기에 관계없이 로우(row) 주기 시간동안에만 인에이블되어 있고 나머지 시간 동안(tidle)은 테스팅에 기여하지 못하는 상태를 지속한다.
만약 상기 반도체장치가 64M SDRAM이며 리프레시가 4K 싸이클이고 주기가 16㎲, 그리고 ras 사이클이 100㎱이라면 64㎳동안에 16㎲마다 한 개의 워드라인이 인에이블된다. 하지만, 번인 테스트를 위하여 10시간동안 셀프 리프레시 모드를 지속하였다면 16㎲동안 단지 약 100㎱의 ras 싸이클동안에만 번인 테스트용 고전압이 인가되므로 10hs/64㎳×100㎱=56㎳가 되어 결국 10시간동안 한 개의 워드라인에 고전압이 인가되는 시간은 56㎳밖에 안되고 지속적으로 게이트 산화막에 인가되는 시간은 100㎱에 불과하다.
그러므로, 셀프 리프레시 시간동안 실제로 테스트에 기여되는 시간보다 그렇지 않는 시간이 더 많기 때문에 지속적으로 웨이퍼의 번인 테스트를 수행하는데 한계가 있었다. 이에 따라 워드라인에 많은 시간동안 스트레스를 인가하는데 많은 시간이 필요로 하기 때문에 웨이퍼의 번인 테스트 시간이 길어지는 문제점이 있었다. 이 테스트 시간을 줄이고자 셀프 리프레시 방법을 이용하지 않고 웨이퍼 번인 테스트 신호로 직접 워드라인을 동시에 인에이블 시킬 수도 있지만, 이 방법은 상기 테스트 신호가 칩의 모든 제어부를 직접 제어하도록 설계해야만 하기 때문에 칩의 면적을 증가시키게 된다.
또한, 셀프 리프레시 모드로 번인 테스트시 제어 명령 입력이 필요하므로 번인 테스트를 위한 프로빙 카드의 핀의 수가 증가되어 테스트로 인해 패드가 손상될 수 있는 단점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 셀프 리프레시 요구신호를 이용하여 리프레시 주기동안 워드라인이 계속 인에이블상태를 유지하도록 하며 한번의 리프레시 주기동안에 지속적으로 테스트가 이루어지도록 리프레시 주기를 반도체소자에서 설정된 리프레시 주기동안보다 길게 변경함으로써 테스트 시간을 단축하면서 테스트 장치를 간단하게 구현할 수 있는 웨이퍼 번인 테스트 장치를 제공하는데 있다.
도 1은 종래 기술에 의한 셀프 리프레시로 웨이퍼 번인 테스트를 수행하는 반도체장치의 회로 블록도,
도 2a 및 도 2b는 각각 도 1에 도시된 셀프 리프레시 요구 신호 발생기와 센싱 지연기를 나타낸 회로도들,
도 3은 도 1의 웨이퍼 번인 테스트를 수행하는 반도체 장치의 동작 타이밍도,
도 4는 본 발명에 따른 셀프 리프레시로 웨이퍼 번인 테스트를 수행하는 반도체장치의 회로 블록도,
도 5a 및 도 5b는 각각 도 4에 도시된 셀프 리프레시 요구 신호 발생기와 센싱 지연기를 나타낸 회로도들,
도 6은 도 4의 웨이퍼 번인 테스트를 수행하는 반도체 장치의 동작 타이밍도.
상기 목적을 달성하기 위하여 본 발명은 고온, 고전압의 조건에서 반도체 소자를 동작시켜 잠재적 결함을 노출시키며 셀프 리프레시 모드를 이용한 웨이퍼의 번인 테스트 장치에 있어서, 웨이퍼 번인 테스트 패드로부터 인가된 시작 신호를검출받아서 웨이퍼 번인 테스트 인에이블신호를 발생하는 번인 테스트 인에이블신호 발생기와, 번인 테스트 인에이블신호 발생기로부터 인가된 신호와 다수개의 워드라인을 동시에 인에이블되도록 하는 셀프 리프레시 신호에 응답하여 반도체 소자에서 미리 설정된 리프레시 주기보다 큰 새로운 셀프 리프레시 주기동안 셀프 리프레시 요구신호를 발생하는 셀프 리프레시 요구신호 발생기와, 셀프 리프레시 요구신호에 응답하여 워드라인의 어드레스를 제어하는 로우 제어신호를 발생하는 로우 제어부와, 로우 제어신호에 응답하여 내부 로우 어드레스를 카운트하는 카운터와, 카운터가 동작하는 동안 글로발 어드레스 신호를 발생하는 글로발 어드레스 발생기와, 번인 테스트 인에이블신호와 셀프 리프레시 요구신호와 뱅크의 데이터를 증폭시키기 위한 센스 앰프 인에이블신호에 응답하여 리프레시 한 주기가 종료되는 시점에서 워드라인의 디스에이블을 결정하도록 센스 앰프 인에이블신호를 소정시간 지연시켜 출력하는 센싱 지연부와, 번인 테스트 인에이블신호와 로우 제어신호와 센싱 지연부에서 발생한 지연신호에 응답하여 ras신호를 발생하며 그 주기의 종단부가 상기 지연신호에 동기되어 결정되는 ras신호 발생부를 구비하여 번인 테스트시 셀프 리프레시 요구신호의 주기동안 테스트를 수행하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 4는 본 발명에 따른 셀프 리프레시로 웨이퍼 번인 테스트를 수행하는 반도체장치의 회로 블록도이다.
도 4에 도시된 바와 같이, 본 발명의 셀프 리프레시 모드로 웨이퍼 번인 테스트를 수행하는 반도체장치는 웨이퍼 번인 테스트 패드(100)로부터 인가된 시작 신호를 검출받아서 웨이퍼 번인 테스트 인에이블신호(wbib)를 발생하는 번인 테스트 인에이블신호 발생기(102)와, 웨이퍼 번인 테스트 인에이블신호(wbib)와 다수개의 워드라인을 동시에 인에이블되도록 하는 셀프 리프레시 명령신호(selref)에 응답하여 반도체 소자에서 미리 설정된 리프레시 주기보다 큰 새로운 셀프 리프레시 주기동안 셀프 리프레시 요구신호(selreq)를 발생하는 셀프 리프레시 요구신호 발생기(104)와, 셀프 리프레시 요구신호(selreq)에 응답하여 워드라인의 어드레스를 제어하는 로우 제어신호(row_ctrl)를 발생하는 로우 제어부(106)와, 로우 제어신호(row_ctrl)에 응답하여 내부 로우 어드레스를 카운트하는 카운터(108)와, 카운터(018)가 동작하는 동안 글로발 어드레스 신호(global address)를 발생하는 글로발 어드레스 발생기(110)와, 번인 테스트 인에이블신호(wbib)와 셀프 리프레시 요구신호(selreq)와 뱅크(116)의 데이터를 증폭시키기 위한 센스 앰프 인에이블신호(sg_b0)에 응답하여 리프레시 한 주기가 종료되는 시점에서 워드라인의 디스에이블을 결정하도록 센스 앰프 인에이블신호(sg_b0)를 소정시간 지연시켜 출력하는 센싱 지연부(112)와, 상기 번인 테스트 인에이블신호(wbib)와 로우 제어신호(row_ctrl)와 상기 센싱 지연부(112)에서 발생한 지연신호(sgdly_b0)에 응답하여 워드라인 인에이블 및 디스에이블을 조정하는 제어신호(rasatv_b0,raspcg_b0)가 발생하며 상기 raspcg_b0신호가 지연신호(sgdly_b0)에 의해 결정되는 ras신호 발생부(114)와, 외부 전원공급패드(118)와, 상기 전원 공급패드(118)로부터 인가된 전압을 번인 테스트용 고전압으로 승압하는 승압부(122)로 구성되어 있다.
여기서, 뱅크(116)는 설명의 간략화를 위해 제 1뱅크, 제 2뱅크만을 도시하였으며, 이에 연결된 센싱 지연회로(112)도 제 1센싱 지연부와 제 2센싱 지연부로 나누어지며 ras신호 발생부(114) 또한 제 1ras신호 발생부와 제 2ras신호 발생부로 구분된다.
도 5a 및 도 5b는 각각 도 4에 도시된 셀프 리프레시 요구 신호 발생기와 센싱 지연기를 나타낸 회로도들이다.
이를 참조하면, 도 5a에 도시된 셀프 리프레시 요구신호 발생기(104)는 제 1논리 조합부(141)와, 발진기(142)와, 지연기(143)와, 주기 제어부(144)와, 셀프 리프레시 주기 분배기(145)와, 제 2논리 조합부(146)와, 홀수개의 인버터 스트링(147)과, 출력부(148)으로 구성된다.
여기서, 상기 제 1논리 조합부(141)는 셀프 리프레시 명령 신호(selfref)를 반전하는 인버퍼 Inv10와, 셀프 리프레시 명령신호(selfref)와 웨이퍼 번인 테스트의 반전신호(wbi)를 부정 논리합하는 제 1노어 게이트(NOR10)와, 인버터 Inv10의 출력과 wbi신호를 부정 논리합하는 제 2노어 게이트(NOR11)를 갖는다.
그리고, 지연기(143)는 상기 제 1노어 게이트(NOR10)의 출력을 반전하는 인버터 Inv11의 신호를 지연한다.
또한, 제 2논리 조합부(146)는 발진기(142)의 출력(oscen)과 새롭게 설정된 셀프 리프레시 주기(f512㎲)를 부정 논리합하는 제 3노어 게이트(NOR12)와, 인버터Inv12를 통해서 oscen신호를 반전한 출력과 반도체 소자의 리프레시 주기(f16㎲)를 부정 논리합하는 제 4노어 게이트(NOR13)와, 상기 제 3 및 제 4노어 게이트(NOR12,NOR13)을 출력을 부정논리합하는 제 5노어 게이트(NOR14)를 포함한다.
상기 홀수개의 인버터 스트링(147)은 제 2논리 조합부(146)의 출력을 지연한다.
마지막으로, 출력부(148)는 상기 인버터 스트링(147)의 신호와 제 2논리 조합부(146)의 출력을 부정 논리합하는 제 6노어 게이트(NOR15)와, 상기 노어 게이트(NOR15)의 출력과 제 1논리 조합부(141)의 제 1노어 게이트(NOR)를 반전한 신호를 의 출력을 부정 논리합하는 낸드 게이트(NAND1)와, 상기 낸드 게이트(NAND1)의 출력을 다시 반전하는 인버터(Inv13)으로 구성된다.
그러므로, 상기와 같이 구성된 셀프 리프레시 요구신호 발생기(104)는 본 발명에서 새롭게 구성된 제 1 및 제 2논리 조합부(141,146)의 추가로 인해서 실제 리프레시 주기(여기에서는 16㎲로 가정)보다 큰 다른 주기(512㎲)를 갖는 셀프 리프레시 요구 신호(srefreq)를 발생한다.
도 5b에 도시된 센싱 지연기(112)는 제 1뱅크에 연결된 제 1센싱 지연부로서, 제 2센싱 지연부 역시 동일한 회로 구성을 갖는다.
그러면, 센싱 지연기(112)는 셀프 리프레시 명령신호(selref)와 웨이퍼 번인 테스트 인에이블신호를 반전한 신호(wbi)를 부정 논리합하는 제 1논리 게이트(Nor16)와, 센스 앰프 인에이블신호(sg_b0)를 소정시간 지연하는지연기(121)와, 셀프 리프레시 요구신호(srefreqt)와 인버터 Inv14를 통해 반전된 센스 앰프 인에이블신호(sg_b01)를 부정 논리곱하는 제 2논리 게이트(NAND2)와, 지연기(121)의 신호 및 제 2논리 게이트(NAND2)의 신호를 다시 반전하는 인버터 Inv15와, wbi신호를 반전하며 이를 저장한 인버터 Inv16,Inv17을 통해서 인가된 신호에 의해 턴온되어 상기 지연기(121)의 신호 및 인버터 Inv15의 신호를 각각 전송하는 전송 게이트들(Tr1,Tr2)과, 제 1논리 게이트(NOR16)를 통해서 인가된 신호와 전송 게이트(Tr1,Tr2)로부터 전송된 신호를 입력받아서 이를 저장한 후에 소정시간 지연된 센스 앰프 인에이블신호(sgdly_b0)를 출력하는 플립플롭(123)과, 플립플롭(123)의 신호를 다시 반전하는 인버터(Inv18)으로 구성된다. 이때, 플립플롭(123)는 낸드 게이트를 사용한 것이다.
도 6은 도 4의 웨이퍼 번인 테스트를 수행하는 반도체 장치의 동작 타이밍도이다. 여기서, 512㎲는 셀프 리프레시의 주기이고, 기타 신호들은 종래 기술의 동작 타이밍도에 사용된 신호와 동일하다.
상기와 같이 구성된 반도체장치는 웨이퍼 번인 테스트 패드(100)를 통해 번인 테스트 모드에 진입하면 상기 번인 테스트 인에이블신호 발생기(102)를 통해서 테스트 인에이블신호(wbib)가 생성된다. 그러면, 이 신호(wbib)에 의해 셀프 리프레시 모드에 진입하여 리프레시 동안에 내부 카운터를 동작시키기 위한 발진기가 인에이블되어 셀프 리프레시 주기를 조종하는 셀프 리프레시 요구신호(srefreq)가 발생하게 된다.
셀프 리프레시 요구신호(srefreq)에 의해 로우 제어부(106)에서는 로우 제어신호(row_ctrl)가 생성하게 되고, 내부 카운터(106)가 동작되어 글로발 로우 어드레스 발생기(110)를 통해서 글로발 어드레스(global address)가 생성된다. 또한 모든 뱅크(116)의 ras 신호 발생부(114)에 글로발 어드레스 신호(global address)가 인가되면, 제 1 및 2 ras신호 발생기(28)는 rasatv_b0, rasatv_b1신호를 생성하여 모든 뱅크(116)에서 동시에 워드라인을 인에이블시킨다. 즉, 모든 뱅크가 인에이블되어 각각의 뱅크에서 한 개 이상의 워드라인이 인에이블되게 되는데, 한 개의 뱅크에서 인에이블되는 워드라인의 수는 리프레시 사이클과 DRAM의 밀도와 관계가 있으며 다수의 뱅크에서 동시에 워드라인이 인에이블되어도 된다. 이렇게 인에이블된 워드라인은 wibib신호에 의해 리프레시 주기가 실제 리프레시의 주기보다 훨씬 긴 다른 리프레시 주기, 예를 들면 리프레시 주기가 16㎲일지라도 본 발명에 의해서는 셀프 리프레시 주기가 16㎲이상으로 변경되어 이 주기동안 다수의 워드라인이 계속 인에이블되어 있게 된다.
그러면, 외부 전원 패드(118)를 통해 인가되는 전원에 의해 생성된 승압부(122)의 고전위가 계속해서 게이트 산화막에 인가되어 웨이퍼 번인 테스트가 이루어진다.
주기 512㎲가 지나면 다시 셀프 리프레시 요구신호 발생기(104)를 통해서 srefreq 신호가 생성되고 이 신호에 의해 센싱 지연부(112)에서는 워드라인의 디스에이블을 제어하는 sgdly_b 신호를 발생한다. 그러면, ras신호 발생부(114)는 raspcg_b0, raspcg_b1 신호를 발생하여 인에이블 상태의 모든 워드라인을 디스에이블시키게 된다.
다시, DRAM은 내부 어드레스 카운터(108)가 동작되며 또한 ras신호 발생부(114)는 셀프 리프레시 요구신호(srefreq)의 활성화에 의해 제 1 및 제 2뱅크(116)에 rasatv_b0, rasatv_b1신호가 인에이블되어 새로운 다수의 워드라인을 인에이블시킨다.
그러므로, 종래 기술에서는 단지 센싱 지연부(112)를 통해서 센스 앰프 인에이블신호를 지연함으로써 워드라인의 디스에이블이 이루어졌지만 본 발명에서는 셀프 리프레시 요구신호 발생기(104)의 srefreq신호를 이용하여 다음번의 셀프 리프레시 요구신호가 인에이블될 때까지 계속 워드라인이 인에이블된다.
다시 말해서, 본 발명은 노말 리프레시 동작에서 종래 방법과 동일하게 센스 앰프 인에이블신호(sg_b0,sg_b1)의 지연신호(sgdly_b0,sgdly_b1)가 직접 워드라인의 디스에이블에 기여하도록 하지만, 번인 테스트 모드에서는 이 경로를 차단하고 셀프 리프레시 요구신호(srefreq)에 의해 활성화되는 센싱 지연부(112)의 sgdly_b0, sgdly_b1 신호에 의해 인에이블되어 있는 모든 워드라인이 디스에이블된다.
또한, 본 발명은 도 5a에 도시된 셀프 리프레시 요구신호 발생기(104)를 통해서 한번의 리프레시 싸이클 동안에 지속적으로 워드라인 고전위를 인가하도록 할 수 있는데, 그 이유는 번인 테스트 동안에 발생하는 wbib 신호에 의해 리프레시 주기를 512㎲로 변경시켰기 때문이다.
만약 64M SDRAM의 리프레시가 4K 싸이클이고 주기가 16㎲, 그리고 ras 사이클이 100㎱일 경우 종래 웨이퍼 번인 테스트 장치는 10시간동안 번인 테스트를 실시한데 반하여, 본 발명에서는 wbib신호에 의해 내부적으로 512㎲ 또는 그 이상의 리프레시 주기로 변경되어 동작하므로 10hs/2100㎲×100㎱=9min이 된다. 이에 따라 종래 장치에서는 10시간의 번인 테스트동안 한 개의 워드라인에 고전위가 인가되는 시간은 56㎳이었지만 본 발명에서는 9분이 되며, 즉 한번의 싸이클에 512㎲동안 고전위가 워드라인에 인가되는 셈이다.
따라서, 본 발명은 셀프 리프레시를 이용하여 웨이퍼 번인 테스트를 실시할 때 오랜 시간동안 번인 테스트를 실시하여도 ras 싸이클동안에만 워드라인에 고전압이 인가되기 때문에 테스트 시간이 길지 못하는 점을 해결하고자 노말 셀프 리프레시 모드와 번인 테스트에서의 셀프 리프레시 모드로 따로 구분하여 동작시킨다. 이로 인해, 테스트 모드에서의 리프레시 주기동안 계속해서 워드라인에 고전압이 인가되어 전체 테스트 시간을 단출시킬 수 있을 뿐만 아니라 인에이블되어 있는 워드라인에 인가되는 고전위의 시간은 리프레시 주기를 바꾸어줌으로써 조절할 수 있다.
또한, 본 발명은 종래 기술에 대비하여 테스트시 외부 제어 명령을 사용하지 않고서도 테스트를 정상적으로 수행할 수 있으므로 번인 테스트를 위한 프로빙 카드에 사용되는 핀의 수를 줄여서 번인 테스트로 인해 손상될 수 있는 패드의 수를 줄일 수 있는 효과가 있다.
Claims (3)
- 고온, 고전압의 조건에서 반도체 소자를 동작시켜 잠재적 결함을 노출시키며 셀프 리프레시 모드를 이용한 웨이퍼의 번인 테스트 장치에 있어서,웨이퍼 번인 테스트 패드로부터 인가된 시작 신호를 검출받아서 웨이퍼 번인 테스트 인에이블신호를 발생하는 번인 테스트 인에이블신호 발생기;상기 번인 테스트 인에이블신호 발생기로부터 인가된 신호와 다수개의 워드라인을 동시에 인에이블되도록 하는 셀프 리프레시 신호에 응답하여 반도체 소자에서 미리 설정된 리프레시 주기보다 큰 새로운 셀프 리프레시 주기동안 셀프 리프레시 요구신호를 발생하는 셀프 리프레시 요구신호 발생기;상기 셀프 리프레시 요구신호에 응답하여 워드라인의 어드레스를 제어하는 로우 제어신호를 발생하는 로우 제어부;상기 로우 제어신호에 응답하여 내부 로우 어드레스를 카운트하는 카운터;상기 카운터가 동작하는 동안 글로발 어드레스 신호를 발생하는 글로발 어드레스 발생기;상기 번인 테스트 인에이블신호와 셀프 리프레시 요구신호와 뱅크의 데이터를 증폭시키기 위한 센스 앰프 인에이블신호에 응답하여 리프레시 한 주기가 종료되는 시점에서 워드라인의 디스에이블을 결정하도록 센스 앰프 인에이블신호를 소정시간 지연시켜 출력하는 센싱 지연부; 및상기 번인 테스트 인에이블신호와 로우 제어신호와 상기 센싱 지연부에서 발생한 지연신호에 응답하여 워드라인 인에이블 및 디스에이블을 조정하는 제어신호가 발생하며 상기 제어신호의 종단부가 상기 지연신호에 의해 결정되는 ras신호 발생부를 구비하여 번인 테스트시 셀프 리프레시 요구신호의 주기동안 테스트를 수행하는 것을 특징으로 하는 웨이퍼 번인 테스트 장치.
- 제 1항에 있어서, 상기 셀프 리프레시 요구신호 발생기는 셀프 리프레시 명령 신호와 웨이퍼 번인 테스트신호를 입력받아서 이를 논리 조합하여 리프레시 주기를 변경하는 제 1논리 조합부;상기 제 1논리 조합부를 통해서 인가된 신호를 소정의 주기로 발생하는 발진기;상기 제 1논리 조합부를 통해서 출력된 신호를 지연하는 지연기;상기 지연기로부터 인가된 신호가 소정의 주기를 갖도록 제어하는 주기 제어부;상기 발진기의 신호와 상기 주기 제어부의 신호에 응답하여 셀프 리프레시 주기를 결정하는 셀프 리프레시 주기 분배기;상기 발진기의 클럭신호와 반도체 소자의 리프레시 주기 및 새롭게 설정된 셀프 리프레시 주기를 입력받아서 이를 논리 조합하는 제 2논리 조합부;상기 제 2논리 조합부의 출력을 지연하는 홀수개의 인버터 스트링; 및상기 인버터 스트링 신호와 상기 제 2논리 조합부 및 제 1논리 조합부의 출력을 입력받아서 이를 논리 조합하여 실제 리프레시 주기보다 큰 다른 주기를 갖는 셀프 리프레시 요구 신호를 발생하는 출력부를 구비하는 것을 특징으로 하는 웨이퍼 번인 테스트 장치.
- 제 1항에 있어서, 상기 센싱 지연부는 셀프 리프레시 신호와 웨이퍼 번인 테스트 인에이블신호를 논리 조합하여 제 1논리 게이트;상기 센스 앰프 인에이블신호를 소정시간 지연하는 지연기;상기 셀프 리프레시 요구신호와 센스 앰프 인에이블신호를 논리조합하는 제 2논리 게이트;상기 지연기의 신호 및 상기 제 2논리 게이트의 신호를 각각 전송하는 전송 게이트들; 및상기 제 1논리 게이트를 통해서 인가된 신호와 상기 전송 게이트로부터 전송된 신호를 입력받아서 이를 저장한 후에 소정시간 지연된 센스 앰프 인에이블신호를 출력하는 플립플롭을 구비하는 것을 특징으로 하는 웨이퍼 번인 테스트 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013736A KR100310158B1 (ko) | 1999-04-19 | 1999-04-19 | 웨이퍼 번인 테스트 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990013736A KR100310158B1 (ko) | 1999-04-19 | 1999-04-19 | 웨이퍼 번인 테스트 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000066536A KR20000066536A (ko) | 2000-11-15 |
| KR100310158B1 true KR100310158B1 (ko) | 2001-11-02 |
Family
ID=19580705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990013736A KR100310158B1 (ko) | 1999-04-19 | 1999-04-19 | 웨이퍼 번인 테스트 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310158B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100441870B1 (ko) * | 2002-06-29 | 2004-07-27 | 주식회사 하이닉스반도체 | 웨이퍼 번인 테스트용 디코딩 회로 |
| KR100607352B1 (ko) | 2004-12-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 리프레쉬 오실레이터 제어 회로 |
| KR100798128B1 (ko) * | 2006-06-19 | 2008-01-28 | 프롬써어티 주식회사 | Ｄｃ 아웃 릴레이의 자가 진단 방법 |
-
1999
- 1999-04-19 KR KR1019990013736A patent/KR100310158B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000066536A (ko) | 2000-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8072829B2 (en) | Dynamic semiconductor memory with improved refresh mechanism | |
| US6965537B1 (en) | Memory system and method using ECC to achieve low power refresh | |
| US8413007B2 (en) | Memory system and method using ECC with flag bit to identify modified data | |
| KR100768729B1 (ko) | 클록 동기형 다이나믹 메모리 및 클록 동기형 집적 회로 | |
| US7894289B2 (en) | Memory system and method using partial ECC to achieve low power refresh and fast access to data | |
| US7710809B2 (en) | Self refresh operation of semiconductor memory device | |
| US20020181301A1 (en) | Semiconductor storage and method for testing the same | |
| US7266032B2 (en) | Memory device having low Vpp current consumption | |
| US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
| JP4597470B2 (ja) | 半導体メモリ | |
| US11417385B1 (en) | Semiconductor memory apparatus | |
| KR20030019209A (ko) | 반도체 메모리 | |
| KR101752154B1 (ko) | 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법 | |
| KR20020089990A (ko) | 반도체 메모리 장치의 셀 데이타 보호회로 | |
| US6894942B2 (en) | Refresh control circuit and method for semiconductor memory device | |
| JP2022144926A (ja) | 半導体メモリ装置 | |
| KR100462085B1 (ko) | 반도체 기억 회로 | |
| KR100368105B1 (ko) | 반도체메모리장치 | |
| KR100310158B1 (ko) | 웨이퍼 번인 테스트 장치 | |
| KR100191023B1 (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어 할 수 있는 다이나믹형 반도체 기억장치 | |
| KR100953607B1 (ko) | 반도체 메모리 및 메모리 시스템 | |
| US20210005246A1 (en) | Semiconductor memory device and memory system | |
| US7545687B2 (en) | Semiconductor memory device | |
| KR100958804B1 (ko) | 반도체 메모리 소자의 로우 액티브 시간 제어회로 | |
| TWI773203B (zh) | 半導體記憶體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050824 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |