KR100305094B1 - 내구성의손실이없이데이터기입특성을향상시키기위한교류전류플라즈마디스플레이패널의제어방법 - Google Patents

내구성의손실이없이데이터기입특성을향상시키기위한교류전류플라즈마디스플레이패널의제어방법 Download PDF

Info

Publication number
KR100305094B1
KR100305094B1 KR1019980002389A KR19980002389A KR100305094B1 KR 100305094 B1 KR100305094 B1 KR 100305094B1 KR 1019980002389 A KR1019980002389 A KR 1019980002389A KR 19980002389 A KR19980002389 A KR 19980002389A KR 100305094 B1 KR100305094 B1 KR 100305094B1
Authority
KR
South Korea
Prior art keywords
pulse
sustain
electrodes
electrode
scanning
Prior art date
Application number
KR1019980002389A
Other languages
English (en)
Other versions
KR19980070871A (ko
Inventor
가즈히로 이또
다다시 나까무라
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19980070871A publication Critical patent/KR19980070871A/ko
Application granted granted Critical
Publication of KR100305094B1 publication Critical patent/KR100305094B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Abstract

본 발명은, 디스플레이 영역상에 화상을 생성하기 위하여 화소를 선택적으로 점화하는 교류전류 플라즈마 디스플레이 패널에서, 먼저 선택된 화소가 점화상태를 유지할 수 있도록, 스캐닝 전극과 유지전극에 음인 유지펄스 (Psus) 를 인가한 후, 그 선택된 화소를 정확한 소거상태로 준비시키기 위하여 스캐닝 전극 또는 유지전극중의 어느하나에 양인 유지펄스 (Pend) 를 인가하여, 그 정확히 소거된 화소들로부터 후속 필드에서 점화되어질 화소들이 선택되어지는 제어방법을 제공한다.

Description

내구성의 손실이 없이 데이터 기입특성을 향상시키기 위한 교류전류 플라즈마 디스플레이 패널의 제어방법{METHOD OF CONTROLLING ALTERNATING CURRENT PLASMA DISPLAY PANEL FOR IMPROVING DATA WRITE-IN CHARACTERISTICS WITHOUT SACRIFICE OF DURABILITY}
본 발명은 교류전류 플라즈마 디스플레이 패널에 관한 것으로, 좀더 상세하게는, 내구성의 손실이 없이 데이터 기입특성을 향상시키기 위한 교류전류 플라즈마 디스플레이 패널을 제어하는 방법에 관한 것이다.
플라즈마 디스플레이 패널은 자기 광방출 박막구조, 신속한 응답 및 깜박거림 (flicker) 이 없이 풀칼라 콘트라스트 화상을 생성하는 와이드 스크린과 같은 매력적인 특징을 갖고 있다. 이들 특징들은 컴퓨터, 조작자와 풀칼라화상 생성 간의 인터페이스에 바람직하다.
플라즈마 디스플레이 패널은 2가지 카테고리로 나눠어진다. 첫번째 카테고리는 교류전류 플라즈마 디스플레이 패널로 지칭된다. 이 교류전류 플라즈마 디스플레이 패널에 있어서, 전극들은 유전층으로 피복되고, 그 유전층들간의 방전공간에서 교류방전이 간접적으로 발생한다. 두번째 카테고리는 직류전류 플라즈마 디스플레이 패널로 지칭된다. 이 직류전류 플라즈마 디스플레이 패널은 방전공간에 노출된 전극들을 가지고, 직류방전을 발생한다.
교류전류 플라즈마 디스플레이 패널은 2가지 하위 카테고리, 즉 펄스 메모리 구동형 교류전류 플라즈마 디스플레이 패널과 리프레쉬형 교류전류 플라즈마 디스플레이 패널로 더 나눠어진다. 펄스 메모리 구동형 교류전류 플라즈마 디스플레이 패널의 화소들은 일종의 메모리 기능을 가지고, 이 펄스 메모리 구동형 교류전류 플라즈마 디스플레이 패널은 화상의 형성전에 미리 방전되어질 화소들의 선택을 기억한다. 리프레쉬형 교류전류 플라즈마 디스플레이 패널은 이 메모리 기능을 이용하지 않는다. 교류전류 플라즈마 디스플레이 패널의 휘도는 방전의 횟수 또는 전극에 가해진 펄스의 반복주기 (repetition) 에 비례한다. 그러나, 디스플레이 영역이 증가되는 경우에, 리프레쉬형 교류전류 플라즈마 디스플레이 패널은 발광 (luminescence) 을 감소시키게 되며, 이러한 이유로, 작은 화상 디스플레이에 적당하다.
도 1 은 종래기술의 펄스 메모리 구동형 교류전류 플라즈마 디스플레이 패널에 결합된 전형적인 화소의 예로 채용되는 화소의 구조를 나타낸 것이다.대개 이 화소는 후면 기판구조 (1) 과 전면 기판구조 (2) 를 포함하며, 분할벽 (3) 은 그 전면 기판구조 (2) 로부터 후면 기판구조 (1) 를 이격시킨다. 이 후면 기판구조 (1) 과 전면 기판구조 (2) 사이의 공간에 헬륨, 네온, 크세논 또는 그 가스상 혼합물과 같은 방전가스 (4) 가 채워진다. 이 방전가스는 자외선을 방출한다.
후면 기판구조 (1) 는 투명 유리플레이트 (1a) 를 포함하고, 이 투명 유리플레이트 (1a) 상에 데이터 전극 (1b) 이 형성된다. 이 데이터 전극 (1b) 은 유전층 (1c) 으로 피복되며, 이 유전층 (1c) 상에 형광층 (1d) 이 얇은 판으로 형성된다. 자외선이 이 형광층 (1d) 상으로 조사되고, 형광층 (1d) 은 그 자외선을 가시선으로 변환시킨다. 가시선은 화살표 (AR1) 로 지시된 바아 같이 조사되어진다.
전면 기판구조 (2) 는 투명 유리플레이트 (2a) 를 포함하며, 이 투명 유리 플레이트 (2a) 상에 스캐닝 전극 (2b) 및 유지 전극 (2c) 이 형성된다. 이 스캐닝 전극 (2b) 과 유지 전극 (2c) 은 데이터 전극 (1b) 에 수직한 방향으로 연장한다. 이 스캐닝 전극 (2b) 과 유지전극 (2c) 상에 각각 트레이싱 (tracing) 전극 (2d/2e) 이 얇은 층으로 형성되며, 스캐닝 펄스신호와 유지펄스 신호에 대한 저항을 저감하도록 동작한다. 이들 전극 (2b, 2c, 2d 및 2e) 들은 유전층 (2f) 으로 피복되며, 이 유전층 (2f) 은 상부의 보호층 (2g) 에 의해 덮여진다. 이 보호층 (2g) 은 마그네슘 산화물로 형성되며 유전층 (2f) 을 방전으로부터 보호한다.
도 1 에 도시된 종래기술의 화소는 하나의 화상을 하기와 같이 생성한다. 먼저, 스캐닝 전극 (2b) 과 데이터 전극 (1b) 사이에 방전 임계값보다 더 큰 초기 펄스가 인가된다. 방전가스 (4) 를 통하여 방전이 일어난다. 양의 전하와 음의 전하가 스캐닝 전극 (2b) 과 데이터 전극 (1b) 상부의 유전층 (2f/1c) 으로 방향으로 이끌려져, 벽전하로서 축적되어진다. 이 벽전하들은 퍼텐셜 장벽을 발생시켜, 유효 퍼텐셜을 점차 감소시키게 된다. 이러한 이유로, 비록 초기펄스가 스캐닝 전극 (2b) 과 데이터 전극 (1b) 사이에 연속적으로 인가되더라도, 종래기술의 화소는 방전을 중지한다.
이후, 스캐닝 전극 (2b) 과 유지전극 (2c) 사이에 벽 퍼텐셜과 극성이 동일한 유지펄스가 인가된다. 벽 퍼텐셜은 이 유지펄스에 중첩되어진다. 이러한 이유로, 비록 유지펄스의 진폭이 로우 (low) 일 경우에도, 총 퍼텐셜은 방전 임계값을 초과하며, 방전을 계속한다. 따라서, 유지펄스가 스캐닝 전극 (2b) 과 유지전극 (2c) 의 사이에 인가되어지고 있는 동안에, 유지방전이 계속되어진다. 이는 메모리 기능이다.
소거 펄스가 스캐닝 펄스 (2b) 와 유지펄스 (2c) 의 사이에 인가될 때, 벽 퍼텐셜이 취소되어, 화소는 유지방전을 중지한다. 소거 펄스는 펄스 폭이 넓고 진폭이 작으며, 또는 펄스폭이 좁고 유지펄스만큼 진폭이 작다.
도 2 는 펄스 메모리 구동형 교류전류 플라즈마 디스플레이 패널에 결합되는 화소의 레이아웃을 나타낸 것이다. 화소 (5) 는 도 1 에 나타낸 종래기술의 화소의 구조와 동일하며, 디스플레이 영역 (6) 을 형성한다. 화소 (5)는 j 행 (row) 과 k 열 (column) 으로 배열되며, 도 2 에서 소형 박스가 각 화소 (5) 에 기대어 서 있다. 스캐닝 전극 (Sc1 내지 Scj) 과 유지전극 (Su1 내지 Suj) 은 행 방향으로 연장하며, 스캐닝 전극 (Sc1 내지 Scj) 은 각각 유지 전극 (Su1 내지 Suj) 과 쌍으로 되어 있다. 스캐닝/유지 전극 (Sc1/Su1 내지 Scj/Suj) 의 쌍들은 각각 화소 (5) 의 행과 결합된다. 한편, 데이터 전극 (D1 내지 Dk) 은 열 방향으로 연장하여, 화소 (5) 의 열과 각각 결합된다.
도 3 은 교류전류 플라즈마 디스플레이 패널을 제어하는 종래기술의 방법의 나타낸 것이다. 이하, 이 종래기술의 방법을 "제 1 종래기술의 제어방법" 으로서 지칭한다. 예비 방전기간 (A), 기입기간 (B), 및 유지방전기간 (C) 는 각 필드를 형성하며, 종래기술의 교류전류 플라즈마 디스플레이 패널은 디스플레이 영역 (6) 에 화상을 형성하기 위하여 이 필드를 반복한다. 이 필드에서 예비 방전기간 (A) 는 제외될 수도 있다.
안정한 기입 방전특성을 얻을 수 있도록 하기 위하여 예비 방전기간 (A) 에서 활성입자와 벽전하가 발생된다. 음의 예비 방전펄스 (Pp) 가 모든 유지 전극 (Su1 내지 Suj) 에 인가되어, 모든 화소 (5) 에서 예비 방전을 발생시킨다. 이 예비 방전은 벽전하를 발생한다. 음의 소거펄스 (Ppe) 가 스캐닝 전극 (Sc1 내지 Scj) 에 동시에 인가되어, 기입 방전 및 유지방전에 바람직하지 못한 벽전하를 소거시킨다.
기입 기간 (B) 에서, 음의 스캐닝 펄스 (Pw) 가 스캐닝 전극 (Sc1 내지 Scj) 에 차례로 인가되며, 양의 데이터 펄스 (Pd) 가 스캐닝 펄스 (Pw) 와 동기하여 점화되어질 화소들과 결합된 데이터전극 (D1 내지 Dk) 에 인가되어진다. 그후, 기입방전이 점화되어질 화소 (5) 에서 일어나고, 화소 (5) 에 대해 벽전하가 발생되어진다. 광방출 전류는 스캐닝펄스와 데이터 펄스 (Pw/Pd) 양자가 스캐닝 전극 (Sc1 내지 Scj) 과 데이터 전극 (D1 내지 Dk) 사이에 인가될 때에 각자의 타이밍에서 흐르기 시작한다.
유지방전기간 (C) 에서, 음의 유지펄스 (Pc) 가 유지전극 (Su1 내지 Suj) 에 인가되며, 또다른 음의 유지펄스 (Ps) 가 스캐닝전극 (Sc1 내지 Scj) 에 인가된다. 음의 유지펄스 (Ps) 는 음의 유지펄스 (Pc) 와 180도 만큼 위상이 다르다. 음의 유지펄스 (Pc/Ps) 는 기입기간 (B) 에서 선택된 화소 (5) 의 휘도를 유지한다. 최종 음의 유지펄스 (Pce) 의 인가후, 음의 소거펄스 (Pse) 가 스캐닝 전극 (Sc1 내지 Scj) 에 동시에 인가되어, 벽전하를 소거시키게 된다. 그결과, 화소 (5) 는 유지방전을 중지한다.
또다른 종래기술의 제어방법이 JAPAN DISPLAY'92 의 페이지 605 내지 608 의 "256 그레이 스케일을 갖는 풀칼라 AC 플라즈마 디스플레이" 에 케이. 요시까와 등에 의해 개시되어 있으며, 도 4 는 이 논문에 개시된 종래기술의 제어방법을 나타낸 것이다. 이하, 이 종래기술의 제어방법을 "제 2 종래기술의 제어방법"으로 지칭하기로 한다. 비록 이 논문에서 기고자는 서로 다른 용어를 사용하고 있지만, 어드레스 기간의 단계 1 내지 단계 3 은 예비방전기간 (A) 에 대응하며, 어드레스 기간의 단계 4 는 기입 방전기간 (B) 에 대응하고 있다. 유지 방전기간 (C) 은 논문에서 "유지기간" 으로 지칭된다. 데이터 전극 (D1 내지 Dk), 유지전극 (Su1 내지 Suj) 및 스캐닝 전극 (Sc1 내지 Scj) 은 어드레스 전극 (AD), 유지전극 (X) 및 유지전극 (Y1 내지 Y480) 에 각각 대응되어진다.
예비방전 기간 (A) 에서, 먼저 양의 소거펄스 (Psec) 가 유지전극 (X) 에 인가되어, 이전의 필드에서 생성된 벽전하를 소거시킨다. 뒤이어, 양의 예비 방전펄스 (Ppc) 가 유지전극 (Y1 내지 Y480) 에 동시에 인가되어, 예비방전을 통하여 2종류의 벽전하를 발생시킨다. 이후, 양의 소거펄스 (Ppec) 가 유지전극 (X) 에 인가되어, 2종류의 벽전하들중에서 기입방전과 유지방전에 바람직하지 못한 하나를 소거시킨다.
기입 방전기간 (B) 에서, 유지전극 (X) 은 음의 하이 (high) 퍼텐셜 레벨로 변경되며, 스캐닝 펄스 (Pw) 는 유지전극들 (Y1 내지 Y480) 을 양의 퍼텐셜 레벨로부터 접지레벨로 차례로 변화시킨다. 양의 어드레스 펄스 (Pd) 는 어드레스 전극 (AD) 에 선택적으로 인가되며, 스캐닝 펄스 (Pw) 와 음의 어드레스 펄스 (Pd) 는 점화되어질 화소 (5) 를 지정한다.
유지방전기간 (C) 에서, 양의 유지펄스 (Psus) 가 유지전극 (X) 에 주기적으로 인가되며, 또한 음의 유지펄스 (Psue) 가 유지전극 (Y1 내지 Y480) 에 주기적으로 인가된다. 양의 유지전극 (Psus) 은 양의 유지펄스 (Psue) 와 180도만큼 서로 다르다. 양의 유지펄스 (Psus/Psue) 는 유지방전을 지속하고 선택된 화소 (5) 가 점화되어진다.
이상 설명한 바와 같이, 유지펄스의 갯수를 제어함으로써 그라데이션(gradation) 이 변화되어 진다. 하위 필드 기술은 고휘도에 적합하다. 도 5 는 그라데이션을 제어하는 하위 필드 기술을 나타낸 것이다. 단일 필드가 하위 필드 (SF1, SF2, SF3, SF4, SF5 및 SF6) 로 분할되며, 이 필드를 통하여 화상이 생성되어진다. 비록 각 필드에 대한 시간주기가 컴퓨터/무선 시스템에 의존하는 변수라고 하더라도, 통상 필드는 1/50초 내지 1/75초 의 범위이다. 필드는 k개의 하위 필드들로 분할되며, 도 5 에 도시된 예에서 k 는 6 이다.
하위 필드는 예비 방전기간 (A), 기입방전기간 (B) 및 유지방전기간 (C) 로 이루어진다. 도 5 에 나타낸 예에서, 단지 하위필드 (SF6) 만이 모든 기간 (A/B/C) 를 가지며, 화소가 필드를 통하여 예비방전 (A) 의 효과를 유지하기 때문에, 다른 예비방전기간 (SF5 내지 SF1) 에서는 예비방전기간 (A) 이 제외된다. 그러나, 예비방전기간 (A) 은 또다른 하위 필드에 삽입되어질 수도 있다.
각 화소의 휘도 (Br) 는 식 1,
로 주어지며, 여기서, k 는 필드에 결합된 하위필드의 갯수이고, n 은 각 하위필드의 위치이며, L1 은 가장 어두운 하위필드에서의 휘도이고, an은 1 또는 0 이다. 가장 밝은 하위필드는 위치 n=k 를 갖고, 가장 어두운 하위필드는 위치 n=1 을 갖는다. 화소가 하위필드에서 광을 방출하는 경우, an은 하위필드에서 1 이다. 한편, 화소가 또다른 하위필드에서 광을 방출하는 것으로 예견되지 않는 경우에는, an은 0 으로 변화된다.
도 5 에 나타낸 예에서, 필드는 6개의 하위필드로 분할되며, 이 하위필드 기술은 64 그레이 스케일, 즉 2k=26=64 을 얻는다. 만약, 플라즈마 디스플레이가 풀칼라 화상을 생성하도록 설계되어지면, 각각의 3원색은 64 등급을 가지며, 종래기술의 교류전류 플라즈마 디스플레이 패널은 262144 칼라, 즉 643를 생성할 수가 있다. 이 필드가 복수개의 하위필드들로 분할되는 경우, 3원색의 각각은 2등급, 즉, 온/오프 를 갖고, 종래기술의 교류전류 플라즈마 디스플레이 패널은 8칼라를 생성할 수가 있다.
종래기술의 제어방법은 유지/스캐닝 전극 (Su1-Suj/Sc1-Scj 및 X/Y1-Y480) 에 유지방전펄스 (Pc/Ps) 를 반복적으로 인가하며, 이 유지방전펄스는 데이터 전극 (D1-Dk 및 AD) 상의 퍼텐셜 레벨에 대하여 음 또는 양이다.
유지방전펄스가 데이터 전극상의 퍼텐셜 레벨에 대하여 큰 음의 퍼텐셜을 가질 때, 이온이 보호층 (2g) 방향으로 끌려져, 유지방전기간에서 형광층 (1d) 이 이온충격을 받게 된다. 이러한 이유로, 음의 유지펄스의 수명이 연장되어, 종래기술의 교류전류 플라즈마 디스플레이이 내구성을 향상시키게 된다. 그러나, 음의 유지펄스는 종래기술의 교류전류 플라즈마 디스플레이 패널의 데이터 기입특성을 열화시킨다. 좀더 상세하게 설명하면, 최종 유지펄스도 데이터전극에 대하여 음이므로, 유지방전기간에서 소거펄스는 높은 높이를 필요로 한다. 높은 높이를 갖는 유지펄스는 음의 벽전하가 데이터 전극상에 남아있도록 만들어, 이 음의 벽전하들이 데이터 펄스 (Pd) 의 유효 퍼텐셜과 스캐닝 펄스 (Pw) 의 유효 퍼텐셜을 감소시키게 된다. 이는 데이터 기입특성의 열화를 유발시키게 된다.
도 6a 및 6b 는 제 1 종래기술의 제어방법을 통하여 유지방전기간에서 발생되는 벽전하들을 나타낸 것이다. 이 제 1 종래기술의 제어방법을 통하여 화소가 제어되는 것으로 가정한다. 최종 유지펄스 (Pce) 가 유지전극 (2c) 에 인가될 때, 음의 벽전하가 유지전극 (2c) 에서 유도되어, 그 음의 벽전하가 도 6a 에 나타낸 바와 같이 유지전극 (2b) 하부와 데이터 전극 (1b) 의 상부에 축적된다. 전기력선 (10) 은 유지전극 (2c) 으로부터 스캐닝전극 (2b) 및 데이터 전극 (1b) 으로 향한다. 이 상태에서, 이온은 스캐닝 전극 (2b) 하부의 마그네슘 산화물층의 방향으로 거의 향해지며, 2차 전자들이 방출되지 않는다. 따라서, 내부 퍼텐셜에 기인한 2차 방전이 최종 소거펄스의 인가직후에 거의 발생하지 않는다.
뒤이어, 소거펄스 (Pse) 가 스캐닝 전극 (2b) 에 인가되며, 그 상부에 벽전하에 기인한 내부 퍼텐셜이 중첩된다. 그후, 소거방전이 스캐닝 전극 (2b) 과 유지전극 (2c) 의 사이에서 발생한다. 그러나, 벽전하에 기인한 2차 방전이 거의 발생하지 않으며, 소거펄스는 높은 펄스높이를 필요로 한다. 소거방전 후, 스캐닝 전극 (2b) 과 유지전극 (2c) 사이의 내부 퍼텐셜이 제거된다. 높은 펄스 높이를 갖는 소거펄스는 도 6b 에 도시된 바와 같이, 형광층 (1d) 상에 데이터 전극 (1b) 을 가로질러 음의 벽전하를 유도한다. 따라서, 음의 벽전하가 소거방전 후에 형광층 (1d) 상에 데이터 전극 (1b) 을 가로질러서 남겨진다. 음의 벽전하는, 데이터 펄스 (Pd) 와 스캐닝 펄스 (Pw) 에 기인한 퍼텐셜이 음의 벽전하로 인한 내부 퍼텐셜에 대해 반대극성이기 때문에, 데이터 기입에 필요한 퍼텐셜을 증가시킨다.
만약, 음의 벽전하가 많으면, 화소들간의 벽전하의 분산이 심각하여, 데이터 펄스 (Pd) 는 분산을 상승시킬 것으로 예상된다. 이는 높은 펄스 높이를 유발시켜, 데이터전극을 제어하는 데이터 구동 IC 는 높은 퍼텐셜을 견딜 수 있는 것으로 예상된다. 그러나, 극복전압 (withstand voltage) 이 130 볼트 정도이면, 손상을 입게 될 것이다. 이러한 이유로, 데이터 펄스 (Pd) 의 높이를 증가시키는 것은 불가능하다. 이 불충분한 펄스 높이는 점화되어질 모든 화소들을 점화준비 상태로 만들 수 없다. 이는 일부 화소가 점화되지 않음을 의미한다. 그 결과, 종래기술의 교류전류 플라즈마 디스플레이 패널은 디스플레이 영역에 화상을 부정확하게 생성시키게 된다.
높은 펄스높이는 제 2 종래기술의 제어방법에 요구되지 않는다. 그러나, 형광층 (1d) 이 더욱 손상을 받기 쉬워, 교류전류 플라즈마 디스플레이 패널을 견고하지 않게 만들게 된다. 좀더, 상세하게 설명하면, 도 7a 및 7b 는 제 2 종래기술의 제어방법을 통하여 유지방전기간에서 발생된 벽전하를 나타낸 것이다. 유지방전기간에서 양의 유지펄스 (Psue) 는 스캐닝전극 (2b) 에 최종적으로 인가된다. 양의 유지펄스 (Psue) 는 이 스캐닝 전극 (2b) 의 하부에 음의 벽전하를 유도하고, 양의 벽전하가 도 7a 에 도시된 바와 같이 유지전극 (2c) 의 아래와 데이터 전극 (1b) 의 상부에 축적된다. 전기력선은 스캐닝 전극 (2b) 의 방향으로 향해지며, 마그네슘 산화물층 (2g) 은 이온충격에 기인하여 2차 전자를 방출한다. 그후, 양의 소거펄스 (Psec) 가 유지전극 (2c) 에 인가되어, 벽전하에 기인하여 내부 퍼텐셜상에 중첩되어진다. 그러면, 소거방전이 스캐닝 전극 (2b) 과 유지전극 (2c) 의 사이에 발생한다. 벽전하에 기인한 내부 퍼텐셜은 소거방전을 증진시키며, 소거펄스 (Psec) 는 비교적 낮은 펄스 높이를 갖는다.
소거방전은 스캐닝 전극 (2b) 과 유지전극 (2c) 사이의 내부 퍼텐셜을 제거하며, 단지 소량의 음의 벽전하만이 도 7b에 도시된 바와 같이 데이터 전극 (1b) 의 상부에 잔존되어진다. 벽전하의 분산은 제 1 종래기술의 제어방법을 이용하여 제어된 화소의 분산보다는 더 적으며, 데이터 펄스 (Pd) 는 높은 펄스 높이를 필요로 하지 않는다. 이러한 이유로, 제 2 종래기술의 제어방법은 제 1 종래기술의 제어방법보다 오히려 바람직하다.
그러나, 제 2 제어방법은 형광층 (1d) 의 내구성에 있어 문제점을 갖고 있다. 양의 유지펄스 (Psus/Psue) 가 유지전극 (2c) 과 스캐닝 전극 (2b) 에 각각 인가되며, 데이터 전극 (1b) 은 접지레벨에서 유지된다. 이러한 이유로, 이온이 데이터 전극 (1b) 의 방향으로 끌려져, 형광층 (1d) 은 이온충격을 받기 쉽다. 이 이온충격은 형광층 (1d) 을 손상시켜, 열화시키게 된다.그 결과, 화소의 휘도의 저하가 급격하게 일어난다.
따라서, 데이터 기입특성과 교류전류 플라즈마 디스플레이 패널의 내구성 사이의 균형이 요구되며, 제 1 및 제 2 종래기술의 제어방법 양자는 이러한 두가지 요구조건을 만족시킬 수가 없다.
따라서, 본 발명의 목적은 데이터 기입 특성의 손실이 없이 교류전류 플라즈마 디스플레이 패널을 내구성이 있게 하는 교류전류 플라즈마 디스플레이 패널의 제어방법을 제공하는데 있다.
이 목적을 달성하기 위하여, 본 발명은 음의 유지펄스의 인가 후에 유지전극 또는 스캐닝 전극 둘중의 하나에 데이터 전극에 대하여 양인 유지펄스를 인가하는 것을 제안한다.
본 발명의 일면에 따르면, 제 1 유전체 구조물로 피복된 복수개의 데이터 전극과, 방전가스로 채워지는 공간을 형성하기 위하여 제 1 유전제 구조물로부터 이격된 제 2 유전체 구조물로 피복되어진 복수개의 스캐닝 전극, 및 제 2 유전체 구조물로 피복되며 복수개의 전극쌍을 형성하기 위하여 복수개의 스캐닝 전극과 각각 쌍으로 형성되어진 복수개의 유지전극을 포함하고, 각각의 상기 복수개의 데이터 전극들과 각각의 상기 복수개의 전극쌍들은 선택적으로 점화되어질 복수개의 화소들중에서 하나를 규정하는 교류전류 플라즈마 디스플레이 패널을 제어하는 방법이 제공되며,
상기 방법은,
a) 복수개의 화소들로부터 선택되어진 소정의 화소 선택시의 점화에 이용가능한 제 1 내부 퍼텐셜을 생성할 수 있도록 복수개의 스캐닝 전극에 차례로 스캐닝 펄스를 인가하고 복수개의 데이터 전극에 선택적으로 데이터 펄스를 인가하는 단계,
b) 소정의 화소가 점화되어지도록 복수개의 유지전극과 복수개의 스캐닝 전극에 복수개의 데이터 전극상의 퍼텐셜 레벨에 대해 음인 제 1 유지펄스를 교대로 인가하는 단계,
c) 제 1 절연체 구조물로부터 제 2 절연체 구조물로 향하는 제 1 전기력선 및 복수개의 스캐닝 전극에 인접한 제 2 절연체 구조물의 제 1 영역과 복수개의 유지전극과 인접한 제 2 절연체 구조물의 제 2 영역 사이의 제 2 전기력선으로 표현되는 제 2 내부 퍼텐셜을 생성하기 위하여, 제 1 절연체 구조물과 제 2 절연체 구조물상에 벽전하를 축적할 수 있도록, 유지전극 또는 스캐닝 전극 둘중의 어느 하나에 복수개의 데이터 전극상의 퍼텐셜 레벨에 대해 양인 제 2 유지펄스를 인가하는 단계, 및
상기 제 1 절연체 구조물과 상기 제 2 절연체 구조물로부터 벽전하를 제거하는 단계를 포함한다.
도 1 은 화소의 구조를 나타낸 단면도.
도 2 는 관련 전극들과 화소의 레이아웃을 나타낸 평면도.
도 3 은 제 1 종래기술의 제어방법을 나타낸 타이밍 챠트.
도 4 는 "256 그레이 스케일을 갖는 풀칼라 AC 플라즈마 디스플레이" 라는 제목으로된 논문에서 개시된 제 2 종래기술의 제어방법을 나타낸 타이밍 챠트.
도 5 는 그라데이션을 제어하는 하위필드 기술을 나타낸 도면.
도 6a 및 6b 는 제 1 종래기술의 제어방법을 통하여 유지방전기간동안에 화소에서 생성되는 벽전하를 나타낸 단면도.
도 7a 및 7b 는 제 2 종래기술의 제어방법을 통하여 유지방전기간동안에 화소에서 생성되는 벽전하를 나타낸 단면도.
도 8 은 본 발명에 따른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 9a 및 9b 는 유지방전기간동안에 화소에서 생성되는 벽전하를 나타낸단면도.
도 10 은 도 8 에 나타낸 제어방법의 변형예를 나타낸 타이밍 챠트.
도 11 은 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 12 는 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 13 은 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 14 은 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 15 은 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 16 은 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
도 17 은 본 발명에 따른 또 다른 교류전류 플라즈마 디스플레이 패널을 제어하는 방법을 나타낸 타이밍 챠트.
※ 도면의 주요부분에 대한 부호의 설명
A : 예비방전기간 B : 기입방전기간
C : 유지방전기간 1b : 데이터 전극
1c : 유전체층 1d : 형광층
2b : 스캐닝 전극 2c : 유지전극
2f : 유전체층 2g : 보호층
5 : 화소 6 : 디스플레이 영역
Pp- : 음의 예비펄스 Su1 내지 Suj : 유지전극
Pp+ : 양의 예비펄스 Sc1 내지 Scj : 스캐닝 전극
GND : 접지레벨 Ppe : 음의 소거펄스
D1-Dk : 데이터 전극 Pw : 음의 스캐닝 펄스
Pd : 양의 데이터 펄스 Psus : 음의 유지펄스
Pend : 양의 유지펄스 Psue- : 음의 소거펄스
20a : 음의 벽전하 20b : 양의 벽전하
20c : 양의 벽전하 21 : 전기력선
본 발명의 방법의 특징과 이점은 첨부도면과 결합하여 설명한 하기 설명으로 명확히 이해될 수 있을 것이다.
실시예 1
도 8 은 본 발명을 구현하는 제어방법을 나타낸 것이다. 이 제어방법은 도 1 및 2 에 도시된 교류전류 플라즈마 디스플레이 패널에 이용할 수 있으며, 여기서 이 제어방법에 중점적으로 설명한다. 그러나, 하기 설명에서는 전극들과 층들에 대한 참증이 부가되어진다. 하기 설명에서, 극성은 데이터 전극 (1b/D1-Dk) 상의 퍼텐셜 레벨에 대하여 결정된다. 단일 하위필드는 도 8 에 도시되어 있으며, 이 하위필드는 디스플레이 영역 (6) 상에 화상을 생성하기 위하여 반복된다. 그러나, 예비방전기간 (A) 은 제 2 하위필드 내지 최종 하위필드에서 선택적으로 생략될 수도 있다.
도 8 에 도시된 하위필드는 예비방전기간 (A), 기입방전기간 (B) 및 유지방전기간 (C) 으로 구성된다. 모든 화소 (5) 들은 예비방전기간 (A) 에서 점화되며, 디스플레이 영역 (6) 상에 화상을 생성할 수 있도록 기입방전기간 (B) 에서 화소 어레이로부터 점화되어질 화소 (5) 가 선택된다. 그 선택된 화소 (5) 는 유지 방전기간 (C) 에서 연속 점화되어, 각 화소 (5) 에 그라데이션을 발생하도록 유지방전기간 (C) 에 걸쳐서 유지 방전이 선택적으로 반복된다.
음의 예비펄스 (Pp-) 는 시간 (t1) 과 시간 (t2) 의 사이에서 모든 유지전극 (Su1 내지 Suj) 에 인가된다. 음의 예비펄스 (Pp-) 는 170볼트 내지 200볼트 범위의 펄스 높이를 가지며, 펄스폭은 5 마이크로초 내지 20 마이크로초의 사이이다. 한편, 양의 예비펄스 (Pp+) 는 시간 (t1) 과 시간 (t2) 의 사이에서 모든 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 음의 예비펄스 (Pp-) 와 양의 예비펄스 (Pp+) 는 시간 (t2) 에서 접지레벨 (GND) 로 회복된다. 양의 예비펄스 (Pp+) 에 음의 소거펄스 (Ppe) 가 뒤이어진다. 음의 소거펄스 (Ppe) 는 시간 (t2) 에서 하강하여, 시간 (t3) 에서 회복되어진다. 양의 예비펄스 (Pp+) 는 170 볼트 내지 200 볼트 범위의 펄스높이를 가지며, 또한 펄스폭도 5 마이크로초 내지 20 마이크로초의 사이이다. 음의 소거펄스 (Ppe) 의 펄스높이는 50 볼트 내지 150 볼트 범위이고, 펄스폭은 0.5 마이크로초 내지 2 마이크로초 범위의 최소 펄스폭 만큼 좁다. 음의 소거 펄스 (Ppe) 의 펄스폭은 0.5 마이크로초 내지 1 마이크로초의 범위가 바람직하다.
유지전극 (Su1 내지 Suj) 및 스캐닝 전극 (Sc1 내지 Scj) 의 사이에 큰 퍼텐셜 차이가 발생하며, 이 퍼텐셜 차이가 방전 임계값을 초과할 때에 화소 (5) 가 점화된다. 그러나, 데이터 전극 (D1-Dk) 과 유지/스캐닝 전극 (Su1-Suj/Sc1-Scj) 사이의 퍼텐셜 차이는 임계값을 초과하지 않으며, 그들간에 어떠한 방전도 일어나지 않는다. 이 예비방전은 2종류의 벽전하를 생성시켜, 내부 퍼텐셜을 발생시킨다. 내부 퍼텐셜은 음의 소거펄스 (Ppe) 상에 중첩되어, 기입방전에 바람직하지 못한 벽전하가 취소될 수 있도록 소거방전이 발생시킨다.
소거 동작의 완결시, 제어방법은 기입방전 기간 (B) 으로 진행하며, 점화되어질 화소 (5) 가 데이터 기입을 통하여 정의되어진다. 좀더 상세하게 설명하면, 음의 스캐닝 펄스 (Pw) 가 스캐닝 전극 (Sc1 내지 Scj) 에 차례로 인가되며, 양의 데이터 펄스 (Pd) 가 데이터 전극 (D1 내지 Dk) 에 선택적으로인가된다. 음의 스캐닝 펄스 (Pw) 는 170 볼트와 200 볼트 사이의 펄스높이와 3 마이크로초 정도의 펄스폭을 갖는다. 한편, 양의 데이터 펄스 (Pd) 는 50볼트와 80볼트 사이의 펄스높이를 가지며, 펄스폭은 음의 스캐닝 펄스 (Pw) 와 동일하다. 음의 스캐닝 펄스 (Pw) 과 양의 데이터 펄스 (Pd) 는 점화되어질 화소 (5) 를 정의한다. 만약, 음의 스캐닝 펄스 (Pw) 및 양의 데이터 펄스 (Pd) 가 화소 (5) 에 동시에 인가되면, 화소 (5) 가 점화된다. 그러나, 만약 음의 스캐닝 펄스 (Pw) 및 양의 데이터 펄스 (Pd) 가 서로 다른 타이밍에서 화소 (5) 에 인가되게 되면, 화소 (5) 는 점화되지 않는다.
이 경우에, 음의 스캐닝 펄스 (Pw) 가 시간 (t4) 와 시간 (t5) 의 사이에서 스캐닝 전극 (Sc1) 에 인가되며, 시간 (t6) 과 시간 (t7) 의 사이에서 스캐닝 전극 (Sc2), 시간 (t8) 과 시간 (t9) 의 사이에서 스캐닝 전극 (Sc3), ....... 시간 (t10) 과 시간 (t11) 의 사이에서 스캐닝 전극 (Scj) 에 인가되고, 양의 데이터 펄스 (Pd) 가 시간 (t4) 와 시간 (t5) 의 사이, 시간 (t6) 과 시간 (t7) 의 사이, 시간 (t8) 과 시간 (t9) 의 사이, ...... 시간 (t10) 과 시간 (t11) 의 사이에서 데이터 전극 (D1 내지 Dk) 에 선택적으로 인가된다. 만약, 양의 데이터 펄스 (Pd) 가 시간 (t4) 과 시간 (t5) 의 사이에서 데이터 전극 (D1 및 D2) 에 인가되면, 스캐닝 전극 (Sc1) 과 데이터 전극 (D1/D2) 사이의 교차점의 화소만이 점화되어진다.
시간 (t11) 후, 교류전류 플라즈마 디스플레이 패널은 유지 방전기간 (C) 으로 진입한다. 음의 유지펄스 (Psus) 가 시간 (t12) 와 시간 (t13) 의 사이에서 모든 유지전극 (Su1 내지 Suj) 에 인가되며, 시간 (t14) 와 시간 (t15) 의 사이에서 모든 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 음의 유지펄스 (Psus) 는 170 볼트와 200볼트 사이의 범위인 펄스높이를 가지며, 펄스폭은 3 마이크로초이다. 음의 유지펄스 (Psus) 는 시간 (t16), 시간 (t17), 시간 (t18), ......, 시간 (tx-1) 및 시간 (tx) 에서 유지전극 (Su1 내지 Suj) 및 스캐닝 전극 (Sc1 내지 Scj) 에 교대로 인가된다. 음의 유지펄스 (Psus) 는 기입방전기간 (B) 에서 선택된 화소 (5) 를 반복적으로 점화하고, 그 점화의 반복은 각 화소 (5) 를 목표 휘도에 조절할 수 있도록 제어되어진다. 이온이 유지방전기간 (C) 동안에 보호층 (2g) 의 방향으로 이끌려지므로, 형광층 (1d) 가 손상을 입지 않는다.
시간 (tx-1) 에서 음의 유지펄스 (Psus) 가 접지레벨 (GND) 로 회복된 후, 양의 유지펄스 (Pend) 가 시간 (tx+2) 와 시간 (tx+3) 의 사이에서 모든 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 또한 음의 소거펄스 (Psue-) 가 시간 (tx+3) 과 시간 (tx+4) 의 사이에 스캐닝 전극 (Sc1 내지 Scj) 에 더 인가된다. 양의 유지펄스 (Pend) 는 160 볼트와 200 볼트 사이의 범위인 펄스높이를 가지며, 펄스폭은 3 마이크로초 내지 20 마이크로초의 범위이다. 한편, 음의 소거펄스 (Psue-) 는 50볼트와 100볼트 사이의 펄스높이를 가지며, 펄스폭은 0.5 마이크로초 내지 2 마이크로초의 범위이고, 바람직하기로는 0.5 마이크로초 내지 1 마이크로초의 범위이다.
양의 유지펄스 (Pend) 는 선택된 화소 (5) 를 점화하며, 음의 소거펄스(Psue-) 는 벽전하가 소거되도록 소거방전을 발생시킨다. 그러나, 비선택된 화소 (5) 는, 음의 유지펄스 (Psus), 양의 유지펄스 (Pend) 및 음의 소거펄스 (Psue-) 가 전극들의 사이에서 방전 임계값을 초과하는 퍼텐셜을 유발시키지 않기 때문에, 유지방전기간 (C) 에서 점화되지 않는다.
방전 임계값은 방전가스의 조성에 따라서 변화되기 때문에, 양의 유지펄스 (Pend) 의 펄스높이는 조심스럽게 결정하는 것이 필요하다. 만약, 양의 유지펄스 (Pend) 가 비선택된 화소 (5) 에서 방전을 발생시키기에 충분히 높은 펄스높이를 갖게 되면, 비선택된 화소 (5) 에서의 유지방전은 디스플레이 영역 (6) 상의 콘트라스트를 감소시키게 된다.
도 9a 및 9b 는 유지방전기간 (C) 동안에 선택된 화소 (5) 에서 생성된 벽전하를 나타낸 것이다. 선택된 화소 (5) 의 층들과 전극들은 도 1 에 나타낸 대응하는 화소의 층들과 전극들을 지시하는 참조번호와 동일하게 표시된다. 이 경우에, 유전체층 (1c) 및 형광층 (1d) 은 대개 제 1 유전체 구조물로 이루지며, 유전체층 (2f) 과 보호층 (2g) 는 결합하여 제 2 유전체 구조물을 형성한다.
유지방전이 스캐닝 전극 (2b) 에 인가된 양의 유지펄스 (Pend) 에 기인하여 발생하는 경우, 음의 벽전하 (20a) 가 스캐닝 전극 (2b) 의 하부에 축적되며, 양의 벽전하 (20b) 가 유지전극 (2c) 의 하부에 축적된다. 도 9a 에 도시된 바와 같이 양의 벽전하 (20c) 는 스캐닝 전극 (2b) 의 하부에 제 1 유전체 구조물상에 유도된다. 전기력선 (21) 은 양의 벽전하 (20b/20c) 로부터 음의 벽전하 (20a) 로 향해지며, 마그네슘 산화물의 보호층 (2g) 은 이온충격에 기인하여 2차 전자를 방출한다.
이러한 상태에서, 음의 소거펄스 (Psue-) 가 벽전하 (20a/20b) 에 기인하여 스캐닝 전극 (2b) 과 유지전극 (2c) 의 사이에서 내부퍼텐셜상에 중첩되어, 소거방전을 유발시키게 된다. 소거방전은 도 9b 에 도시된 바와 같이 음/양의 벽전하 (20a/20b/20c) 를 제 1 및 제 2 유전체 구조물로부터 소거한다. 상대적으로 낮은 펄스 높이를 갖는 음의 소거펄스 (Psue-) 는, 스캐닝 전극 (2b) 하부의 마그네슘 산화물층 (2g) 이 전기력선에 기인하여 2차전자를 방출하기가 쉽기 때문에, 소거방전을 통하여 대부분의 벽전하 (20a 내지 20c) 를 소거시킨다.
더욱이, 상대적으로 낮은 펄스높이를 갖는 음의 소거펄스 (Psue-) 및 양의 벽전하 (20c) 는 데이터 전극 (1b) 의 방향으로 이끌려진 음의 전하를 감소시키며, 제 1 유전체 구조물상에 축적된 음의 전하는 무시할만 하다. 따라서, 무시할 만한 양의 음의 전하가 데이터 전극 (1b) 상에 잔존되므로, 음의 전하에 기인한 취소는 후속 하위필드의 기입 방전기간에서 무시할 수 있다. 이는 데이터 기입특성을 향상시키게 되며, 후속 하위필드에서 예비기간이 없이도 선택된 화소 (5) 가 확실히 점화되어진다.
마지막으로, 유지펄스 (Psus) 및 소거펄스 (Psue-) 는 음이며, 형광층 (1d) 상의 이온충격은 무시할 수 있다. 이러한 이유로, 형광층 (1d) 이 열화되지 않아, 수명이 연장된다.
부가적으로, 양의 유지펄스 (Pend) 및 음의 소거펄스 (Psue-) 는 도 10 에 도시된 바와 같이, 유지전극 (Su1 내지 Suj) 에 인가될 수도 있다. 최종 음의 유지펄스 (Psus') 의 후에, 음의 유지펄스 (Pend) 가 모든 유지전극 (Su1 내지 Suj) 에 인가되며, 음의 소거펄스 (Psue-) 가 뒤따른다.
실시예 2
도 11 은 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 예비방전기간 (A), 기입방전기간 (B), 및 유지방전기간 (C) 은 하위필드를 구성하며, 이 하위필드는 예비방전기간 (A) 이 있거나 또는 없이 반복된다. 음의 예비펄스 (Pp-), 양의 예비펄스 (Pp+), 음의 소거펄스 (Ppe), 음의 스캐닝펄스 (Pw) 및 음의 데이터 펄스 (Pd) 가 실시예 1 의 방법과 유사한 방법으로 예비방전기간 (A) 과 기입방전기간 (B) 에서 유지전극 (Su1 내지 Suj), 스캐닝 전극 (Sc1 내지 Scj) 및 데이터 전극 (D1 내지 Dk) 에 인가된다. 이러한 이유로, 이하, 예비방전기간 (A) 와 기입방전기간 (B) 은 설명하지 않는다.
유지방전기간 (C) 에서, 음의 유지펄스 (Psus-) 는 선택된 화소 (5) 가 점화될 수 있도록 유지전극 (Su1 내지 Suj) 및 스캐닝 전극 (Sc1 내지 Scj) 에 반복적으로 인가된다. 양의 유지펄스 (Pend) 는 시간 (t21) 과 시간 (t22) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 양의 소거펄스 (Psue+) 는 시간 (t22) 와 시간 (t23) 의 사이에서 유지전극 (Su1 내지 Suj) 에 인가된다. 양의 소거펄스 (Psue+) 는 50볼트 내지 100볼트 범위의 펄스높이를 가지며, 펄스폭은 0.5 마이크로초 내지 2 마이크로초 범위이고, 바람직하기로는,0.5 마이크로초 내지 1 마이크로초 사이이다.
양의 유지펄스 (Psus) 및 양의 소거펄스 (Psue+) 는 실시예 1 의 모든 이점을 달성한다. 양의 전하는 양의 소거펄스 (Psue+) 에 기인하여 선택된 화소 (5) 와 결합되는 데이터 전극 (D1-Dk) 상부에 축적되며, 후속필드의 기입방전기간 (B) 에서 스캐닝전극 (Sc1-Scj) 및 데이터전극 (D1-Dk) 의 사이의 퍼텐셜상에 중첩되어진다. 이러한 이유로, 점화되어질 화소는 실시예 1 에서 사용된 펄스높이보다 더 낮은 펄스높이를 갖는 스캐닝 펄스 (Pw) 를 이용하여 선택된다. 그러나, 전하가 데이터 전극 (D1-Dk) 상부에 잔존되어진다. 실시예 2 에 사용된 데이터 펄스 (Pd) 는 전하에 기인하는 퍼텐셜 차이를 극복하기 위하여 실시예 1 의 펄스높이보다 더 높은 펄스높이를 필요로 한다.
실시예 2 에서, 양의 유지펄스 (Pend) 및 양의 소거펄스 (Psue+) 는 스캐닝 전극 (Sc1 내지 Scj) 과 유지전극 (Su1 내지 Suj) 에 각각 인가된다. 실시예 2 의 변형예에서, 양의 유지펄스 (Pend) 및 양의 소거펄스 (Psue+) 는 유지전극 (Su1 내지 Suj) 및 스캐닝 전극 (Sc1 내지 Scj) 에 각각 인가될 수도 있다.
실시예 3
도 12 는 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 예비방전기간 (A), 기입방전기간 (B) 및 유지방전기간 (C) 은 하위필드를 구성하며, 이 하위필드는 예비방전기간 (A) 가 있거나 또는 없이 반복된다. 음의 예비펄스 (Pp-), 양의 예비펄스 (Pp+), 음의 소거펄스 (Ppe), 음의 스캐닝 펄스(Pw) 및 음의 데이터 펄스 (Pd) 는 실시예 1 의 방법과 유사한 방법으로 예비방전기간 (A) 및 기입방전기간 (B) 에서 유지전극 (Su1 내지 Suj), 스캐닝 전극 (Sc1 내지 Scj) 및 데이터 전극 (D1 내지 Dk) 에 인가된다. 이러한 이유로, 이하, 예비방전기간 (A) 및 기입방전기간 (B) 은 설명하지 않는다.
유지방전기간 (C) 에서, 양의 유지펄스 (Pend) 는 시간 (t31) 과 시간 (t32) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 그후, 양의 소거펄스 (Psue+) 가 시간 (t32) 과 시간 (t33) 의 사이에서 유지전극 (Su1 내지 Suj) 에 인가되며, 또한 음의 소거펄스 (Psue-) 가 시간 (t32) 와 시간 (t33) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 더 인가된다. 양의 소거펄스 (Psue+) 및 음의 소거펄스 (Psu-) 는 0.5 마이크로초 내지 2 마이크로초의 범위이고, 바람직하기로는 0.5 마이크로초 내지 1 마이크로초의 사이이다. 양의 소거펄스 (Psue+) 및 음의 소거펄스 (Psue-) 는 총펄스높이가 50볼트와 100볼트의 사이범위내에 들도록 조절된다.
양의 유지펄스 (Pend) 및 소거펄스 (Psue+/Psue-) 는 실시예 1 및 2 의 모든 이점을 달성한다. 이 2종류의 소거펄스 (Psue+/Psue-) 는 소거상태를 제어하는데 바람직하다. 만약, 양의 소거펄스 (Psue+) 의 펄스높이 및 음의 소거펄스 (Psue-) 의 펄스높이가 적당히 조절되면, 데이터 전극 (D1 내지 Dk) 상의 전하가 정확히 소거되며, 기간 (B) 에서의 기입퍼텐셜이 모든 화소 (5) 에 걸쳐서 균일하게 된다.
실시예 3 의 변형예에서, 양의 유지펄스 (Pend) 는 최종 음의 유지펄스(Psus) 후에 유지전극 (Su1 내지 Suj) 에 인가될 수도 있다. 이경우, 양의 소거펄스 (Psue+) 및 음의 소거펄스 (Psue-) 는 스캐닝 전극 (Sc1 내지 Scj) 및 유지전극 (Su1 내지 Suj) 에 각각 동시에 인가된다.
실시예 4
도 13 은 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 예비방전기간 (A), 기입방전기간 (B) 및 유지방전기간 (C) 는 하위필드를 구성하며, 이 하위필드는 예비방전기간 (A) 가 있거나 또는 없이 반복된다. 음의 예비펄스 (Pp-), 양의 예비펄스 (Pp+), 음의 소거펄스 (Ppe), 음의 스캐닝 펄스 (Pw) 및 음의 데이터 펄스 (Pd) 는 실시예 1 의 방법과 유사한 방법으로 예비방전기간 (A) 및 기입방전기간 (B) 에서 유지전극 (Su1 내지 Suj), 스캐닝 전극 (Sc1 내지 Scj) 및 데이터 전극 (D1 내지 Dk) 에 인가된다. 이러한 이유로, 이하, 예비방전기간 (A) 및 기입방전기간 (B) 은 설명하지 않는다.
유지방전기간 (C) 에서, 양의 유지펄스 (Pend) 는 시간 (t41) 과 시간 (t42) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 양의 소거펄스 (Psue+) 가 시간 (t42) 과 시간 (t43) 의 사이에서 유지전극 (Su1 내지 Suj) 에 인가된다. 양의 소거펄스 (Psue+) 는 0.5 마이크로초 내지 2 마이크로초의 범위인 펄스폭을 가지며, 바람직하기로는 0.5 마이크로초 내지 1 마이크로초의 사이이다. 양의 소거펄스 (Psue+) 의 펄스높이는 펄스폭에 의존하며, 대개 50볼트 내지 100볼트의 범위이다.
소거를 보장하기 위하여, 음의 소거펄스 (Psue2) 는 시간 (t43) 과 시간(t44) 의 사이에서 유지전극 (Su1 내지 Suj) 에 인가되며, 음의 소거신호 (Psue3) 는 시간 (t44) 와 시간 (t46) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 음의 소거신호 (Psue3) 는 시간 (t44) 내지 시간 (t45) 에서 급격하게 하강하며, 시간 (t45) 내지 시간 (t46) 에서 기울기가 점차 감소한다. 이러한 완만한 파형은 소거를 보장한다.
양의 유지펄스 (Pend) 및 양/음의 소거신호 (Psue+/Psue2/Psue3) 는 실시예 3 의 모든 이점을 달성한다. 음의 소거펄스 (Psue2) 및 음의 소거펄스 (Psue3) 는 소거를 보장한다. 실시예 3 에서, 양의 소거펄스 (Psue+) 는 음의 소거펄스 (Psue-) 에 동기하여 인가된다. 한편, 3개의 소거펄스 (Psue+, Psue2 및 Psue3) 는 독립적인 타이밍을 가지며, 이러한 이유로, 실시예 4 는 실시예 3 보다 제어하는데 더 용이하다.
실시예 4 의 변형예에서, 양의 유지펄스 (Pend) 는 최종 음의 유지펄스 (Psus) 후에 유지전극 (Su1 내지 Suj) 에 인가될 수도 있다. 이 경우, 양의 소거펄스 (Psue+) 및 음의 소거펄스 (Psue2) 는 스캐닝 전극 (Sc1 내지 Scj) 에 연속적으로 인가되며, 음의 소거펄스 (Psue3) 는 유지전극 (Su1 내지 Suj) 에 인가된다.
실시예 5
도 14 는 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 예비방전기간 (A), 기입방전기간 (B) 및 유지방전기간 (C) 는 하위필드를 구성하며, 이 하위필드는 예비방전기간 (A) 가 있거나 또는 없이 반복된다. 음의 예비펄스 (Pp-), 양의 예비펄스 (Pp+), 음의 소거펄스 (Ppe), 음의 스캐닝 펄스 (Pw) 및 음의 데이터 펄스 (Pd) 는 실시예 1 의 방법과 유사한 방법으로 예비방전기간 (A) 및 기입방전기간 (B) 에서 유지전극 (Su1 내지 Suj), 스캐닝 전극 (Sc1 내지 Scj) 및 데이터 전극 (D1 내지 Dk) 에 인가된다. 이러한 이유로, 이하, 예비방전기간 (A) 및 기입방전기간 (B) 은 설명하지 않는다.
유지방전기간 (C) 에서, 양의 유지펄스 (Pend) 는 시간 (t51) 과 시간 (t52) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 양의 소거펄스 (Psue+) 가 시간 (t52) 과 시간 (t53) 의 사이에서 유지전극 (Su1 내지 Suj) 에 인가된다. 양의 소거펄스 (Psue+) 는 0.5 마이크로초 내지 2 마이크로초의 범위인 펄스폭을 가지며, 바람직하기로는 0.5 마이크로초 내지 1 마이크로초의 사이이다. 양의 소거펄스 (Psue+) 의 펄스높이는 펄스폭에 의존하며, 대개 50볼트 내지 100볼트의 범위이다.
소거를 보장하기 위하여, 양의 소거펄스 (Pend) 는 시간 (t53) 과 시간 (t54) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 음의 소거신호 (Psue3) 는 시간 (t55) 와 시간 (t56) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 음의 소거신호 (Psue3) 는 시간 (t55) 내지 시간 (t56) 에서 기울기가 점차 감소한다. 이러한 완만한 파형은 소거를 보장한다.
양의 유지펄스 (Pend) 및 양/음의 소거신호 (Psue+/Psue2+/Psue3) 는 실시예 4 의 모든 이점을 달성한다. 실시예 4 에서, 제 2 소거펄스 (Psue2+) 는 양이며, 데이터 전극층상의 유전체 구조물은 유지전극/스캐닝전극 및 데이터전극 양자 사이에서 양전하로 약하게 충전된다. 이후, 음의 소거펄스 (Psue3) 가 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 음의 소거신호 (Psue3) 은 유지전극/스캐닝전극 양자의 하부에 있는 제 1 유전체 구조물을 균일하게 중성화시킨다. 이는 실시예 4 의 기입 퍼텐셜의 펄스높이보다 더 작게 만든다.
실시예 5 의 변형예에서, 양의 유지펄스 (Pend) 는 최종 음의 유지펄스 (Psus) 후에 유지전극 (Su1 내지 Suj) 에 인가될 수도 있다. 이 경우, 양의 소거펄스 (Psue+) 는 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 양의 소거펄스 (Psue2+) 는 유지전극 (Su1 내지 Suj) 에 인가되고, 음의 소거펄스 (Psue3) 는 유지전극 (Su1 내지 Suj) 에 인가된다.
실시예 6
도 15 는 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 예비방전기간 (A), 기입방전기간 (B) 및 유지방전기간 (C) 는 하위필드를 구성하며, 이 하위필드는 예비방전기간 (A) 가 있거나 또는 없이 반복된다. 음의 예비펄스 (Pp-), 양의 예비펄스 (Pp+), 음의 소거펄스 (Ppe), 음의 스캐닝 펄스 (Pw) 및 음의 데이터 펄스 (Pd) 는 실시예 1 의 방법과 유사한 방법으로 예비방전기간 (A) 및 기입방전기간 (B) 에서 유지전극 (Su1 내지 Suj), 스캐닝 전극 (Sc1 내지 Scj) 및 데이터 전극 (D1 내지 Dk) 에 인가된다. 이러한 이유로, 이하, 예비방전기간 (A) 및 기입방전기간 (B) 은 설명하지 않는다.
유지방전기간 (C) 에서, 양의 유지펄스 (Pend) 는 시간 (t61) 과 시간 (t62) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 음의 소거펄스 (Psue) 는 시간 (t63) 과 시간 (t64) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 음의 소거펄스 (Psue) 는 0.5 마이크로초 내지 2 마이크로초의 범위인 펄스폭을 가지며, 바람직하기로는 0.5 마이크로초 내지 1 마이크로초의 사이이다. 음의 소거펄스 (Psue) 의 펄스높이는 펄스폭에 의존하며, 대개 50볼트 내지 100볼트의 범위이다.
음의 소거펄스 (Psue) 의 회복 직후에, 음의 소거펄스 (Psue2) 는 시간 (t64) 와 시간 (t65) 의 사이에서 유지전극 (Su1 내지 Suj) 에 인가되며, 음의 소거신호 (Psue3) 는 시간 (t66) 과 시간 (t67) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가된다. 음의 소거신호 (Psue3) 는 실시예 5 와 유사하게 시간 (t66) 과 시간 (t67) 의 사이에서 기울기가 점차 감소하며, 이 완만한 파형은 소거를 보장한다.
양의 유지펄스 (Pend) 및 음의 소거신호 (Psue/Psue2/Psue3) 는 실시예 4 의 모든 이점을 달성한다. 실시예 6 에서, 모든 소거신호 (Psue/Psue2/Psue3) 는 음이다. 양의 유지펄스 (Pend) 는 상대적으로 높은 펄스높이를 가지며, 펄스폭은 10 마이크로초보다 크거나 같다. 데이터 전극 (D1 내지 Dk) 상부의 절연체 구조물은 데이터 전극 (D1 내지 Dk) 상부에 걸쳐서 양전하를 축적하며, 3개의 음의 소거신호 (Psue/Psue2/Psue3) 는 데이터 전극 (D1 내지 Dk) 의 상부의 절연체 구조물로부터 양전하를 소거한다.
실시예 6 의 변형예에서, 양의 유지펄스 (Pend) 는 최종 음의 유지펄스 (Psus) 후에 유지전극 (Su1 내지 Suj) 에 인가될 수도 있다. 이 경우, 음의소거펄스 (Psue) 는 유지전극 (Su1 내지 Suj) 에 인가되고, 음의 소거펄스 (Psue2) 는 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 음의 소거펄스 (Psue3) 는 유지전극 (Su1 내지 Suj) 에 인가된다.
실시예 7
도 16 은 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 이 실시예 7 을 실시하는 제어방법은 양의 보호 바이어스 펄스 (Pdb) 를 제외하고는 도 8 에 나타낸 제어방법과 유사하다. 양의 유지펄스 (Pend) 는 시간 (t71) 에서 시간 (t72) 까지 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 또한 양의 보호 바이어스 펄스 (Pdb) 도 시간 (t71) 에서 시간 (t72) 까지 데이터 전극에 인가된다. 양의 보호 바이어스 펄스 (Pdb) 는 유지전극 (Su1 내지 Suj) 과 스캐닝 전극 (D1 내지 Dk) 의 사이에서 방전 임계값보다 낮은 펄스높이를 가지며, 스캐닝 전극 (Sc1 내지 Scj) 과 데이터 전극 (D1-Dk) 사이의 퍼텐셜 차이는 그들간의 방전 임계값보다 더 작다. 따라서, 양의 보호 바이어스 펄스 (Pdb) 는 비선택된 화소 (5) 를 바람직하지 못한 오점화로부터 방지하게 된다. 음의 소거펄스 (Psue-) 는 시간 (t72) 와 시간 (t73) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가되어, 제 1 유전체 구조물과 제 2 유전체 구조물로부터 벽전하를 소거시킨다. 음의 소거펄스 (Psue-) 는 0.5 마이크로초 내지 2 마이크로초의 범위인 펄스폭을 가지며, 바람직하기로는 0.5 마이크로초 내지 1 마이크로초의 사이이다.
양의 유지펄스 (Pend) 및 음의 소거펄스 (Psue-) 는 실시예 5 의 모든 이점을 달성하며, 양의 보호 바이어스 펄스 (Pdb) 는 양의 유지펄스 (Pend) 가 비선택된 화소 (5) 를 점화시키는 것을 가능케 하여, 디스플레이 영역 (6) 상에 생성된 화상의 콘트라스트를 향상시키게 된다.
실시예 8
도 17 은 본 발명을 구현하는 또다른 제어방법을 나타낸 것이다. 이 실시예 8 을 실시하는 제어방법은 양/음의 유지펄스 (Pend+/Pend-) 를 제외하고는 도 8 에 나타낸 제어방법과 유사하다. 양의 유지펄스 (Pend+) 는 시간 (t81) 에서 시간 (t82) 까지 스캐닝 전극 (Sc1 내지 Scj) 에 인가되며, 음의 유지펄스 (Pend-) 는 양의 유지펄스 (Pend+) 에 동기하여 유지전극 (Su1 내지 Suj) 에 인가된다. 양의 유지전극 (Pend) 는 스캐닝 전극 (Su1-Suj) 과 데이터 전극 (D1 내지 Dk) 사이에서 방전 임계값보다 낮은 펄스높이를 가지며, 음의 유지펄스 (Pend-) 는 유지전극 (Su1-Suj) 과 데이터 전극 (D1-Dk) 의 사이에서 방전임계값보다 더 낮은 펄스 높이를 갖는다. 양의 유지펄스 (Pend+) 과 음의 유지펄스 (Pend-) 의 합은 유지전극 (Su1-Suj) 과 스캐닝 전극 (Su1-Suj) 사이에서 방전 임계값보다 더 작으며, 스캐닝 전극 (Su1-Suj) 과 유지전극 (Su1-Suj) 사이에서의 최소 유지퍼텐셜보다 더 크거나 같다.
뒤이어, 음의 소거펄스 (Psue-) 가 시간 (t82) 와 시간 (t83) 의 사이에서 스캐닝 전극 (Sc1 내지 Scj) 에 인가되어, 제 1 유전체 구조물과 제 2 유전체 구조물로부터 벽전하를 소거시킨다.
이 경우, 실시예 1 의 양의 유지펄스 (Pend) 는 양의 유지펄스 (Pend+) 와음의 유지펄스 (Pend-) 로 분할되어, 양의 유지펄스 (Pend+) 와 음의 유지펄스 (Pend-) 는 비선택된 화소 (5) 를 오점화로부터 방지하여, 디스플레이 영역 (6) 상에 생성된 화상의 콘트라스트를 향상시키게 된다.
실시예 8 의 변형예에서, 양의 유지펄스 (Pend+) 와 음의 유지펄스 (Pend-) 는 최종 음의 유지펄스 (Psus) 후에 유지전극 (Su1 내지 Suj) 에 인가될 수도 있다. 이 변형예에서, 음의 유지펄스 (Pend-) 는 양의 유지펄스 (Pend+) 와 동기하여 스캐닝 전극 (Sc1-Scj) 에 인가된다.
이상의 설명으로부터 명백히 알수 있는 바와 같이, 본 발명에 따르면 단지 최종 유지펄스 (Pend) 만이 데이터 전극 (D1-Dk) 상의 퍼텐셜 레벨에 대해 양이므로, 형광층 (1d) 의 내구성의 손실이 없이 소거펄스가 제 1/제 2 유전체 구조물로부터 벽전하를 효과적으로 제거하는 것을 가능케 한다.
비록 본 발명의 특정 실시예들 도시 및 설명하였지만, 당해분야의 전문가는 여러가지 변화와 변경이 본 발명의 정신과 범주로부터 일탈함이 없이 이루어질 수 있음을 알수 있을 것이다.
예를들어, 만약 양의 소거펄스 (Psue-) 과 음의 소거 펄스 (Psue2) 는 양호한 소거 상태를 달성하며, 음의 소거신호 (Psue3) 는 실시예 4, 5 및 6 에서 생략될 수도 있을 것이다.
실시예 7/8 에서 이용된 소거펄스 (Psue-) 는 실시예 2 내지 6 중에서 어느 하나에 사용된 소거펄스 또는 펄스로 변화될 수도 있다.
실시예 1 내지 8 에서, 펄스들은 접지레벨에서 상승하거나 또는 하강한다. 그러나, 만약 펄스가 이전에 설명된 바와 같이 상대적인 관계로 설정되게 되면, 펄스들은 소정의 양의 퍼텐셜 레벨로부터 변화되거나 또는 소정의 음의 퍼텐셜 레벨로부터 변화될 수도 있다.
이상 실시예 1 내지 8 과 관련하여 설명한 펄스높이와 펄스폭은 본 발명이 속하는 플라즈마 디스플레이 패널에 따라서 변화될 수도 있다.

Claims (18)

  1. 제 1 유전체 구조물 (1c/1d) 로 피복된 복수개의 데이터 전극 (D1-Dk; 1b), 방전가스 (4) 로 채워진 공간을 형성하기 위하여 상기 제 1 유전체 구조물로부터 이격되어진 제 2 유전체 구조물 (2f/2g) 로 피복된 복수개의 스캐닝전극 (Sc1-Scj; 2b), 및 복수개의 전극쌍을 형성하기 위하여 상기 복수개의 스캐닝 전극들과 쌍으로 형성되며 상기 제 2 유전체 구조물로 피복된 복수개의 유지전극 (Su1-Suj; 2c) 을 포함하고, 상기 각 복수개의 데이터 전극 및 상기 각 복수개의 전극쌍들은 선택적으로 점화되어지는 복수개의 화소들 (5) 중에서 하나를 한정하는 교류전류 플라즈마 디스플레이 패널을 제어하는 방법으로서,
    a) 상기 복수개의 화소로부터 선택된 소정 화소를 점화하는데 이용할 수 있는 제 1 내부 퍼텐셜을 발생할 수 있도록, 스캐닝 펄스 (Pw) 를 상기 복수개의 스캐닝 전극 (Sc1-Scj) 에 차례로 인가하고 데이터 펄스 (Pd) 를 상기 복수개의 데이터 전극 (D1-Dk) 에 선택적으로 인가하는 단계;
    b) 상기 소정의 화소가 점화될 수 있도록, 상기 복수개의 데이터 전극상의 퍼텐셜 레벨에 대하여 음인 제 1 유지펄스 (Psus) 를 상기 복수개의 유지전극과 상기 복수개의 스캐닝 전극에 교대로 인가하는 단계;
    c) 상기 제 1 유전체 구조물로부터 상기 제 2 유전체 구조물로 향하는 제 1 전기력선 (21), 및 상기 복수개의 스캐닝 전극에 인접한 상기 제 2 유전체 구조물의 제 1 영역과 상기 복수개의 유지전극에 인접한 상기 제 2 유전체 구조물의제 2 영역과의 사이의 제 2 전기력선 (21) 으로 표현되는 제 2 내부 퍼텐셜을 발생시키기 위하여, 상기 제 1 유전체 구조물과 상기 제 2 유전체 구조물상의 상기 벽전하 (20a/20b/20c) 를 축적할 수 있도록, 상기 복수개의 데이터 전극들상의 상기 퍼텐셜 레벨에 대하여 양인 제 2 유지펄스 (Pend) 를 유지전극과 스캐닝 전극중의 어느 하나에 인가하는 단계; 및
    d) 상기 제 1 유전체 구조물과 상기 제 2 유전체 구조물로부터 벽전하 (20a/20b/20c) 를 소거하며, 제 1 소거 펄스 (Psue-; Psue3) 가 유지전극 또는 스캐닝 전극중의 어느 하나에 인가되는 단계를 포함하는 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  2. 제 1 항에 있어서,
    상기 제 1 소거펄스 (Psue-) 는 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대하여 음이고, 상기 단계 c) 에서 상기 제 2 유지펄스를 인가하는 상기 유지전극 또는 상기 스캐닝 전극중의 어느 하나에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  3. 제 1 항에 있어서,
    상기 제 1 소거펄스 (Psue-) 는 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대하여 양이고, 상기 단계 d) 에서 상기 유지전극 또는 상기 스캐닝 전극중의 어느하나에 마주보고 있는, 상기 단계 c) 에서 상기 유지전극 또는 상기 스캐닝 전극중의 어느 하나에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  4. 제 1 항에 있어서,
    상기 제 1 소거펄스 (Psue-; Psue3) 는 상기 단계 d) 에서 상기 유지전극 또는 스캐닝 전극중의 어느 하나와 동일하게 상기 단계 c) 에서 상기 유지전극 또는 상기 스캐닝 전극중의 어느 하나에 인가되며,
    제 2 소거펄스 (Psue+; Psue2) 는 상기 단계 d) 에서 상기 유지전극 또는 스캐닝 전극중의 어느 하나에 마주보는 유지전극 또는 스캐닝 전극중의 어느 하나에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  5. 제 4 항에 있어서,
    상기 제 1 소거펄스 (Psue-; Psue3) 는 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대해 음이고, 상기 제 2 소거펄스 (Psue+) 는 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대해 양인 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  6. 제 5 항에 있어서,
    상기 제 1 소거펄스 (Psue-) 는 상기 제 2 소거펄스 (Psue+) 와 동기하는것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  7. 제 5 항에 있어서,
    상기 제 1 소거펄스 (Psue3) 는 상기 제 2 소거펄스 (Psue+) 후에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  8. 제 7 항에 있어서,
    제 3 소거펄스 (Psue2) 가 상기 제 1 소거펄스와 상기 제 2 소거펄스의 사이에 상기 제 2 소거펄스 (Psue+) 로 인가되는 상기 유지전극 또는 스캐닝 전극중의 어느하나에 인가되며, 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대해 음인 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  9. 제 7 항에 있어서,
    제 3 소거펄스 (Psue2+) 가 상기 제 1 소거펄스 (Psue3) 와 상기 제 2 소거펄스 (Psue+) 의 사이에 상기 제 1 소거펄스 (Psue3) 로 인가되어지는 상기 유지전극 또는 스캐닝 전극에 인가되며, 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대하여 양인 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  10. 제 7 항에 있어서,
    상기 제 1 소거펄스 (Psue3) 는 시간에 따라서 펄스높이가 점차 감소하는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  11. 제 4 항에 있어서,
    상기 제 1 소거펄스 (Psue3) 와 상기 제 2 소거펄스 (Psue2) 는 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대해 음이고, 제 3 소거펄스 (Psue) 가 상기 제 1 소거펄스와 상기 제 2 소거펄스 전에 상기 제 1 소거펄스가 인가되는 상기 유지전극 또는 스캐닝 전극에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  12. 제 11 항에 있어서,
    상기 제 1 소거펄스 (Psue3) 는 시간에 따라서 그 펄스높이가 점차 감소하는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  13. 제 2 항에 있어서,
    상기 소정 화소를 제외한 다른 상기 복수개 화소들의 오점화를 방지할 수 있도록, 보호 바이어스 펄스 (Pdb) 가 상기 제 2 유지펄스와 동기하여 상기 복수개의 데이터 전극에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  14. 제 13 항에 있어서,
    상기 보호 바이어스 펄스는 상기 단계 b) 에서 상기 복수개의 데이터 전극상의 퍼텐셜 레벨에 대해 양인 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  15. 제 14 항에 있어서,
    상기 보호 바이어스 펄스는 상기 복수개의 유지전극과 상기 복수개의 데이터 전극 사이의 퍼텐셜 차이와, 상기 복수개의 스캐닝 전극과 상기 복수개의 데이터 전극 사이의 퍼텐셜 차이를 그들간의 방전 임계값보다 작게 발생시키는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  16. 제 1 항에 있어서,
    제 3 유지펄스 (Pend-) 는 상기 제 2 유지펄스 (Pend) 와 동기하여 상기 단계 d) 에서 상기 유지전극 또는 스캐닝 전극에 마주보는 상기 유지전극 또는 스캐닝 전극에 인가되며, 상기 소정 화소들을 제외한 나머지 화소들의 오점화를 방지하기 위하여 상기 복수개의 데이터 전극상의 상기 퍼텐셜 레벨에 대해 음인 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  17. 제 1 항에 있어서,
    상기 단계 a) 이전에 예비방전을 수행하는 단계를 더 포함하는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
  18. 제 1 유전체 구조물 (1c/1d) 로 피복된 복수개의 데이터 전극 (D1-Dk; 1b), 방전가스 (4) 로 채워진 공간을 형성하기 위하여 상기 제 1 유전체 구조물로부터 이격되어진 제 2 유전체 구조물 (2f/2g) 로 피복된 복수개의 스캐닝전극 (Sc1-Scj; 2b), 및 복수개의 전극쌍을 형성하기 위하여 상기 복수개의 스캐닝 전극들과 쌍으로 형성되며 상기 제 2 유전체 구조물로 피복된 복수개의 유지전극 (Su1-Suj; 2c) 을 포함하고, 상기 각 복수개의 데이터 전극 및 상기 각 복수개의 전극쌍들은 선택적으로 점화되어지는 복수개의 화소들 (5) 중에서 하나를 한정하는 교류전류 플라즈마 디스플레이 패널을 제어하는 방법으로서,
    a) 상기 복수개의 화소로부터 선택된 소정 화소를 점화하는데 이용할 수 있는 제 1 내부 퍼텐셜을 발생할 수 있도록, 스캐닝 펄스 (Pw) 를 상기 복수개의 스캐닝 전극 (Sc1-Scj) 에 차례로 인가하고 데이터 펄스 (Pd) 를 상기 복수개의 데이터 전극 (D1-Dk) 에 선택적으로 인가하는 단계;
    b) 상기 소정의 화소가 점화될 수 있도록, 상기 복수개의 데이터 전극상의 퍼텐셜 레벨에 대하여 음인 제 1 유지펄스 (Psus) 를 상기 복수개의 유지전극과 상기 복수개의 스캐닝 전극에 교대로 인가하는 단계;
    c) 상기 제 1 유전체 구조물로부터 상기 제 2 유전체 구조물로 향하는 제 1 전기력선 (21), 및 상기 복수개의 스캐닝 전극에 인접한 상기 제 2 유전체 구조물의 제 1 영역과 상기 복수개의 유지전극에 인접한 상기 제 2 유전체 구조물의제 2 영역과의 사이의 제 2 전기력선 (21) 으로 표현되는 제 2 내부 퍼텐셜을 발생시키기 위하여, 상기 제 1 유전체 구조물과 상기 제 2 유전체 구조물상의 상기 벽전하 (20a/20b/20c) 를 축적할 수 있도록, 상기 복수개의 데이터 전극들상의 상기 퍼텐셜 레벨에 대하여 양인 제 2 유지펄스 (Pend) 를 유지전극과 스캐닝 전극중의 어느 하나에 인가하는 단계; 및
    d) 상기 제 1 유전체 구조물과 상기 제 2 유전체 구조물로부터 벽전하 (20a/20b/20c) 를 소거하며, 제 1 소거 펄스 (Psue-; Psue3) 가 유지전극 또는 스캐닝 전극중의 어느 하나에 인가되는 단계를 포함하되,
    상기 제 1 소거펄스는 동일 서브 필드의 최종 유지방전펄스의 인가 후에 인가되는 것을 특징으로 하는 교류전류 플라즈마 디스플레이 패널의 제어방법.
KR1019980002389A 1997-01-28 1998-01-26 내구성의손실이없이데이터기입특성을향상시키기위한교류전류플라즈마디스플레이패널의제어방법 KR100305094B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1428297 1997-01-28
JP97-14282 1997-01-28
JP9306013A JP3033546B2 (ja) 1997-01-28 1997-11-07 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP97-306013 1997-11-07

Publications (2)

Publication Number Publication Date
KR19980070871A KR19980070871A (ko) 1998-10-26
KR100305094B1 true KR100305094B1 (ko) 2001-09-24

Family

ID=26350198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002389A KR100305094B1 (ko) 1997-01-28 1998-01-26 내구성의손실이없이데이터기입특성을향상시키기위한교류전류플라즈마디스플레이패널의제어방법

Country Status (4)

Country Link
US (1) US6124849A (ko)
EP (1) EP0855692A1 (ko)
JP (1) JP3033546B2 (ko)
KR (1) KR100305094B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230437B1 (ko) 1997-04-22 1999-11-15 손욱 면 방전형 교류 플라즈마 표시 패널의 구동 방법
EP0983584A2 (en) * 1998-03-23 2000-03-08 Koninklijke Philips Electronics N.V. Display driving
JP4210805B2 (ja) * 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3424587B2 (ja) 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3556097B2 (ja) * 1998-06-30 2004-08-18 富士通株式会社 プラズマディスプレイパネル駆動方法
EP1199698B1 (en) 1998-09-04 2007-08-29 Matsushita Electric Industrial Co., Ltd. A plasma display panel driving method and apparatus
JP2000089720A (ja) * 1998-09-10 2000-03-31 Fujitsu Ltd プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP3175711B2 (ja) * 1998-10-16 2001-06-11 日本電気株式会社 交流放電メモリ動作型プラズマディスプレイパネルの駆動方法
JP3466098B2 (ja) 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
DE19856436A1 (de) * 1998-12-08 2000-06-15 Thomson Brandt Gmbh Verfahren zum Ansteuern eines Plasmabildschirms
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3468284B2 (ja) * 1999-06-15 2003-11-17 日本電気株式会社 プラズマディスプレイパネルの駆動方法
KR100319098B1 (ko) * 1999-06-28 2001-12-29 김순택 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치
KR100364696B1 (ko) 1999-10-28 2003-01-24 엘지전자 주식회사 플라즈마 디스플레이 패널의 구조와 그 구동방법
JP4331359B2 (ja) * 1999-11-18 2009-09-16 三菱電機株式会社 交流型プラズマディスプレイパネルの駆動方法
JP2002006799A (ja) * 2000-06-19 2002-01-11 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP4768134B2 (ja) * 2001-01-19 2011-09-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
DE10162258A1 (de) * 2001-03-23 2002-09-26 Samsung Sdi Co Verfahren und Vorrichtung zum Betreiben einer Plasmaanzeige
KR20020094316A (ko) * 2001-06-11 2002-12-18 엘지전자 주식회사 플라즈마 디스플레이 패널의 소거방전 구동방법
CN100501816C (zh) 2001-06-12 2009-06-17 松下电器产业株式会社 等离子体显示装置及其驱动方法
KR100456149B1 (ko) * 2002-03-21 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1471491A3 (en) 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
KR100515341B1 (ko) 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100608886B1 (ko) * 2003-12-31 2006-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050122791A (ko) * 2004-06-25 2005-12-29 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
JP4646020B2 (ja) * 2004-07-29 2011-03-09 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR100637512B1 (ko) * 2004-11-09 2006-10-23 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100784543B1 (ko) * 2005-02-23 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마 디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100705812B1 (ko) * 2005-08-09 2007-04-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 네거티브 서스테인 구동 방법
KR100793101B1 (ko) * 2006-01-04 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100836584B1 (ko) * 2006-03-07 2008-06-10 엘지전자 주식회사 플라즈마 디스플레이 장치
JP4248572B2 (ja) * 2006-09-12 2009-04-02 日立プラズマディスプレイ株式会社 ガス放電表示装置
JP5174838B2 (ja) * 2010-02-04 2013-04-03 株式会社日立製作所 プラズマディスプレイパネルの駆動方法
JP5174839B2 (ja) * 2010-02-04 2013-04-03 株式会社日立製作所 プラズマディスプレイパネルの駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772884A (en) * 1985-10-15 1988-09-20 University Patents, Inc. Independent sustain and address plasma display panel
JP2674304B2 (ja) * 1990-11-05 1997-11-12 日本電気株式会社 プラズマディスプレイパネルの駆動方法
EP0549275B1 (en) * 1991-12-20 1997-05-28 Fujitsu Limited Method and apparatus for driving display panel
US5828356A (en) * 1992-08-21 1998-10-27 Photonics Systems Corporation Plasma display gray scale drive system and method
JPH0683283A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd プラズマディスプレイパネルの駆動方法
JP2616663B2 (ja) * 1993-07-20 1997-06-04 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP2757795B2 (ja) * 1994-12-02 1998-05-25 日本電気株式会社 プラズマディスプレイの輝度補償方法及びプラズマディスプレイ装置
JP3369395B2 (ja) * 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
JP3372706B2 (ja) * 1995-05-26 2003-02-04 株式会社日立製作所 プラズマディスプレイの駆動方法
JP2770847B2 (ja) * 1995-08-28 1998-07-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
JPH1011010A (ja) * 1996-06-26 1998-01-16 Oki Electric Ind Co Ltd 直流型気体放電パネルのメモリ駆動方法

Also Published As

Publication number Publication date
KR19980070871A (ko) 1998-10-26
EP0855692A1 (en) 1998-07-29
JPH10274955A (ja) 1998-10-13
US6124849A (en) 2000-09-26
JP3033546B2 (ja) 2000-04-17

Similar Documents

Publication Publication Date Title
KR100305094B1 (ko) 내구성의손실이없이데이터기입특성을향상시키기위한교류전류플라즈마디스플레이패널의제어방법
US6020687A (en) Method for driving a plasma display panel
US6054970A (en) Method for driving an ac-driven PDP
KR100264088B1 (ko) Ac형 pdp의 구동방법 및 표시장치
US6512501B1 (en) Method and device for driving plasma display
US7907103B2 (en) Plasma display apparatus and driving method thereof
JP3318497B2 (ja) Ａｃ型ｐｄｐの駆動方法
JP2002278510A (ja) プラズマディスプレイパネルの駆動方法および表示装置
US20060061521A1 (en) Method and apparatus of driving plasma display panel
KR100678547B1 (ko) Ｐｄｐ의 구동 방법
EP1555645A2 (en) Methods for driving plasma display panels
US7642992B2 (en) Plasma display apparatus and driving method thereof
US20070063929A1 (en) Plasma display panel driving and a method of driving the same
JP4577681B2 (ja) プラズマディスプレイパネルの駆動方法
KR100648879B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치에사용되는 구동방법
KR100774943B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
US7719485B2 (en) Plasma display apparatus and driving method thereof
US20070008248A1 (en) Plasma display apparatus and driving method thereof
KR100774965B1 (ko) 플라즈마 디스플레이 장치
JP2001022322A (ja) プラズマディスプレイパネル駆動方法
KR20070107338A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070710

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee