KR100304922B1 - Lead frame and semiconductor package with such lead frame - Google Patents
Lead frame and semiconductor package with such lead frame Download PDFInfo
- Publication number
- KR100304922B1 KR100304922B1 KR1019980060432A KR19980060432A KR100304922B1 KR 100304922 B1 KR100304922 B1 KR 100304922B1 KR 1019980060432 A KR1019980060432 A KR 1019980060432A KR 19980060432 A KR19980060432 A KR 19980060432A KR 100304922 B1 KR100304922 B1 KR 100304922B1
- Authority
- KR
- South Korea
- Prior art keywords
- die pad
- bonding
- lead
- pad
- tie bar
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
본 발명은 다이패드의 구조를 개선하므로써 기존의 노출패드형 반도체 패키지의 제조시 발생하던 다이패드와 몰드 바디와의 계면박리를 방지하므로써, 그라운드 본딩 불량을 최소화할 수 있도록 한 리드 프레임 및 이를 이용한 반도체 패키지를 제공하기 위한 것이다.The present invention improves the structure of the die pad, thereby preventing interfacial separation between the die pad and the mold body, which has occurred during the manufacture of the conventional exposed pad type semiconductor package, thereby minimizing ground bonding defects and a semiconductor using the same. To provide a package.
이를 위해, 본 발명은 프레임 몸체의 가장자리로부터 중심쪽으로 연장형성되며 선단부가 하향 절곡된 타이바(2)와, 상기 타이바(2) 선단에 연결되어 다운-셋(down-set)되며 칩(4) 부착영역을 제외한 부분에 그라운드 본딩을 위한 상승부(7)(elevated portion)가 구비되는 다이패드(3)와, 상기 다이패드(3) 주위에 일정간격 이격되어 위치하며 와이어 본딩시 상기 칩(4)의 본딩패드와 전기적으로 연결되는 인너 리드(5)와, 상기 인너 리드(5)에 각각 연결되며 몰딩수지에 의한 몰딩시 외부로 노출되는 아웃터 리드(6)를 구비한 것을 특징으로 하는 리드 프레임 및 이를 이용한 반도체 패키지가 제공된다.To this end, the present invention extends toward the center from the edge of the frame body and is connected to the tip of the tie bar (2), the tip of which is bent downward, the tie bar (2) down-set (chip) 4 The die pad 3 is provided with an elevated portion 7 for ground bonding in a portion excluding the attachment region, and is spaced at a predetermined interval around the die pad 3 to bond the chip during wire bonding. An inner lead 5 electrically connected to the bonding pad of 4) and an outer lead 6 connected to the inner lead 5 and exposed to the outside during molding by a molding resin, respectively. A frame and a semiconductor package using the same are provided.
Description
본 발명은 리드 프레임 및 이를 이용한 반도체 패키지에 관한 것으로서, 더욱 상세하게는 리드 프레임의 다이패드 구조를 개선하여 노출패드형 반도체 패키지의 신뢰성을 향상시키고자 한 것이다.The present invention relates to a lead frame and a semiconductor package using the same, and more particularly, to improve the reliability of an exposed pad type semiconductor package by improving the die pad structure of the lead frame.
일반적으로, 노출패드(Exposed die pad)형 반도체 패키지는 방열성 향상을 위해 반도체소자인 칩이 안착되는 다이패드가 몰드 바디 외부로 노출되는 타입의 반도체 패키지로서, 패키지 특징중의 하나는 그라운드 본드(Ground bond)가 기존의 패키지에 비해 상당히 많이 존재한다는 점이며, 이는 상기 패키지의 열방출 성능 및 전기적인 성능에도 관계가 된다.In general, an exposed die pad semiconductor package is a semiconductor package in which a die pad on which a chip, which is a semiconductor element, is mounted, is exposed to the outside of the mold body to improve heat dissipation. One of the characteristics of the package is a ground bond. bond) is considerably more present than conventional packages, which is also related to the heat dissipation and electrical performance of the package.
한편, 일반적으로 리드 프레임은 반도체 칩의 패키지 작업에 사용되는 금속 구조물로서, 노출패드형 반도체 패키지에 사용되는 리드 프레임의 구조를 도 1을 참조하여 설명하면 다음과 같다.In general, the lead frame is a metal structure used for packaging a semiconductor chip, and the structure of the lead frame used in the exposed pad type semiconductor package will be described with reference to FIG. 1.
먼저, 리드 프레임(1a)의 상·하부 양측에는 전체 구조를 스스로 지지하며, 자동으로 이송시킬 때 안내 역할을 하는 가이드레일부(도시는 생략함)를 구비하고 있다.First, the upper and lower sides of the lead frame 1a are provided with guide rails (not shown) that support the entire structure by themselves and serve as guides when automatically transferring the lead structure.
또한, 상기 리드 프레임(1a)은 각 단위 프레임의 중심부에 반도체 칩(4)이 안착되는 다이패드(3a)를 구비하고 있다.In addition, the lead frame 1a includes a die pad 3a on which the semiconductor chip 4 is seated at the center of each unit frame.
이 때, 상기 다이패드(3a)는 프레임 몸체로부터 연장형성된 타이바(2)에 연결되어 지지되며, 리드 프레임(1a)의 나머지 영역에 비해 낮은 위치에 자리잡고 있다.At this time, the die pad 3a is connected to and supported by the tie bar 2 extending from the frame body, and is located at a lower position than the rest of the lead frame 1a.
즉, 타이바(2)의 일부분이 일정한 경사를 가지도록 절곡되므로써 상기 타이바(2)에 연결되어 지지되는 다이패드(3a)는 다운-셋(down-set)된 상태이다.That is, the part of the tie bar 2 is bent to have a constant inclination so that the die pad 3a connected to and supported by the tie bar 2 is in a down-set state.
그리고, 상기 다이패드(3a)와 인너 리드(5)들 사이는 비어 있게 된다.Then, the die pad 3a and the inner lead 5 are empty.
또한, 상기 리드 프레임(1a)은 패들부 주위에 위치하는 복수개의 인너리드(5)를 구비하고 있으며, 상기 인너 리드(5)들의 반대편으로는 상기 인너 리드(5)에 각각 대응하도록 형성된 복수개의 아웃터 리드(6)를 구비하고 있다.In addition, the lead frame 1a includes a plurality of inner leads 5 positioned around the paddle portion, and a plurality of inner leads 5 respectively formed to correspond to the inner leads 5 on opposite sides of the inner leads 5. The outer lead 6 is provided.
또한, 상기 각 인너 리드(5)와 아웃터 리드(6) 사이에는 댐 바(도시는 생략함)가 위치하며, 상기 댐 바(9)는 EMC로 몰딩 완료 후, 트리밍 작업시 제거된다.In addition, a dam bar (not shown) is positioned between each of the inner leads 5 and the outer leads 6, and the dam bars 9 are removed during trimming after completion of molding in EMC.
한편, 이와 같은 리드 프레임(1a)을 사용한 노출패드형 반도체 패키지(400a) 제조 공정은 다음과 같은 순서로 수행된다.Meanwhile, the manufacturing process of the exposed pad semiconductor package 400a using the lead frame 1a is performed in the following order.
즉, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩을 서로 분리시키는 다이싱(Dicing), 분리된 단위 칩(4)을 리드 프레임(1a)(Lead Frame)의 다이패드(3a)(Die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩(4) 상면의 외부전원접속단자인 본딩 패드(Bonding pad)와 리드 프레임(1a)의 인너 리드(5)(Inner Lead portion)를 전도성 연결부재인 골드 와이어로 연결하여 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.That is, after completion of the FAB process (fabrication process) for forming an integrated circuit on the wafer, the dicing and separation of the unit chips 4 separating the chips formed on the wafer from each other, the lead frame (1a) ( Chip bonding to be seated on the die pad 3a of the lead frame, a bonding pad which is an external power connection terminal on the upper surface of the chip 4, and an inner lead of the lead frame 1a. 5) (Inner Lead portion) is connected to the gold wire which is a conductive connection member to perform a wire bonding (Wire Bonding) to connect electrically.
그 후, 칩(4) 및 본딩된 와이어를 감싸 보호하기 위한 몰딩(Molding)을 수행하게 된다.Thereafter, molding to wrap and protect the chip 4 and the bonded wire is performed.
이 때, 상기 다이패드(3a)는 몰드 바디(10) 외부로 노출되도록 몰딩된다.At this time, the die pad 3a is molded to be exposed to the outside of the mold body 10.
한편, 몰딩을 수행한 후에는 리드 프레임(1a)의 써포트 바(Support Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아웃터 리드(6)부(Out Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.On the other hand, after molding, trimming to cut the support bar and the dam bar of the lead frame 1a, and the outer lead 6 portion (out lead) to a predetermined shape Forming is performed in order.
상기와 같이 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을실시하므로써 도 2에 나타낸 바와 같은 구조의 반도체 패키지(400a)를 얻을 수 있다.As described above, after the trimming and the forming are completed, the semiconductor package 400a having the structure as shown in FIG. 2 can be obtained by finally soldering.
이 때, 상기한 솔더링 공정은 공정 특성을 고려하여 트리밍 전에 실시될 수도 있다.In this case, the soldering process may be performed before trimming in consideration of process characteristics.
한편, 이와 같은 노출패드형 반도체 패키지(400a)는 리드 프레임(1a)의 구조가 단순하므로 반도체소자에 대한 어셈블리(assembly) 특성은 양호하나, 그 구조적인 특징상, 리드 프레임(1a)의 다이패드(3a)가 평판 형태로서 저면이 전부 외부로 노출되므로 인해 상기 몰드 바디(10)와의 접합면적이 작을 뿐만 아니라 몰드 바디(10)가 다이패드(3a)를 홀딩하지 못하는 구조여서 다음과 같은 문제점이 있었다.On the other hand, the exposed pad semiconductor package 400a has a simple assembly structure for the semiconductor device because the structure of the lead frame 1a is simple, but the die pad of the lead frame 1a has a good structure. Since the bottom surface is exposed to the outside in the form of a flat plate (3a), not only the bonding area with the mold body 10 is small but also the mold body 10 does not hold the die pad 3a. there was.
먼저, 반도체 패키지(400a)에 대한 내열성 및 내습성에 대한 테스트시나 회로동작시 또는 제조과정에서, 다이패드(3a)와 몰드 바디(10)와의 계면 접합력이 약해 다이패드와 몰드바디간에 열팽창 계수차에 기인하여 계면박리(delamination) 현상이 일어나게 될 경우, 그라운드 본딩 불량이 발생할 우려가 있었다.First, during the test of the heat resistance and moisture resistance of the semiconductor package 400a, the circuit operation, or the manufacturing process, the interface bonding force between the die pad 3a and the mold body 10 is weak, and thus the thermal expansion coefficient difference between the die pad and the mold body is weak. Due to this, when the delamination phenomenon occurs, there is a concern that poor ground bonding occurs.
즉, 계면 박리시 다이패드(3a)상면이 몰드 바디로부터 이격되거나 패키지 하부로 빠지게 되므로써, 칩의 본딩패드들중 그라운드 단자와 다이패드(3a)를 연결하는 골드 와이어와의 접속이 끊어질 경우에는 그라운드 본딩 불량이 발생하게 된다.That is, when the interface of the die pad 3a is separated from the mold body or pulled out of the lower part of the package during the interface peeling, the connection between the ground terminal and the gold wire connecting the die pad 3a of the bonding pads of the chip is broken. Ground bonding failure occurs.
또한, 박리된 계면을 통해 수분 침투 후, 반도체소자의 동작시 발생하는 열에 의해 침투한 수분이 팽창시에는 몰드 바디(10)에 균열(crack)이 발생하게 되는 등 패키지의 신뢰성을 저하시키는 문제점이 있었다.In addition, after the moisture infiltration through the peeled interface, when the moisture penetrated by the heat generated during the operation of the semiconductor device is expanded, a crack occurs in the mold body 10. there was.
요컨대, 종래의 노출패드형 반도체 패키지(400a)는 칩(4)의 본딩패드중 그라운드 단자와 다이패드(3a)를 연결하는 그라운드 본딩시, 칩 두께 및 골드와이어를 공급하는 캐필러리(capillary)의 형태, 칩(4)과 인너 리드(5)와의 간격 등에 따라 그라운드 본딩의 신뢰성이 영향을 받게 된다.In other words, the conventional exposed pad type semiconductor package 400a has a capillary for supplying chip thickness and gold wire during ground bonding connecting the ground terminal and the die pad 3a among the bonding pads of the chip 4. The reliability of the ground bonding is influenced by the shape, the distance between the chip 4 and the inner lead 5, and the like.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 다이패드 구조를 개선하므로써 기존의 노출패드형 반도체 패키지의 제조시 발생하던 다이패드와 몰드 바디와의 계면박리를 방지하므로써, 그라운드 본딩 불량을 최소화하는 한편 그라운드 본딩시 와이어 루프가 완만한 곡선을 이루도록 하여 본딩 신뢰성을 향상시킬 수 있도록 한 리드 프레임 및 이를 이용한 반도체 패키지를 제공하는데 그 목적이 있다.The present invention is to solve the above problems, by improving the die pad structure to prevent the interface between the die pad and the mold body that occurred during the manufacturing of the conventional exposed pad-type semiconductor package, thereby minimizing the ground bonding failure On the other hand, it is an object of the present invention to provide a lead frame and a semiconductor package using the same to improve the bonding reliability by making the wire loop form a gentle curve during ground bonding.
도 1은 종래 노출패드형 패키지의 리드 프레임을 나타낸 것으로서, 인너리드 내부 영역만을 나타낸 평면도1 is a plan view showing a lead frame of a conventional exposed pad type package, showing only an inner lead inner region.
도 2는 도 1의 인너리드 내부 영역을 나타낸 것으로서, 다이 본딩 및 와이어 본딩이 이루어진 후의 상태를 나타낸 평면도FIG. 2 is a plan view illustrating an inner region of the inner lead of FIG. 1 and shows a state after die bonding and wire bonding are performed.
도 3은 도 2의 Ⅰ-Ⅰ선을 나타낸 것으로서, 몰딩 완료된 후의 반도체 패키지를 나타낸 종단면도3 is a longitudinal cross-sectional view of the semiconductor package after molding is completed, taken along line II of FIG. 2.
도 4는 본 발명의 제1실시예에 따른 노출패드형 리드 프레임의 인너리드 내부 영역을 나타낸 평면도4 is a plan view showing an inner lead internal region of the exposed pad type lead frame according to the first embodiment of the present invention.
도 5는 도 4의 Ⅱ-Ⅱ선을 나타낸 종단면도FIG. 5 is a longitudinal cross-sectional view of the II-II line of FIG. 4. FIG.
도 6은 도 4의 A부 사시도6 is a perspective view of portion A of FIG.
도 7은 도 4의 리드 프레임 상에서 다이 본딩 및 와이어 본딩이 이루어진 후의 상태를 나타낸 평면도FIG. 7 is a plan view illustrating a state after die bonding and wire bonding are performed on the lead frame of FIG. 4. FIG.
도 8은 도 7의 Ⅲ-Ⅲ선을 나타낸 것으로서, 제1실시예에 따른 반도체 패키지를 나타낸 종단면도8 is a longitudinal cross-sectional view illustrating a semiconductor package according to a first embodiment as shown in line III-III of FIG. 7;
도 9는 본 발명의 노출패드형 리드 프레임의 제2실시예를 나타낸 평면도9 is a plan view showing a second embodiment of the exposed pad type lead frame of the present invention.
도 10은 도 9의 Ⅳ-Ⅳ선을 나타낸 종단면도FIG. 10 is a longitudinal cross-sectional view taken along line IV-IV of FIG. 9;
도 11은 본 발명의 노출패드형 리드 프레임의 제3실시예를 나타낸 평면도11 is a plan view showing a third embodiment of the exposed pad type lead frame of the present invention.
도 12는 도 11의 Ⅴ-Ⅴ선을 나타낸 종단면도12 is a longitudinal cross-sectional view of the V-V line of FIG.
도 13은 본 발명의 노출패드형 리드 프레임의 제4실시예를 나타낸 평면도Figure 13 is a plan view showing a fourth embodiment of the exposed pad type lead frame of the present invention.
도 14는 도 13의 Ⅵ-Ⅵ선을 나타낸 종단면도14 is a longitudinal sectional view showing a VI-VI line of FIG.
도 15는 본 발명의 노출패드형 리드 프레임의 제5실시예를 나타낸 평면도15 is a plan view showing a fifth embodiment of the exposed pad type lead frame of the present invention.
도 16은 도 15의 Ⅶ-Ⅶ선을 나타낸 종단면도FIG. 16 is a longitudinal cross-sectional view of the VII-VII line of FIG. 15. FIG.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:리드 프레임 2:타이바1: lead frame 2: tie bar
3:다이패드 4:칩3: diepad 4: chip
5:인너 리드 6:아웃터 리드5: inner lead 6: outer lead
7,7a,7b,7c,7d:상승부 8:전도성 연결부재7,7a, 7b, 7c, 7d: Rising part 8: conductive connecting member
9:댐 바 10:몰드 바디9: Dam Bar 10: Molded body
400:반도체 패키지400: Semiconductor Package
상기한 목적을 달성하기 위해, 본 발명은 프레임 몸체의 가장자리로부터 중심쪽으로 연장형성되며 선단부가 하향 절곡된 타이바와, 상기 타이바 선단에 연결되어 다운-셋되며 칩 부착영역을 제외한 부분에 그라운드 본딩을 위한 상승부(elevated portion)가 구비되는 다이패드와, 상기 다이패드 주위에 일정간격 이격되어 위치하며 와이어 본딩시 상기 칩의 본딩패드와 전기적으로 연결되는 인너 리드와, 상기 인너 리드에 각각 연결되며 몰딩수지에 의한 몰딩시 외부로 노출되는 아웃터 리드를 구비한 것을 특징으로 하는 리드 프레임 및 이를 이용한 반도체 패키지가 제공된다.In order to achieve the above object, the present invention extends toward the center from the edge of the frame body and the tie bar is bent downward, and connected to the tie bar tip down-set and ground bonding to the portion except the chip attachment area A die pad having an elevated portion therein, an inner lead positioned at a predetermined interval around the die pad and electrically connected to a bonding pad of the chip during wire bonding, and respectively connected to the inner lead and molding Provided is a lead frame and a semiconductor package using the same, including an outer lead exposed to the outside when molding with a resin.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 인너 리드에 비해 다운-셋되며 칩 부착 영역을 제외한 부분에 이중 절곡되어 그라운딩 본딩이 이루어지는 수평면을 갖는 상승부가 구비되는 다이패드와, 상기 다이패드 상면에 부착되며 인너 리드 및 상기 다이패드의 와 전기적으로 연결되는 반도체 칩과, 상기 다이패드 주위에 일정 간격 이격되어 위치하는 인너 리드와 상기 인너 리드에 일체로 연결되며 수지 봉지시 외부로 노출되어 외부접속단자 역할을 하는 아웃터 리드와, 상기 반도체 칩의 본딩패드와 인너 리드 또는 본딩패드와 상기 다이패드의 상승부를 전기적으로 연결하는 전도성 연결부재와, 상기 아웃터 리드 및 다이패드의 저면을 제외한 전체구조를 감싸는 몰드 바디를 구비한 반도체 패키지가 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, the die pad is down-set compared to the inner lead, the die pad is provided with a raised portion having a horizontal plane which is double bent to the ground bonding bonding except the chip attachment region, A semiconductor chip attached to an upper surface of the die pad and electrically connected to the inner lead and the die pad, the inner lead and the inner lead which are spaced apart from each other around the die pad at a predetermined interval, and are integrally connected to the outside when the resin is encapsulated. An outer lead exposed to serve as an external connection terminal, a conductive connection member electrically connecting a bonding pad and an inner lead or a bonding pad of the semiconductor chip to a rising part of the die pad, and a bottom surface of the outer lead and the die pad A semiconductor package having a mold body surrounding the entire structure is provided.
이하, 본 발명의 실시예들을 첨부도면 도 4 내지 도 16을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 4 to 16.
도 4는 본 발명의 제1실시예에 따른 노출패드형 리드 프레임의 인너리드 내부 영역을 나타낸 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ선을 나타낸 종단면도이며, 도 6은 도 4의 A부 사시도이다.4 is a plan view showing an inner lead inner region of the exposed pad type lead frame according to the first embodiment of the present invention, FIG. 5 is a longitudinal cross-sectional view of a line II-II of FIG. 4, and FIG. 6 is A of FIG. 4. A secondary perspective view.
그리고, 도 7은 도 4의 리드 프레임 상에서 다이 본딩 및 와이어 본딩이 이루어진 후의 상태를 나타낸 평면도이고, 도 8은 도 7의 Ⅲ-Ⅲ선을 나타낸 것으로서, 제1실시예에 따른 반도체 패키지를 나타낸 종단면도이다.7 is a plan view illustrating a state after die bonding and wire bonding are performed on the lead frame of FIG. 4, and FIG. 8 is a cross-sectional view of the semiconductor package according to the first embodiment as shown in FIG. It is also.
제1실시예에 따른 본 발명의 프레임 몸체의 가장자리로부터 중심쪽으로 연장형성되며 선단부가 하향 절곡된 타이바(2)와, 상기 타이바(2) 선단에 연결되어 다운-셋(down-set)되는 다이패드(3)와, 상기 다이패드(3) 주위에 일정간격 이격되어 위치하며 와이어 본딩시 상기 칩(4)의 본딩패드와 전기적으로 연결되는 인너 리드(5)와, 상기 인너 리드(5)에 각각 연결되며 몰딩콤파운드에 의한 몰딩시 외부로 노출되는 아웃터 리드(6)를 구비한 리드 프레임에 있어서; 상기 다이패드(3)의 각 모서리에 이중 절곡되어 그라운딩 본딩이 이루어지는 수평면을 갖는 상승부(7)(elevated portion)가 구비되어 구성된다.A tie bar 2 extending toward the center from the edge of the frame body according to the first embodiment and the tip portion is bent downward and connected to the tip of the tie bar 2 are down-set An inner lead 5 that is spaced apart from the die pad 3 and spaced around the die pad 3 and electrically connected to a bonding pad of the chip 4 during wire bonding; A lead frame having an outer lead 6 respectively connected to and exposed to the outside during molding by a molding compound; Each edge of the die pad 3 is provided with a raised portion 7 (elevated portion) having a horizontal plane that is double bent to ground bonding.
이 때, 상기 상승부(7)는 모서리로부터 타이바(2) 까지의 구간 내측에서 상향 절곡되어 직각 삼각형 형태를 이루도록 형성되며, 상기 상승부(7)의 절곡선과 다이패드(3)의 외면이 이루는 각(α)은 도 6에 나타낸 바와 같이 45°를 이루게 된다.At this time, the riser 7 is formed to be bent upward from the corner to the tie bar 2 to form a right triangle, and the bent line of the riser 7 and the outer surface of the die pad 3 are The angle α is 45 degrees as shown in FIG.
또한, 상기 다이패드(3)와 상승부(7)의 경사면이 이루는 각도(β)는 도 5에 나타낸 바와 같이 90°이상 180°이하 범위 내에서 적절히 설정되어진다.In addition, the angle (beta) formed by the inclined surface of the said die pad 3 and the raise part 7 is suitably set in 90 degree or more and 180 degrees or less as shown in FIG.
한편, 상기 상승부(7)의 와이어 본딩 영역에는 전기전도성이 우수한 금속박막을 플레이팅(plating)하여 와이어 본딩시의 접촉저항을 줄이는 것이 바람직하며, 상기 금속박막의 예로서는 은(Ag)등이 적용될 수 있다.On the other hand, it is preferable to reduce the contact resistance during wire bonding by plating a metal thin film having excellent electrical conductivity in the wire bonding area of the rising part 7, and silver (Ag) or the like is applied as an example of the metal thin film. Can be.
이와 같이 구성된 본 발명의 리드 프레임(1)을 이용하여 반도체 칩(4)에 대한 패키징을 실시할 경우, 그 과정은 다음과 같이 수행된다.When packaging the semiconductor chip 4 by using the lead frame 1 of the present invention configured as described above, the process is performed as follows.
먼저, 웨이퍼에 집적회로를 형성하는 FAB공정을 완료한 후, 웨이퍼 상에 만들어진 각 칩(4)을 서로 분리시키는 다이싱(Dicing)이 끝나면, 분리된 단위 칩(4)을 리드 프레임(1)(Lead Frame)의 다이패드(3)에 부착시키게 된다.First, after completing the FAB process of forming the integrated circuit on the wafer, and after dicing dividing each chip 4 formed on the wafer from each other, the separated unit chip 4 is separated from the lead frame 1. It is attached to the die pad 3 of the lead frame.
일반적으로, 다이패드(3) 상면에 도포되는 접합제는 두께가 8∼35㎛ 가 되도록 도포되는 Ag-EPOXY로서, 전기전도 및 열전도성이 있는 은(Ag) 등의 플레이크를 함유하게 된다.In general, the bonding agent applied to the upper surface of the die pad 3 is Ag-EPOXY applied to have a thickness of 8 to 35 µm, and contains flakes such as silver (Ag) having electrical conductivity and thermal conductivity.
이어서, 칩(4)상에 형성된 외부접속단자인 본딩 패드(Bonding pad)와 리드 프레임(1)의 인너 리드(5)(Inner Lead)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 수행한 후, 상기 칩(4) 및 본딩된 골드 와이어를 감싸 보호하기 위한 몰딩(Molding)을 수행하게 된다.Subsequently, after wire bonding is performed to electrically connect a bonding pad, which is an external connection terminal formed on the chip 4, and an inner lead 5 of the lead frame 1 to each other. In addition, molding is performed to surround and protect the chip 4 and the bonded gold wire.
이 때, 다이패드(3)의 저면과 아웃터 리드(6)는 외부로 노출되도록 몰딩된다.At this time, the bottom surface of the die pad 3 and the outer lid 6 are molded to be exposed to the outside.
한편, 몰딩을 수행한 후에는 리드 프레임(1)의 타이바(2) 및 댐 바(9)(Dam Bar)를 자르는 트리밍(Trimming) 및, 아웃터 리드(6)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.On the other hand, after molding, trimming to cut the tie bar 2 and the dam bar 9 of the lead frame 1 and forming the outer lead 6 into a predetermined shape. (Forming) in turn.
상기한 트리밍 및 포밍 완료 후에는 최종적으로 솔더링(Soldering)을 실시하므로써 도 8에 나타낸 바와 같은 구조의 반도체 패키지(400)를 얻을 수 있게 된다.After the trimming and forming are completed, the final soldering is performed to obtain the semiconductor package 400 having the structure as shown in FIG. 8.
따라서, 본 발명의 제1실시예에 따라 완성된 반도체 패키지(400)는 다이패드(3)의 상승부(7)가 도 8에 나타낸 바와 같이, 몰드 바디(10) 내부에 위치하므로 인해 상승부(7)의 하부면까지도 몰딩콤파운드에 둘러싸이게 되므로써 다이패드(3)에 대한 몰드 바디(10)의 봉지면적이 늘어나게 된다.Therefore, in the semiconductor package 400 completed according to the first embodiment of the present invention, the rising part 7 of the die pad 3 is located in the mold body 10, as shown in FIG. 8. Since the lower surface of (7) is also surrounded by the molding compound, the sealing area of the mold body 10 relative to the die pad 3 is increased.
이에 따라, 반도체 패키지(400)의 신뢰성을 테스트 하는 내습성 및 내열성 테스트후에 발생하는 몰드 바디(10)와 다이패드(3)와의 계면박리가 방지된다.Accordingly, the interface peeling between the mold body 10 and the die pad 3 generated after the moisture resistance and heat resistance tests for testing the reliability of the semiconductor package 400 is prevented.
또한, 본 발명의 반도체 패키지(400)는 몰딩후, 몰드 바디(10) 내에 다이패드(3)의 상승부(7)가 갖히는 구조가 되므로, 다이패드(3)가 몰드 바디(10)에서 이탈될 염려가 없어 그라운드 본딩의 신뢰성이 향상된다.In addition, since the semiconductor package 400 of the present invention has a structure in which the raised portion 7 of the die pad 3 is provided in the mold body 10 after molding, the die pad 3 is formed in the mold body 10. There is no fear of falling off, which improves the reliability of ground bonding.
한편, 도 9는 본 발명의 노출패드형 리드 프레임의 제2실시예를 나타낸 평면도이고, 도 10은 도 9의 Ⅳ-Ⅳ선을 나타낸 종단면도로서, 본 발명의 제2실시예에 따른 리드 프레임은 다이패드(3)의 모서리와 모서리 사이의 영역에, 이중 절곡되어 그라운딩 본딩이 이루어지는 수평면을 갖는 상승부(7a)를 둔 것이다.FIG. 9 is a plan view showing a second embodiment of an exposed pad type lead frame of the present invention, and FIG. 10 is a longitudinal cross-sectional view showing line IV-IV of FIG. 9, and a lead frame according to a second embodiment of the present invention. In the region between the edge and the edge of the die pad 3, the raised portion 7a having a horizontal plane where double bending and grounding bonding is formed.
그리고, 도 11은 본 발명의 노출패드형 리드 프레임의 제3실시예를 나타낸 평면도이고, 도 12는 도 11의 Ⅴ-Ⅴ선을 나타낸 종단면도로서, 본 발명의 제3실시예에 따른 리드 프레임은 타이바(2)를 사이에 두고 마주보는 다이패드(3)의 양측면 전체를 모서리로부터 타이바(2) 까지의 구간 내의 일정 경계선을 기준으로 상향 절곡하여 그라운딩 본딩이 이루어지는 수평면을 갖는 상승부(7b)를 둔 경우를 나타낸 것이다.FIG. 11 is a plan view illustrating a third embodiment of an exposed pad type lead frame of the present invention, and FIG. 12 is a longitudinal cross-sectional view of line V-V of FIG. 11, and a lead frame according to a third embodiment of the present invention. Is a rising part having a horizontal surface where ground bonding is performed by bending the entirety of both sides of the die pad 3 facing each other with the tie bars 2 interposed therebetween at a predetermined boundary in the section from the corner to the tie bars 2. 7b) is shown.
이 때, 도 11의 Ⅴ-Ⅴ선을 나타낸 종단면도인 도 12는, 도 9의 Ⅳ-Ⅳ선을 나타낸 종단면도인 도 10과 동일한 형태로 나타난다.At this time, FIG. 12 which is a longitudinal cross-sectional view which shows the V-V line of FIG. 11 is shown in the same form as FIG. 10 which is a longitudinal cross-sectional view which shows the IV-IV line | wire of FIG.
그리고, 도 13은 본 발명의 노출패드형 리드 프레임의 제4실시예를 나타낸 평면도이고, 도 14는 도 13의 Ⅵ-Ⅵ선을 나타낸 종단면도로서, 제4실시예에서는 다이패드(3)의 모서리에 타이바(2)가 연결되고 상기 다이패드(3)의 각 모서리에 이중 절곡되어 그라운딩 본딩이 이루어지는 수평면을 갖는 상승부(7c)(elevated portion)가 구비되는 대신 타이바 영역상에서는 다운-셋이 일어나지 않는다.FIG. 13 is a plan view showing a fourth embodiment of the exposed pad type lead frame of the present invention, and FIG. 14 is a longitudinal cross-sectional view showing the VI-VI line of FIG. 13, and in the fourth embodiment, A tie-bar 2 is connected to the corner and a raised portion 7c (elevated portion) having a horizontal plane for double-bending and ground-bonding each corner of the die pad 3 is provided with a down-set on the tie bar area. This does not happen.
이 때, 상기 직각 삼각형 형태를 이루는 상승부(7c)는 모서리로부터 타이바(2) 까지의 구간 내측에서 상향 절곡되어 형성되며, 상기 상승부(7)의 절곡선과 다이패드(3)의 외면이 이루는 각(α)은 제1실시예에서와 같이 45°를 이루도록 하는 것이 바람직하다.At this time, the rising portion 7c having a right triangular shape is formed by bending upward from the corner to the tie bar 2, and the bent line of the rising portion 7 and the outer surface of the die pad 3 are formed. It is preferable to make the angle α to form 45 ° as in the first embodiment.
또한, 상기 다이패드(3)면과 상승부(7c)의 경사면이 이루는 각도(β)는 도 5 및 도 14에 나타낸 바와 같이 90°이상 180°이하 범위 내에서 적절히 설정되어짐도 제1실시예에서와 마찬가지이다.In addition, the angle (beta) formed between the surface of the die pad 3 and the inclined surface of the rising portion 7c is properly set within a range of 90 ° or more and 180 ° or less as shown in Figs. Same as in
한편, 상기 상승부(7)의 와이어 본딩 영역인 수평면에는 전기전도성이 우수한 금속박막을 플레이팅(plating)하여 와이어 본딩시의 접촉저항을 줄이는 것이 바람직하며, 상기 금속박막의 예로서는 은(Ag)등이 적용될 수 있음도 제1실시예에서와 마찬가지이다.On the other hand, it is preferable to reduce the contact resistance during wire bonding by plating a metal thin film having excellent electrical conductivity on the horizontal plane, which is a wire bonding area of the rising part 7, and as an example of the metal thin film, silver (Ag) or the like. This can also be applied as in the first embodiment.
요컨대, 본 발명의 제4실시예에 따른 리드 프레임(1)은 다이패드(3)에 대한 타이바(2)의 연결 위치가 달라진 경우를 나타낸 것이며, 그 밖의 구성은 제1실시예와 동일하다.In other words, the lead frame 1 according to the fourth embodiment of the present invention shows a case where the connection position of the tie bar 2 with respect to the die pad 3 is changed, and the rest of the configuration is the same as in the first embodiment. .
또한, 제4실시예의 리드 프레임(1)에서의 타이바의 길이방향에서의 다이패드 영역은 도 14에 도시한 바와 같다.In addition, the die pad area | region in the longitudinal direction of the tie bar in the lead frame 1 of 4th Example is as showing in FIG.
한편, 도 15는 본 발명의 노출패드형 리드 프레임의 제5실시예를 나타낸 평면도이고, 도 16은 도 15의 Ⅶ-Ⅶ선을 나타낸 종단면도로서, 제5실시예에 따른 리드 프레임(1)은 다이패드(3)의 모서리에 타이바(2)가 연결되고 상기 다이패드(3)의 각 모서리에 이중 절곡되어 그라운딩 본딩이 이루어지는 수평면을 갖는상승부(7d)(elevated portion)가 구비됨과 더불어, 상기 상승부 외측의 타이바 영역 상에서 다운-셋(down-set)이 이루어지도록 한 것이다.FIG. 15 is a plan view illustrating a fifth exemplary embodiment of an exposed pad type lead frame according to the present invention. FIG. 16 is a longitudinal cross-sectional view illustrating the X-ray line of FIG. 15, and the lead frame 1 according to the fifth embodiment. The tie bar (2) is connected to the corner of the die pad (3), and each of the corner of the die pad (3) is provided with a raised portion (7d) having a horizontal surface to be ground bonding The down-set is performed on the tie bar area outside the riser.
즉, 본 발명의 제5실시예에 따른 리드 프레임(1)은 다이패드(3)에 대한 타이바(2)의 연결 위치는 제4실시예에서와 동일한 대신, 타이바(2) 상에서 다운-셋이 한 번 더 이루어지는 점이 다르며, 그 밖의 구성은 제1실시예 및 제4실시예에서 설명한 바와 동일하다.That is, in the lead frame 1 according to the fifth embodiment of the present invention, the connection position of the tie bar 2 with respect to the die pad 3 is the same as that of the fourth embodiment, but instead is down-mounted on the tie bar 2. The difference is that the set is made once more, and the rest of the configuration is the same as described in the first and fourth embodiments.
한편, 제5실시예에 있어서 타이바(3)의 길이 방향에서의 다이패드 영역은 도 16에 도시한 바와 같다.On the other hand, in the fifth embodiment, the die pad region in the longitudinal direction of the tie bar 3 is as shown in FIG.
이상에서와 같이, 본 발명은 리드 프레임의 다이패드 구조를 개선하므로써 기존의 노출패드형 반도체 패키지(400)의 제조시 발생하던 다이패드(3)와 몰드 바디(10)와의 계면박리를 최소화하여 그라운드 본딩 불량을 최소화할 수 있도록 한 것이다.As described above, the present invention improves the die pad structure of the lead frame, thereby minimizing the interfacial separation between the die pad 3 and the mold body 10, which has occurred during the manufacture of the conventional exposed pad type semiconductor package 400. Bonding defects can be minimized.
즉, 본 발명은 리드 프레임(1)의 다이패드(3) 네 모서리에 이중 절곡되어 그라운딩 본딩이 이루어지는 수평면을 갖는 상승부(7)를 두어 몰딩후에 상기 다이패드(3)의 상승부(7)가 패키지의 몰드 바디(10) 내에 갖힌 상태가 되도록하므로써, 다이패드와 몰드 바디와의 계면박리 현상 및 이로 인한 그라운드 본딩 불량을 최소화하여 노출패드형 반도체 패키지의 신뢰성을 향상시킬 수 있게 되는 효과를 가져오게 된다.That is, according to the present invention, the rising part 7 of the die pad 3 of the lead frame 1 is double-bended to have a horizontal surface on which the ground bonding is formed, and the rising part 7 of the die pad 3 is formed after molding. In the mold body 10 of the package, thereby minimizing the interface separation between the die pad and the mold body and the resulting poor ground bonding, thereby improving the reliability of the exposed pad type semiconductor package. Come.
또한, 본 발명은 상승부에 그라운드 본딩이 이루어질 경우, 와이어의 길이가짧아지므로 신호선이 짧아져 전기적 신뢰성이 우수해지며, 1차본딩 지점과 2차본딩 지점간의 단차가 줄어들어 와이어 루프(loop)가 완만해지므로 인해 본딩 신뢰성이 향상되는 효과를 가져오게 된다.In addition, in the present invention, when the ground bonding is made to the rising part, since the length of the wire is shortened, the signal line is shortened, so that the electrical reliability is excellent, and the step difference between the primary bonding point and the secondary bonding point is reduced, so that the wire loop is reduced. It is gentler, resulting in improved bonding reliability.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060432A KR100304922B1 (en) | 1998-12-29 | 1998-12-29 | Lead frame and semiconductor package with such lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980060432A KR100304922B1 (en) | 1998-12-29 | 1998-12-29 | Lead frame and semiconductor package with such lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043993A KR20000043993A (en) | 2000-07-15 |
| KR100304922B1 true KR100304922B1 (en) | 2001-11-02 |
Family
ID=19567249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980060432A KR100304922B1 (en) | 1998-12-29 | 1998-12-29 | Lead frame and semiconductor package with such lead frame |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100304922B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382501B1 (en) * | 2001-03-26 | 2003-05-09 | 엘지전자 주식회사 | Structure for bonding COF in Organic Electro Luminescence Display |
| KR100763966B1 (en) * | 2001-12-18 | 2007-10-05 | 삼성테크윈 주식회사 | Semiconductor package and lead frame used in manufacturing such |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252455A (en) * | 1987-04-09 | 1988-10-19 | Nec Corp | Semiconductor device |
| JPH0992757A (en) * | 1995-09-21 | 1997-04-04 | Sony Corp | Semiconductor device |
-
1998
- 1998-12-29 KR KR1019980060432A patent/KR100304922B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63252455A (en) * | 1987-04-09 | 1988-10-19 | Nec Corp | Semiconductor device |
| JPH0992757A (en) * | 1995-09-21 | 1997-04-04 | Sony Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043993A (en) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100235308B1 (en) | A semiconductor chip package having twice bent tie bar and small die pad | |
| KR940010546B1 (en) | Semiconductor device | |
| JP2957168B2 (en) | Lead frame and semiconductor package using the same | |
| US5357139A (en) | Plastic encapsulated semiconductor device and lead frame | |
| KR100192028B1 (en) | Plastic package type semiconductor device | |
| KR100299384B1 (en) | Ball grid array package | |
| US20050139982A1 (en) | Method of manufacturing a semiconductor device | |
| KR100366111B1 (en) | Structure of Resin Sealed Semiconductor Device | |
| KR0148080B1 (en) | Lead frame manufacture method and the use semiconductor package manufactur mathod | |
| KR100304922B1 (en) | Lead frame and semiconductor package with such lead frame | |
| US6429517B1 (en) | Semiconductor device and fabrication method thereof | |
| KR100244254B1 (en) | Lead frame and semiconductor package with such lead frame | |
| KR100268925B1 (en) | Lead frame and semiconductor package with such lead frame | |
| JP2005311099A (en) | Semiconductor device and its manufacturing method | |
| KR100281122B1 (en) | semiconductor package | |
| KR100308899B1 (en) | semiconductor package and method for fabricating the same | |
| KR0152913B1 (en) | Bottom lead package lead frame | |
| KR0152902B1 (en) | Structure of bottom lead package and method for manufacturing the same | |
| KR200141125Y1 (en) | Structure of lead frame | |
| KR100268922B1 (en) | semiconductor package and method for fabricating the same | |
| KR940011379B1 (en) | Manufacturing method of semiconductor device | |
| KR950000457Y1 (en) | Semiconductor package | |
| KR20000014539U (en) | Semiconductor package | |
| KR100252862B1 (en) | Semiconductor package and method for fabricating the same | |
| KR100267766B1 (en) | Variable chip-size applicable package with rivet pin of terminal for connection to outer terminal and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130702 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140704 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150702 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160705 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170712 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 18 |
|
| EXPY | Expiration of term |