KR100281122B1 - semiconductor package - Google Patents
semiconductor package Download PDFInfo
- Publication number
- KR100281122B1 KR100281122B1 KR1019980004353A KR19980004353A KR100281122B1 KR 100281122 B1 KR100281122 B1 KR 100281122B1 KR 1019980004353 A KR1019980004353 A KR 1019980004353A KR 19980004353 A KR19980004353 A KR 19980004353A KR 100281122 B1 KR100281122 B1 KR 100281122B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat sink
- chip
- sink member
- inner lead
- package
- Prior art date
Links
Abstract
본 발명은 VCA 패키지에 있어서 에폭시 흘러내림을 방지하는 한편, 방열성능이 향상되도록 하며, 칩이 부착되는 면의 사이즈를 증대시킬 수 있도록하여 패키지의 신뢰성을 향상시킬 수 있도록 한 것이다.The present invention is to prevent the epoxy flowing down in the VCA package, to improve the heat dissipation performance, and to increase the size of the surface to which the chip is attached to improve the reliability of the package.
이를 위해, 본 발명은 몰드바디(1) 중앙부에 위치하며 상면에 칩(2)이 안착되는 T자 형상의 히트 싱크 부재(3)와; 상기 히트 싱크 부재(3) 주위에 위치하고, 선단부에는 상기 히트 싱크 양측단의 플랜지부(3a) 저면에 결합되는 계단면(4a)이 형성되며, 상기 계단면(4a)이 형성된 부분을 제외한 영역은 상기 히트 싱크 부재(3)의 칩 안착면과 동일평면을 이루는 인너리드(4)와; 상기 인너리드(4)로부터 연장형성되어 소정의 형상으로 포밍되는 아웃터리드(5)와; 상기 히트 싱크 부재(3) 일면에 안착되는 칩(2)의 본딩패드(2a)와 상기 인너리드(4)를 전기적으로 연결하는 와이어(6)와; 상기 히트 싱크 부재(3)의 칩 안착면의 반대편면과 아웃터리드(5)만 외부로 노출되도록 하고 나머지 전체 구조는 감싸게 되는 몰드바디(1);를 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.To this end, the present invention is located in the center of the mold body (1) and the T-shaped heat sink member 3 is mounted on the chip 2 on the upper surface; Located around the heat sink member 3, the front end portion is formed with a stepped surface (4a) coupled to the bottom surface of the flange portion (3a) of both ends of the heat sink, the region except for the portion where the stepped surface (4a) is formed An inner lead 4 coplanar with a chip seating surface of the heat sink member 3; An outer lead 5 extending from the inner lead 4 to form a predetermined shape; A wire 6 electrically connecting the bonding pad 2a of the chip 2 seated on one surface of the heat sink member 3 and the inner lead 4; A semiconductor package is provided, comprising: a mold body (1) which exposes only the opposite side of the chip seating surface of the heat sink member (3) and the outer lead (5) to the outside and wraps the rest of the entire structure. .
Description
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는 VCA 패키지에 있어서 방열성능을 향상시키고 칩이 본딩되는 면의 사이즈를 증대시키는 한편, 에폭시 흘러내림을 방지할 수 있도록 한 것이다.The present invention relates to a semiconductor package, and more particularly, to improve heat dissipation performance in a VCA package, increase the size of a surface on which a chip is bonded, and prevent epoxy from flowing down.
일반적으로, 도 1에 나타낸 QFP(Quad Flat Package)의 경우 다음과 같은 과정을 거쳐 패키징된다.In general, the QFP (Quad Flat Package) shown in FIG. 1 is packaged through the following process.
먼저, 웨이퍼에 집적회로를 형성하는 FAB공정(Fabrication Process)을 완료한 후, 웨이퍼 상에 만들어진 각 칩(2)을 서로 분리시키는 다이싱(Dicing), 분리된 각 칩(2)을 리드프레임(Lead Frame)의 다이패드(9)(die pad)에 안착시키는 칩 본딩(Chip Bonding), 칩(2) 위의 본딩 패드(Bonding pad)와 리드프레임의 인너리드(4)(Inner Lead portion)를 전기적으로 접속시키는 와이어 본딩(Wire Bonding)을 순차적으로 수행한다.First, after completing a FAB process (fabrication process) for forming an integrated circuit on a wafer, dicing (dicing) to separate each chip (2) made on the wafer from each other, each separated chip (2) is a lead frame ( Chip bonding to be seated on the die pad 9 of the lead frame, bonding pad on the chip 2 and inner lead portion 4 of the lead frame Wire bonding to electrically connect is sequentially performed.
그 후, 칩(2) 및 본딩된 와이어(6)를 보호하도록 몰딩부재인 에폭시 몰딩 콤파운드로 봉지(encapsulation)하여 몰드바디(1)를 형성하는 몰딩(Molding)을 수행하게 된다.Thereafter, molding is performed to form the mold body 1 by encapsulation with an epoxy molding compound which is a molding member so as to protect the chip 2 and the bonded wire 6.
또한, 몰딩 공정을 수행한 후에는 리드프레임의 타이 바(Tie Bar) 및 댐 바(Dam Bar)를 자르는 트리밍(Triming) 및, 아웃터리드(5)(Outer Lead)를 소정의 형상으로 성형하는 포밍(Forming)을 차례로 수행하게 된다.In addition, after performing the molding process, trimming to cut the tie bar and the dam bar of the lead frame, and forming the outer lead 5 into a predetermined shape (Forming) in turn.
트리밍 및 포밍후에는 최종적으로 솔더링(Soldering)을 실시하므로써 반도체 패키지공정을 완료하게 된다.After trimming and forming, the soldering process is finally performed to complete the semiconductor package process.
한편, 도 2에 나타낸 타입의 VCA(Variable Chip-size Applicable) 패키지는 리드프레임이 다이패드(9) 상에 본딩되는 칩(2)의 사이즈에 구애받지 않고 범용으로 사용할 수 있도록 한 것으로서, 도 1에 나타낸 QFP와는 달리 본딩되는 칩(2)의 크기를 가변시킬 수 있도록 한 점이 다르다.On the other hand, the VCA (Variable Chip-size Applicable) package of the type shown in FIG. 2 is a lead frame can be used universally regardless of the size of the chip 2 bonded on the die pad 9, FIG. Unlike the QFP shown in Fig. 1, the size of the bonded chip 2 can be varied.
이는, 리드프레임의 구조적인 차이에서 기인한 것으로서, 도 1의 패키지의 경우에는 리드프레임의 다이패드(9)가 다운셋되어 있으나, 도 2의 패키지의 경우에는 리드프레임의 다이패드(9)와 인너리드(4)가 동일 평면상에 위치하기 때문에 가능한 것이다.This is due to the structural difference of the lead frame. In the case of the package of FIG. 1, the die pad 9 of the lead frame is downset. However, in the case of the package of FIG. 2, the die pad 9 of the lead frame is different from that of the lead frame. This is possible because the inner lead 4 is located on the same plane.
한편, 도 2의 VCA 패키지 또한 상기한 QFP의 패키징 과정과 동일한 과정을 거쳐 패키징된다.Meanwhile, the VCA package of FIG. 2 is also packaged through the same process as the above-described QFP packaging process.
그리고, 도 3에 나타낸 히트 스프레드를 구비한 VCA 패키지는 인너리드(4) 하부에 접착하여 고정시킨 히트 스프레드(10)가 구비된다.And the VCA package with heat spread shown in FIG. 3 is provided with the heat spread 10 which adhere | attached and fixed to the inner lead 4 lower part.
그러나, 이와 같은 종래의 반도체 패키지중 도 1에 나타낸 QFP는 열방출 성능이 약하여 열적 저항에 약하고 다이패드(9)에 안착되는 칩(2) 사이즈가 제한되는 단점이 있었다.However, the QFP shown in FIG. 1 of such a conventional semiconductor package has a disadvantage in that the heat dissipation performance is weak, so it is weak in thermal resistance and the size of the chip 2 seated on the die pad 9 is limited.
또한, 와이어 본딩시, 인너리드(4)를 고정시키기 위한 클램프가 필요하며 클램핑 미스(clamping miss)에 의한 와이어 본딩 불량이 발생할 우려가 있었다.In addition, during wire bonding, a clamp for fixing the inner lead 4 is required, and there is a concern that a poor wire bonding may occur due to a clamping miss.
한편, 도 2에 나타낸 VCA 패키지 및 도 3에 나타낸 히트 스프레드를 구비한 VCA 패키지는 히트 스프레드(10)가 인너리드(4) 끝단 내측 영역에 위치하므로 히트 스프레드(10)의 사이즈를 늘리기가 힘들다.On the other hand, in the VCA package having the VCA package shown in FIG. 2 and the heat spread shown in FIG. 3, it is difficult to increase the size of the heat spread 10 because the heat spread 10 is located in the inner region of the inner lead end.
이에 따라 히트 스프레드(10)의 사이즈 보다 더 큰 사이즈를 갖는 칩(2)의 경우, 와이어 본딩시 바운싱(bouncing) 현상에 의한 본딩 불량이 발생할 우려가 있었다.Accordingly, in the case of the chip 2 having a size larger than the size of the heat spread 10, there is a concern that a bonding failure may occur due to a bouncing phenomenon during wire bonding.
또한, 도 6에 나타낸 종래의 VCA 패키지 및, 도 7에 나타낸 종래의 히트 스프레드를 갖는 VCA 패키지는 모두, 칩 본딩시 다이패드(9) 또는 히트 스프레드(10) 상면에 도포되는 에폭시(11)가 칩 안착면 바깥으로 흘러내려 패키지에 치명적인 결함을 유발하게 되는 등 많은 문제점이 있었다.In addition, both the conventional VCA package shown in FIG. 6 and the VCA package having the conventional heat spread shown in FIG. 7 have epoxy 11 applied to the die pad 9 or the upper surface of the heat spread 10 during chip bonding. There are a number of problems, such as flow out of the chip seating surface causing a fatal defect in the package.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 반도체 패키지에 있어서 에폭시 흘러내림을 방지하고, 방열성능이 향상되도록 하는 한편, 칩이 부착되는 면의 사이즈를 증대시킬 수 있도록하여 패키지의 신뢰성을 향상시킬 수 있도록 한 반도체 패키지를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, to prevent epoxy from flowing down in a semiconductor package, to improve heat dissipation performance, and to increase the size of a surface on which a chip is attached, thereby improving reliability of the package. It is an object of the present invention to provide a semiconductor package.
도 1은 종래의 QFP를 나타낸 종단면도1 is a longitudinal cross-sectional view showing a conventional QFP
도 2는 종래의 VCA 패키지를 나타낸 종단면도Figure 2 is a longitudinal cross-sectional view showing a conventional VCA package.
도 3는 종래의 히트 스프레드를 구비한 VCA 반도체 패키지를 나타낸 종단면도3 is a longitudinal cross-sectional view showing a VCA semiconductor package with a conventional heat spread;
도 4는 도 2의 다이패드를 나타낸 평면도4 is a plan view showing the die pad of FIG.
도 5는 도 3의 히트 스프레드를 나타낸 평면도5 is a plan view illustrating the heat spread of FIG. 3.
도 6은 종래의 VCA 패키지에서 칩 본딩시 발생하는 에폭시 흘러내림의 문제점을 나타낸 종단면도Figure 6 is a longitudinal cross-sectional view showing a problem of epoxy flow occurs during chip bonding in a conventional VCA package.
도 7은 종래의 히트 스프레드를 구비한 VCA 패키지에서 칩 본딩시 발생하는 에폭시 흘러내림의 문제점을 나타낸 종단면도FIG. 7 is a longitudinal cross-sectional view illustrating a problem of epoxy dripping generated during chip bonding in a VCA package having a conventional heat spread. FIG.
도 8a 및 도 8b는 히트 싱크를 갖는 본 발명의 VCA 패키지를 나타낸 것으로서,8A and 8B show a VCA package of the present invention with a heat sink,
도 8a는 라지칩이 적용된 경우의 패키지 종단면도8A is a package longitudinal cross-sectional view when a large chip is applied
도 8b는 스몰칩이 적용된 경우의 패키지 종단면도8B is a longitudinal cross-sectional view of a package when a small chip is applied
도 9는 도 8b의 Ⅲ-Ⅲ선을 나타낸 평면도9 is a plan view illustrating line III-III of FIG. 8B.
도 10은 에폭시 흘러내림 방지홈이 형성된 히트 스프레드를 갖는 VCA 패키지를 나타낸 종단면도10 is a longitudinal cross-sectional view of a VCA package having a heat spread having an epoxy anti-drain recess formed therein;
도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings
1:몰드바디 2:칩1: Molded body 2: Chip
2a:본딩패드 3:히트 싱크 부재2a: Bonding pad 3: Heat sink member
3a:플랜지부 3b:에폭시 흘러내림 방지홈3a: Flange part 3b: Epoxy dripping prevention groove
4:인너리드 4a:계단면4: inner lead 4a: stepped
5:아웃터리드 6:와이어5: Outstanding 6: Wire
7:양면 접착 절연 테이프 8:Ag 도금면7: Double Sided Adhesive Insulation Tape 8: Ag Plated Cotton
상기한 목적을 달성하기 위해, 본 발명은 몰드바디 중앙부에 위치하며 상면에 칩이 안착되는 T자 형상의 히트 싱크 부재와; 상기 히트 싱크 부재 주위에 위치하고, 선단부에는 상기 히트 싱크 양측단의 플랜지부 저면에 결합되는 계단면이 형성되며, 상기 계단면이 형성된 부분을 제외한 영역은 상기 히트 싱크 부재의 칩 안착면과 동일평면을 이루는 인너리드와; 상기 인너리드로부터 연장형성되어 소정의 형상으로 포밍되는 아웃터리드와; 상기 히트 싱크 부재 일면에 안착되는 칩의 본딩패드와 상기 인너리드를 전기적으로 연결하는 와이어와; 상기 히트 싱크 부재의 칩 안착면의 반대편면과 아웃터리드만 외부로 노출되도록 하고 나머지 전체 구조는 감싸게 되는 몰드바디;를 구비한 것을 특징으로 하는 반도체 패키지가 제공된다.In order to achieve the above object, the present invention is located in the center of the mold body and the T-shaped heat sink member is seated on the upper surface; Located around the heat sink member, the front end portion is formed with a stepped surface coupled to the bottom surface of the flange portion of the heat sink both ends, the region except for the stepped portion is the same plane as the chip mounting surface of the heat sink member An inner lead; An outer lead formed from the inner lead and formed into a predetermined shape; A wire electrically connecting the bonding pad of the chip seated on one surface of the heat sink member and the inner lead; Provided is a semiconductor package, comprising: a mold body which exposes only the opposite side and the outer side of the chip seating surface of the heat sink member to the outside and surrounds the entire structure.
이하, 본 발명의 실시예들을 첨부도면 도 8a 내지 도 10을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 8A to 10.
도 8a 및 도 8b는 히트 싱크를 갖는 본 발명의 VCA 패키지를 나타낸 종단면도이고, 도 9는 도 8b의 Ⅲ-Ⅲ선을 나타낸 평면도로서, 본 발명은 몰드바디(1) 중앙부에 위치하며 상면에 칩(2)이 안착되는 T자 형상의 히트 싱크 부재(3)와; 상기 히트 싱크 부재(3) 주위에 위치하고, 선단부에는 상기 히트 싱크 양측단의 플랜지부(3a) 저면에 결합되는 계단면(4a)이 형성되며, 상기 계단면(4a)이 형성된 부분을 제외한 영역은 상기 히트 싱크 부재(3)의 칩 안착면과 동일평면을 이루는 인너리드(4)와; 상기 인너리드(4)로부터 연장형성되어 포밍공정에서 소정의 형상으로 포밍되는 아웃터리드(5)와; 상기 히트 싱크 부재(3) 일면에 안착되는 칩(2)의 본딩패드(2a)와 상기 인너리드(4)를 전기적으로 연결하는 와이어(6)와; 상기 히트 싱크 부재(3)의 칩 안착면의 반대편면과 아웃터리드(5)만 외부로 노출되도록 하고 나머지 전체 구조는 감싸게 되는 몰드바디(1);를 구비하여 구성된다.8A and 8B are longitudinal cross-sectional views showing a VCA package of the present invention having a heat sink, and FIG. 9 is a plan view showing a III-III line of FIG. 8B, wherein the present invention is located at the center of the mold body 1 and is located on the upper surface thereof. A T-shaped heat sink member 3 on which the chip 2 is seated; Located around the heat sink member 3, the front end portion is formed with a stepped surface (4a) coupled to the bottom surface of the flange portion (3a) of both ends of the heat sink, the region except for the portion where the stepped surface (4a) is formed An inner lead 4 coplanar with a chip seating surface of the heat sink member 3; An outer lead 5 extending from the inner lead 4 to form a predetermined shape in a forming process; A wire 6 electrically connecting the bonding pad 2a of the chip 2 seated on one surface of the heat sink member 3 and the inner lead 4; And a mold body (1) which exposes only the opposite side of the chip seating surface of the heat sink member (3) and the outer lead (5) to the outside and wraps the rest of the entire structure.
이 때, 상기 히트 싱크 부재(3)의 칩 안착면 가장자리에는 에폭시 흘러내림 방지홈(3b)이 형성된다.At this time, an epoxy dripping prevention groove 3b is formed at the edge of the chip seating surface of the heat sink member 3.
또한, 상기 히트 싱크 부재(3)의 플랜지부(3a)와 상기 플랜지부(3a) 저면에 부착되는 인너리드(4)의 계단면(4a) 사이에는 양면 접착 절연 테이프(7)가 개재되며, 상기 인너리드(4)의 와이어(6)가 본딩되는 영역내에는 Ag가 도금된 도금면(8)이 형성된다.In addition, a double-sided adhesive insulating tape 7 is interposed between the flange portion 3a of the heat sink member 3 and the stepped surface 4a of the inner lead 4 attached to the bottom surface of the flange portion 3a. In the region where the wire 6 of the inner lead 4 is bonded, a plated surface 8 plated with Ag is formed.
이와 같이 구성된 본 발명의 작용은 다음과 같다.The operation of the present invention configured as described above is as follows.
본 발명의 패키지는 인너리드(4) 팁 상에 양면 접착 절연 테이프(7)에 의해 히트 싱크 부재(3)가 부착되어 있는 리드프레임을 이용하여 패키징을 행하게 되며, 이는 다음의 순서에 따라 행해진다.The package of the present invention is packaged using a lead frame to which the heat sink member 3 is attached by the double-sided adhesive insulating tape 7 on the inner lead 4 tip, which is performed in the following order. .
먼저, 히트 싱크 부재(3) 상면에 칩(2)을 에폭시(11)로 본딩하고 나서, 칩(2)의 본딩패드(2a)와 인너리드(4)의 Ag 도금면(8)을 전기적으로 연결하는 와이어 본딩을 하게 된다.First, the chip 2 is bonded to the top surface of the heat sink member 3 with an epoxy 11, and then the bonding pad 2a of the chip 2 and the Ag plating surface 8 of the inner lead 4 are electrically connected. Wire bonding to connect.
이어서, 상기 히트 싱크의 저면과 아웃터리드(5)를 제외한 전체구조를 몰딩부재인 에폭시 몰딩 콤파운드를 이용하여 봉지하게 된다.Subsequently, the entire structure except for the bottom surface of the heat sink and the outliers 5 is sealed using an epoxy molding compound which is a molding member.
그 후, 트리밍 및 포밍을 행하고, 아웃터리드(5)의 솔더링을 실시하여 패키지 과정을 완료하게 된다.Thereafter, trimming and foaming are performed, and soldering of the outliers 5 is performed to complete the package process.
이와 같이하여 조립이 완료된 본 발명의 패키지는 인너리드(4)에 계단면(4a)이 형성되어 히트 싱크 부재(3)의 양측단이 연장된 플랜지부(3a)가 상기 인너리드(4)의 계단면(4a)까지 연장되므로 인해, 칩 안착면을 크게 넓힐 수 있게 된다.In this way, the assembly of the present invention is completed, the stepped surface (4a) is formed on the inner lead 4, the flange portion (3a) of which both ends of the heat sink member 3 is extended of the inner lead (4) Since it extends to the step surface 4a, a chip seating surface can be enlarged significantly.
또한, 에폭시 몰딩 콤파운드에 의해 봉지된 패키지의 하부로 히트 싱크의 일면이 노출되므로 인해 열방출 효과가 증대된다.In addition, since one surface of the heat sink is exposed to the lower portion of the package encapsulated by the epoxy molding compound, the heat dissipation effect is increased.
뿐만 아니라, 히트 싱크 부재(3)의 플랜지부(3a)와 상기 플랜지부(3a) 저면에 부착되는 인너리드(4)의 계단면(4a) 사이에는 양면 접착 절연 테이프(7)가 개재(介在)되므로 인해, 인너리드(4) 팁이 클램핑되어 와이어 본딩시 본딩 작업이 안정화된다.In addition, a double-sided adhesive insulating tape 7 is interposed between the flange portion 3a of the heat sink member 3 and the stepped surface 4a of the inner lid 4 attached to the bottom surface of the flange portion 3a. The inner lead 4 tip is clamped to stabilize the bonding operation during wire bonding.
그리고, 상기 인너리드(4)의 와이어(6)가 본딩되는 영역에는 Ag 도금면(8)이 형성되어 있어 접속부의 전기적 저항이 감소된다.In addition, an Ag plating surface 8 is formed in a region where the wire 6 of the inner lead 4 is bonded, so that the electrical resistance of the connecting portion is reduced.
한편, 도 10은 에폭시 흘러내림 방지홈이 형성된 다이패드를 갖는 VCA 패키지를 나타낸 종단면도로서, VCA 패키지의 칩(2)이 본딩되는 다이패드(9)면 가장자리에, 에폭시 흘러내림 방지홈(3b)이 형성되어 구성된다.On the other hand, Figure 10 is a longitudinal cross-sectional view showing a VCA package having a die pad formed with an epoxy anti-dripping groove, the epoxy anti-dripping groove 3b to the edge of the surface of the die pad 9, the chip 2 of the VCA package is bonded ) Is formed and configured.
이 경우 역시, 칩 본딩시 다이패드(9)에 도포된 에폭시(11)가 칩(2) 부착시의 압력에 의해 흘러내려 다이패드(9) 밑면을 오염시키는 현상을 방지할 수 있게 된다.In this case, it is also possible to prevent the phenomenon that the epoxy 11 applied to the die pad 9 during chip bonding flows down by the pressure at the time of attaching the chip 2 to contaminate the bottom surface of the die pad 9.
즉, 에폭시 흘러내림 방지홈(3b)은 굳이 히트 싱크를 갖는 본 발명의 패키지 뿐만 아니라, 종래의 VCA 패키지 및 QFP에도 적용가능하다.That is, the epoxy anti-dripping groove 3b can be applied not only to the package of the present invention having a heat sink, but also to conventional VCA packages and QFPs.
이상에서와 같이, 본 발명은 다이패드(9) 또는 히트싱크를 갖는 리드프레임을 이용한 반도체 패키지에 있어서 에폭시 흘러내림을 방지하는 한편, 방열성능이 향상되도록 하며, 칩(2)이 부착되는 다이패드(9)의 사이즈를 증대시킬 수 있도록하여 패키지의 신뢰성을 향상시킬 수 있도록 하는 효과를 가져오게 된다.As described above, the present invention prevents epoxy dripping in the semiconductor package using the lead pad having the die pad 9 or the heat sink, while improving heat dissipation performance, and the die pad to which the chip 2 is attached. It is possible to increase the size of (9) to bring the effect of improving the reliability of the package.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004353A KR100281122B1 (en) | 1998-02-13 | 1998-02-13 | semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004353A KR100281122B1 (en) | 1998-02-13 | 1998-02-13 | semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069838A KR19990069838A (en) | 1999-09-06 |
| KR100281122B1 true KR100281122B1 (en) | 2001-02-01 |
Family
ID=65894347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004353A KR100281122B1 (en) | 1998-02-13 | 1998-02-13 | semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100281122B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100404251B1 (en) * | 2001-08-28 | 2003-11-03 | 주식회사 하이닉스반도체 | Semiconductor package of fine pitch ball grid array type and molding apparatus therefor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129951A (en) * | 1988-11-09 | 1990-05-18 | Hitachi Ltd | Semiconductor device |
| JPH04162469A (en) * | 1990-10-24 | 1992-06-05 | Mitsui High Tec Inc | Manufacture of lead frame |
| JPH07130915A (en) * | 1993-11-04 | 1995-05-19 | Goto Seisakusho:Kk | Semiconductor device heat dissipating plate and its manufacture |
-
1998
- 1998-02-13 KR KR1019980004353A patent/KR100281122B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02129951A (en) * | 1988-11-09 | 1990-05-18 | Hitachi Ltd | Semiconductor device |
| JPH04162469A (en) * | 1990-10-24 | 1992-06-05 | Mitsui High Tec Inc | Manufacture of lead frame |
| JPH07130915A (en) * | 1993-11-04 | 1995-05-19 | Goto Seisakusho:Kk | Semiconductor device heat dissipating plate and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069838A (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5763829A (en) | Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe | |
| KR940007757Y1 (en) | Semiconductor package | |
| US6570244B1 (en) | Multi-part lead frame with dissimilar materials | |
| US6198163B1 (en) | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface | |
| US6157074A (en) | Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same | |
| JPH07321280A (en) | Structure of lead frame for integrated circuit device | |
| JPH0621276A (en) | Thermally reinforced semiconductor element and its manufacture | |
| JP2011029664A (en) | Semiconductor device | |
| JPH07321252A (en) | Resin-sealed type semiconductor device | |
| JP3839178B2 (en) | Semiconductor device | |
| JPS60167454A (en) | Semiconductor device | |
| JP2000208690A (en) | Lead frame, resin-sealed semiconductor device, and manufacture thereof | |
| KR19980067735A (en) | Manufacturing method of semiconductor package | |
| KR0185247B1 (en) | Resin-sealed semiconductor device | |
| KR100281122B1 (en) | semiconductor package | |
| KR100304922B1 (en) | Lead frame and semiconductor package with such lead frame | |
| KR100373891B1 (en) | Semiconductor device and method of its fabrication | |
| KR20020093250A (en) | ELP type leadframe and ELP using the same | |
| KR100244254B1 (en) | Lead frame and semiconductor package with such lead frame | |
| KR100252862B1 (en) | Semiconductor package and method for fabricating the same | |
| KR20000014539U (en) | Semiconductor package | |
| KR100268925B1 (en) | Lead frame and semiconductor package with such lead frame | |
| KR0152913B1 (en) | Bottom lead package lead frame | |
| KR0119764Y1 (en) | Semiconductor package | |
| KR200295664Y1 (en) | Stack semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |