KR100298443B1 - 센스앰프제어회로 - Google Patents
센스앰프제어회로 Download PDFInfo
- Publication number
- KR100298443B1 KR100298443B1 KR1019980033512A KR19980033512A KR100298443B1 KR 100298443 B1 KR100298443 B1 KR 100298443B1 KR 1019980033512 A KR1019980033512 A KR 1019980033512A KR 19980033512 A KR19980033512 A KR 19980033512A KR 100298443 B1 KR100298443 B1 KR 100298443B1
- Authority
- KR
- South Korea
- Prior art keywords
- sense amplifier
- signal
- pull
- driver
- control circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
Landscapes
- Dram (AREA)
Abstract
메모리 소자에 구비되는 센스 앰프의 구동을 위한 제어신호 전달 회로에 관한 것으로 특히, 센스 앰프의 데이터 감지 속도를 빠르게 하기 위하여 센스 앰프 한 개 또는 여러 개마다 하나씩의 센스 앰프 드라이브를 구비하는 경우 라인 로딩에 의하여 지연되는 신호를 복원함으로써 센스 앰프의 동작이 빠르게 이루어지도록 하는 센스 앰프 제어 회로에 관한 것이다. 이와 같은 센스 앰프 제어 회로는 정과부 신호를 갖는 한 쌍의 비트 라인에 연결되어 있는 센스 앰프를 동작시키기 위한 센스 앰프 풀업 드라이버 및 센스 앰프 풀다운 드라이버를 구비하고, 상기 센스 앰프를 동작시키지 않을 때 센스 앰프 드라이버를 프리차지 시키기 위한 센스 앰프 드라이버 프리차지 회로를 구비하고 있는 센스 앰프 제어 회로에 있어서, 상기 센스 앰프의 구동을 제어하기 위한 신호가 전달되는 경로상에 신호의 지연정도를 보상하기 위한 신호 전달수단을 더 구비하는 것을 포함한다.
Description
본 발명은 메모리 소자에 구비되는 센스 앰프의 구동을 위한 제어신호 전달회로에 관한 것으로 특히, 센스 앰프의 데이터 감지 속도를 빠르게 하기 위하여 센스 앰프 한 개 또는 여러 개마다 하나씩의 센스 앰프 드라이브를 구비하는 경우 라인 로딩에 의하여 지연되는 신호를 복원함으로써 센스 앰프의 동작이 빠르게 이루어지도록 하는 센스 앰프 제어 회로에 관한 것이다.
일반적으로, 센스 앰프 혹은 감지증폭기라는 것은 입력신호의 전압 또는 전류 레벨을 임계값으로 검출한 다음 이것을 증폭하여 출력하는 회로를 칭하는 것으로, 더욱이 특정 시간 영역의 입력신호만을 검출하는 기능을 포함하여 칭하기도 한다.
이러한 센스앰프는 대체적으로 기억장치 등에 저장된 데이터를 확실하게 감지하고, 증폭하여 그 값을 외부에 전달시켜 주는 역할을 하게 된다.
일반적으로 센스앰프에 요구되는 사항은 고감도, 고속동작, 넓은 전원 전압 동작 범위, 저소비 전력 및 작은 면적의 소모등이다.
이와 같은 종래 센스 앰프에 대하여 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 메모리 소자의 대략적인 구성을 설명하기 위한 블럭도이다.
즉, 일반적인 메모리 소자의 구성은 도 1에 나타낸 바와 같이, 임의의 어드레스를 발생시키는 어드레스 발생부(10)와, 상기 어드레스 발생부(10)에서 발생되는 어드레스를 디코딩하는 프리디코더(20)와, 상기 프리디코더(20)에서 발생되는 어드레스 디코딩 신호에 의해 워드라인과 비트라인을 디코딩하는 워드/비트라인 디코더(30)와, 상기 워드/비트라인 디코더(30)에서 구동하는 워드라인(WL)에 의하여 억세스되는 메모리셀(40)과, 상기 메모리셀(40)에서 억세스되어진 데이터를 비트라인(BL)을 통해 입력받는 미약한 신호를 증폭하여 출력하는 센스 앰프(50), 및 상기 어드레스 발생부(10)에서 발생되는 어드레스 천이 검출신호(ATD)에 따라 상기 센스 앰프(50)에서 출력되는 신호를 래치하는 출력래치부(60)로 구성되어 있다.
상기와 같이 구성되는 메모리 디바이스에서 센스 앰프의 동작까지를 간략히 살펴보면, 어드레스 발생부(10)에서는 어드레스가 변화하면 어드레스 천이 검출신호(도시하지 않음)를 발생시키며 변화되는 어드레스를 출력한다. 상기 어드레스 발생부(10)에서 출력된 어드레스 데이터는 프리디코더(20)에서 디코딩되어진 후 워드/비트라인 디코더(30)를 통해 해당 어드레스에 대응하는 워드 라인(WL)과 비트라인(BL)을 인에이블시켜 원하는 메모리셀(40)을 선택한 다음 인에이블된 비트라인(BL)을 통해 전달되는 데이터를 센스 앰프(50)를 통해 증폭하는 것이다.
이때, 상기 센스 앰프(50)의 데이터 감지속도가 메모리소자의 억세스 속도의 결정을 위한 중요한 요인으로 작용하기 때문에, 센스 앰프의 데이터 감지 속도를 빠르게 하기 위하여 센스 앰프 한 개 또는 여러 개 마다 하나씩의 센스 앰프 드라이버를 구비하게 된다.
도 2는 종래 메모리 소자의 센스 앰프 제어 회로도이다.
종래 메모리 소자의 센스 앰프 및 센스 앰프와 관련된 제어 회로도를 살펴보면 정과 부 신호를 갖는 한 쌍의 비트 라인(BL, /BL)에 연결되어 있는 센스 앰프(50a∼50n)를 동작시키기 위한 센스 앰프 풀업 드라이버(51) 및 센스 앰프 풀다운 드라이버(52)를 구비하고, 상기 센스 앰프를 동작시키지 않을 때 센스 앰프 드라이버를 프리차지(Precharge) 시키기 위한 센스 앰프 드라이버 프리차지 회로(53)가 있다.
도 3은 도2의 각 부분과 주변 주요 부분에서의 신호 파형도이다.
도 2와 같이 구성된 센스 앰프와 주변 회로간의 동작을 도 3을 참조하여 살펴보면, 센스 앰프 드라이버 회로의 등기화 신호(EQ)가 로우전압(VSS)상태이면 상기 센스 앰프 드라이버를 콘트롤하기 위한 신호(/SP, SN)가 들어와 센스 앰프 드라이버를 동작시킨다. 따라서, 센스 앰프(50a∼50n)가 센스 앰프 드라이버(51)(52)의 동작(/SNC, SPC)에 의해 구동되면 정과 부 신호를 갖는 한 쌍의 비트 라인(BL, /BL)이 데이터를 전달할 준비상태가 된다.
이때, 도 2에 도시되어 있는 바와 같이 다수개의 센스 앰프(50a∼50n)가 구비되어 있는 상태에서 센스 앰프(50a∼50n)의 구동을 제어하기 위한 신호(/SP, SN)가 전달되는 길이가 길면 전송 경로상에서 발생되는 신호손실 즉, 라인 로딩(line loading)에 의해 정확한 크기의 신호가 전달되지 않을 수 있게 된다.
종래 센스 앰프 제어 회로에 있어서는 임계치 이상의 전압상태를 유지하여야 풀업/풀다운 동작전위에 의해 구동되는 센스 앰프의 동작이 지연될 수 있어, 데이터 억세스를 위한 준비단계에서 상당한 시간적 손실을 가져오게 되고, 그와 같은 문제는 신속성과 정확성을 요구하는 사용자의 추세를 맞추지 못함에 따라 제품의 신뢰성이 저하되는 요인으로 작용하였다.
본 발명은 상기와 같은 문제점을 해소하기 위한 것으로 센스 앰프의 데이터 감지 속도를 빠르게 하기 위하여 센스 앰프 한 개 또는 여러 개마다 하나씩의 센스 앰프 드라이브 및 신호의 지연 정도를 보상하기 위한 신호 전달 수단을 구비하여 라인 로딩에 의하여 지연되는 신호를 복원함으로써 센스 앰프의 동작이 빠르게 이루어지도록 하는 센스 앰프 제어 회로를 제공하는 데 그 목적이 있다.
도 1은 메모리 소자의 대략적인 구성을 설명하기 위한 블럭도
도 2는 종래 메모리 소자의 센스 앰프 제어 회로도
도 3은 도2의 각 부분과 주변 주요 부분에서의 신호 파형도
도 4는 본 발명 제 1 실시예에 따른 센스 앰프 제어신호 전달 회로도
도 5는 도 4의 각 부분과 주변 주요 부분에서의 신호 파형도
도 6은 본 발명 제 2 실시예에 따른 센스 앰프 제어신호 전달 회로도
도 7은 본 발명 제 3 실시예에 따른 센스 앰프 제어신호 전달 회로도
도 8은 본 발명 제 4 실시예에 따른 센스 앰프 제어신호 전달 회로도
도면의 주요 부분에 대한 부호의 설명
50 : 센스 앰프 51 : 센스 앰프 풀업 드라이버
52 : 센스 앰프 풀다운 드라이버
53 : 센스 앰프 드라이버 프리차지 회로
100 : 신호 전달 수단 INV1, INV2 : 제 1, 제 2 인버터
본 발명에 따른 센스 앰프 제어 회로는 정과 부 신호를 갖는 한 쌍의 비트라인에 연결되어 있는 센스 앰프를 동작시키기 위한 센스 앰프 풀업 드라이버 및 센스 앰프 풀다운 드라이버를 구비하고, 센스 앰프를 동작시키지 않을 때 센스 앰프 드라이버를 프리차지 시키기 위한 센스 앰프 드라이버 프리차지 회로를 구비한 센스 앰프 제어 회로에 있어서, 센스 앰프의 구동을 제어하기 위한 신호가 전달되는 경로상에 신호의 지연정도를 보상하기 위한 신호 전달수단을 더 구비하는 것을 포함한다.
이와 같은 본 발명은 센스 앰프 제어 회로를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명 제 1 실시예에 따른 센스 앰프 제어 회로도이다.
본 발명에 따른 센스 앰프 제어 회로는 도 4에 나타낸 바와 같이, 정과 부신호를 갖는 한 쌍의 비트 라인(BL, /BL)에 연결되어 있는 센스 앰프(50a∼50n)를 동작시키기 위한 센스 앰프 풀업 드라이버(51) 및 센스 앰프 풀다운 드라이버(52)를 구비하고, 상기 센스 앰프(50a∼50n)를 동작시키지 않을 때 센스 앰프 드라이버를프리차지 시키기 위한 센스 앰프 드라이버 프리차지 회로(53)를 구비한 센스 앰프 제어 회로에 있어서, 상기 센스 앰프(50a∼50n)의 구동을 제어하기 위한 신호(/SP, SN)가 전달되는 경로상에 신호의 지연정도를 보상하기 위한 신호 전달수단(100)을 더 구비한 것을 포함한다.
이때, 상기 신호 전달수단(100)은 인버터(INVERTER)이다. 그리고, 상기 인버터는 상기 센스 앰프의 풀다운을 위한 제어 신호(SN)를 입력받아 다음단의 센스 앰프의 풀업을 위한 제어 신호(/SP)에 인가하는 제 1 인버터(INV1)과, 상기 센스 앰프의 풀업을 위한 제어신호(/SP)를 입력받아 반전하여 다음단의 센스 앰프의 풀다운을 위한 제어 신호(SN)에 인가하는 제 2 인버터(INV2)로 구성된다.
도 5는 도 4의 각 부분과 주변 주요 부분에서의 신호 파형도로 도 4를 참조하여 설명하기로 한다.
본 발명에 따른 센스 앰프 제어신호 전달 회로의 동작은 도 5에 나타낸 바와 같이, 센스 앰프 드라이버 회로의 등기화 신호(EQ)가 로우전압(VSS)상태이면 상기 센스 앰프 드라이버를 콘트롤하기 위한 신호(/SP, SN)가 들어와 센스 앰프 드라이버(51)(52)를 동작시킨다. 따라서, 센스 앰프(50a∼50n)가 센스 앰프 드라이버(51)(52)의 동작에 의해 구동되면 정과 부 신호를 갖는 한 쌍의 비트 라인(BL, /BL)이 벌어져 데이터를 전달할 준비상태가 된다.
이때, 상기 센스 앰프 드라이버를 콘트롤하기 위한 신호(/SP, SN)의 전달 경로상에 지연신호의 보상을 위한 인버터(INV1, INV2)를 소정 구간마다 구비시켜 전달되는 신호를 반전하되, 센스 앰프의 풀업을 위한 제어신호(/SP)를 입력받은 제 2인버터(INV2)의 출력단을 센스 앰프의 풀다운을 위한 제어신호(SN)에 연결하고 반대로 센스 앰프의 풀다운을 위한 제어신호(SN)를 입력받은 제 1 인버터(INV1)의 출력단을 센스 앰프의 풀업을 위한 제어신호(/SP)에 연결한다.
따라서, 인버터의 특성 즉, 지연되어 VDD전위 레벨과 VSS전위 레벨의 중간레벨을 갖는 신호중 상대적으로 낮은 산호는 VDD전위 레벨로 출력하고, 상대적으로 높은 신호는 VSS전위 레벨로 변환하여 출력하기 때문에 신호의 보상이 이루어진다.
또한, 센스 앰프의 풀업을 위한 제어신호(/SP)와 센스 앰프의 풀다운을 위한 제어신호(SN)의 전위 레벨은 서로 상반되므로 전술한 바와 같이 센스 앰프의 풀다운을 위한 제어신호(SN)를 입력받은 제 1 인버터(INV1)의 출력단을 센스 앰프의 풀업을 위한 제어신호(/SP)에 연결하고, 센스 앰프의 풀업을 위한 제어신호(/SP)를 입력받은 제 2 인버터(INV2)의 출력단을 센스 앰프의 풀다운을 위한 제어신호(SN)에 연결한 것이다.
결국, 센스 앰프 드라이버에서 나오는 신호(/SNC, SPC)역시 빨라진 것을 알 수 있다.
따라서, 라인 로딩에 의하여 지연되는 신호를 복원함으로써 센스 앰프의 동작이 전반적으로 빠르게 이루어지게 된다.
도 6과 도 7은 본 발명 제 2 및 제 3 실시예에 따른 센스 앰프 제어신호 전달 회로를 설명하기 위한 예시도로서 도 6에서와 같이 두 개의 인버터를 직렬로 연결하여 버퍼를 구성한 후 센스 앰프 드라이버를 콘트롤하기 위한 신호(/SP, SN)의 꼬임없이 구현한 것이며, 도 7은 상기 /SP와 SN의 신호선을 이원화한 후 각기 해당구역까지만 신호의 전달을 책임지는 형태로 도 4에 도시되어 있는 신호선의 꼬임구조를 메모리 셀의 외부에 구현한 것이다.
도 8은 본 발명 제 4 실시예에 따른 센스 앰프 제어신호 전달 회로도이다.
본 발명 제 4 실시예에 따른 센스 앰프는 2쌍의 비트라인(BLI, /BLI)(BLJ, /BLJ)가 센스 앰프(S/A)를 공유하고 있는 쉐어드(shard) 센스 앰프를 나타낸 것으로 상기한 바와 같은 쉐어드 센스 앰프의 경우에는 센스 앰프의 일정 간격마다 인버터(INV1)(INV2)를 꼬아서 연결한 것을 나타낸 것으로 센스 앰프 블록(SB1)(SB2)···(SBn)마다 하나씩 인버터(INV1)(INV2)를 구성한 것을 이용할 수도 있다.
본 발명에 따른 센스 앰프 제어신호 전달 회로는 센스 앰프의 데이터 감지 속도를 빠르게 하기 위하여 센스 앰프 한 개 또는 여러 개마다 하나씩의 센스 앰프 드라이브를 구비하므로 라인 로딩에 의하여 지연되는 신호를 복원함으로써 센스 앰프의 동작이 빠르게 이루어지도록하는 효과가 있다.
Claims (4)
- 정과 부 신호를 갖는 한 쌍의 비트 라인(BL, /BL)에 연결되어 있는 센스 앰프를 동작시키기 위한 센스 앰프 풀업 드라이버와 센스 앰프 풀다운 드라이버를 구비하고, 센스 앰프를 동작시키지 않을 때 센스 앰프 드라이버를 프리차지 시키기 위한 센스 앰프 드라이버 프리차지 회로를 구비하고 있는 센스 앰프 제어 회로에 있어서,센스 앰프의 구동을 제어하기 위한 신호(/SP, SN)가 전달되는 경로상에 신호의 지연정도를 보상하기 위해 센스 앰프의 풀다운을 위한 제어신호(SN)를 입력받아 다음단의 센스 앰프의 풀업을 위한 제어신호(/SP)에 인가하는 제 1 인버터(INV1)와, 센스 앰프의 풀업을 위한 제어신호(/SP)를 입력받아 반전하여 다음단의 센스 앰프의 풀다운을 위한 제어신호(SN)에 인가하는 제 2 인버터(INV2)로 구성되는 신호 전달수단을 더 구비하는 것을 특징으로 하는 센스 앰프 제어신호 전달 회로.
- 제 1 항에 있어서, 상기 전달수단은 버퍼로 구성됨을 특징으로 하는 센스 앰프 제어 회로.
- 제 1 항에 있어서, 상기 전달수단은 두 개 이상의 인버터를 직렬로 연결하여 구성됨을 특징으로 하는 센스 앰프 제어 회로
- 제 1 항에 있어서, 상기 전달수단은 상기 센스 앰프의 풀다운을 위한 제어신호(/SN)과 풀업을 위한 제어신호(SP)선을 메모리 셀의 외부에 따로 설치한 것을 특징으로 하는 센스 앰프 제어 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033512A KR100298443B1 (ko) | 1998-08-18 | 1998-08-18 | 센스앰프제어회로 |
| US09/283,575 US6191981B1 (en) | 1998-08-18 | 1999-04-01 | Sense amp control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980033512A KR100298443B1 (ko) | 1998-08-18 | 1998-08-18 | 센스앰프제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000014224A KR20000014224A (ko) | 2000-03-06 |
| KR100298443B1 true KR100298443B1 (ko) | 2001-08-07 |
Family
ID=19547573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033512A KR100298443B1 (ko) | 1998-08-18 | 1998-08-18 | 센스앰프제어회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6191981B1 (ko) |
| KR (1) | KR100298443B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100693782B1 (ko) * | 2001-06-30 | 2007-03-12 | 주식회사 하이닉스반도체 | 센스앰프 드라이버 |
| US20040016276A1 (en) * | 2002-07-26 | 2004-01-29 | Wynnyk Nick P. | Controlled release fertilizer having improved mechanical handling durability and method for production thereof |
| US6950368B2 (en) * | 2003-02-25 | 2005-09-27 | Micron Technology, Inc. | Low-voltage sense amplifier and method |
| DE102004052903B4 (de) * | 2004-11-02 | 2008-10-16 | Qimonda Ag | System, und Verfahren zum Betreiben eines Systems, welches ein Halbleiter-Bauelement aufweist |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980004961A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 디램 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR910009551B1 (ko) * | 1988-06-07 | 1991-11-21 | 삼성전자 주식회사 | 메모리장치의 센스앰프 분할 제어회로 |
| EP0388176B1 (en) * | 1989-03-17 | 1996-01-10 | Matsushita Electronics Corporation | Semiconductor memory device |
| JPH05144263A (ja) * | 1991-11-20 | 1993-06-11 | Fujitsu Ltd | 半導体記憶装置 |
| JPH06162779A (ja) | 1992-11-24 | 1994-06-10 | Oki Electric Ind Co Ltd | 半導体記憶装置におけるセンスアンプ制御回路 |
-
1998
- 1998-08-18 KR KR1019980033512A patent/KR100298443B1/ko not_active IP Right Cessation
-
1999
- 1999-04-01 US US09/283,575 patent/US6191981B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980004961A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 디램 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6191981B1 (en) | 2001-02-20 |
| KR20000014224A (ko) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4612631A (en) | Static type semiconductor memory circuit | |
| JP3322411B2 (ja) | 書込みサイクル期間中のデータ変化における列平衡化を有する半導体メモリ | |
| KR100328161B1 (ko) | 집적 회로 메모리 | |
| KR100295041B1 (ko) | 프리차지제어회로를구비하는반도체장치및프리차지방법 | |
| US5859799A (en) | Semiconductor memory device including internal power supply circuit generating a plurality of internal power supply voltages at different levels | |
| JPH04291093A (ja) | 半導体メモリ | |
| US5844845A (en) | Data read circuit for use in semiconductor storage apparatus of CMOS memory | |
| KR100332331B1 (ko) | 다이나믹 감지 증폭기 및 디지탈 데이타 출력 신호 발생 방법 | |
| US5963484A (en) | High speed single-ended amplifier of a latched type | |
| KR100391147B1 (ko) | 멀티 파이프라인 구조를 가지는 고속 동기 반도체 메모리및 그의 동작방법 | |
| US6320806B1 (en) | Input/output line precharge circuit and semiconductor memory device adopting the same | |
| KR100403348B1 (ko) | 계층적 구조를 갖는 비트라인 선택 회로 | |
| KR0158933B1 (ko) | 반도체 기억 장치 | |
| US5297090A (en) | Semiconductor memory with column decoded bit line equilibrate | |
| US5067109A (en) | Data output buffer circuit for a SRAM | |
| KR100298443B1 (ko) | 센스앰프제어회로 | |
| US5886936A (en) | Memory cell data line equalization controlling circuit for semiconductor memory device | |
| JPH11191293A (ja) | データ読み出し回路 | |
| JP2000215673A (ja) | 半導体記憶装置 | |
| KR0165565B1 (ko) | 데이터 판독회로 | |
| KR100284744B1 (ko) | 고속 어드레스 디코더를 구비하는 반도체 메모리장치 및 이의 어드레스 디코딩 방법 | |
| EP0199458A2 (en) | Memory circuit having an improved writing scheme | |
| US6122210A (en) | Data out buffer circuit and SRAM | |
| KR100301820B1 (ko) | 센스 앰프 | |
| US4719597A (en) | Driving circuit for a shared sense amplifier with increased speed clock generation circuit for reading addressed memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120424 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |